JPH0574865B2 - - Google Patents

Info

Publication number
JPH0574865B2
JPH0574865B2 JP11445985A JP11445985A JPH0574865B2 JP H0574865 B2 JPH0574865 B2 JP H0574865B2 JP 11445985 A JP11445985 A JP 11445985A JP 11445985 A JP11445985 A JP 11445985A JP H0574865 B2 JPH0574865 B2 JP H0574865B2
Authority
JP
Japan
Prior art keywords
terminal device
data
computer
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11445985A
Other languages
English (en)
Other versions
JPS61271557A (ja
Inventor
Kazuo Nakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHIKYU KAGAKU SOGO KENKYUSHO K
CHIKYU KAGAKU SOGO KENKYUSHO KK
Original Assignee
CHIKYU KAGAKU SOGO KENKYUSHO K
CHIKYU KAGAKU SOGO KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHIKYU KAGAKU SOGO KENKYUSHO K, CHIKYU KAGAKU SOGO KENKYUSHO KK filed Critical CHIKYU KAGAKU SOGO KENKYUSHO K
Priority to JP11445985A priority Critical patent/JPS61271557A/ja
Publication of JPS61271557A publication Critical patent/JPS61271557A/ja
Publication of JPH0574865B2 publication Critical patent/JPH0574865B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はコンピユータと端末装置とを接続する
インタフエース補助装置に関し、詳しくはダイレ
クトメモリアクセス機能をインタフエース上に持
たないコンピユータとダイレクトメモリアクセス
機能を持つ端末装置とを接続するインタフエース
補助装置に関する。
〔発明の背景〕
コンピユータにはダイレクトメモリアクセス
(DMA)機能をインタフエース上に持つものと
持たないものがあり、これに応じて端末装置にも
DMA機能を持つものと持たないものがある。
DMA機能とは、コンピユータのメモリと端末装
置との間でデータ転送を行う場合にコンピユータ
の中央処理装置(CPU)が入出力装置に転送開
始アドレス、転送データ数等の転送に必要なデー
タを設定してデータ転送を開始させ、その後全デ
ータの転送が終了する迄データ転送は入出力装置
を介してメモリと端末装置との間で行われ、転送
終了後CPUに割込をかけ転送後の処理を行わせ
るものをいう。コンピユータ、端末装置がDMA
機能を持つ場合にはデータ転送は高速に行われる
が、コンピユータと端末装置との間でデータ転送
に関する多くの制御信号を必要とし、制御信号に
は入出力データと同時に存在するものがある。コ
ンピユータ、端末装置がDMA機能を持たない場
合には1単位データ転送の度にCPUに割込みが
かかりCPUの制御の下にデータ転送が行われ、
この場合にデータ転送速度はDMA機能を持つ場
合に較べて遅いが、コンピユータと端末装置との
間のデータ転送に関する制御信号は少ない。
DMA機能を持つコンピユータ、端末装置はそ
の高速性の故に現在広く用いられているが、
DMA機能をインタフエース上に持たないコンピ
ユータとDMA機能を持つ端末装置とを接続した
い要望がしばしば生ずる。この場合にコンピユー
タと端末装置との間に両者間の整合をとるインタ
フエースの補助装置が必要とされ、ここでデータ
転送速度の低下を防止しながらDMA機能に係る
制御信号等を作る必要がある。
〔発明の目的〕
本発明の目的は上記の課題を解決し、DMA機
能をインタフエース上に持たないコンピユータと
DMA機能を持つ端末装置とを接続するインタフ
エース補助装置を提供することである。
〔発明の概要〕
本発明に係るインタフエース補助装置は、コン
ピユータ出力データを入力として受け、その出力
が端末装置入力データ端に接続される入力レジス
タと、端末装置からの状態情報及び転送データを
入力として受け、その出力がコンピユータデータ
入力端に接続される出力レジスタと、入力レジス
タの出力に接続されてコンピユータからの制御デ
ータを蓄積し、かつコンピユータ及び端末装置の
夫々からデータ読み書きに関する入力制御信号を
受け、コンピユータ及び端末装置の夫々に送るデ
ータ読み書きに関する出力制御信号を発生する制
御信号発生回路とを有し、制御信号発生回路によ
りインタフエース補助装置からコンピユータ及び
端末装置の夫々に送る所定の制御信号を発生し、
コンピユータとインタフエース補助装置との間、
及びインタフエース補助装置と端末装置との間の
夫々のデータ送受を制御している。
DMA機能を持つ端末装置にはデータブロツク
の読み出し又は書込み開始又は終了命令のように
DMA機能を持たないコンピユータのインタフエ
ースにはない制御信号があり、これはコンピユー
タからのデータで制御情報をインタフエース補助
装置に送り、インタフエース補助装置でこの制御
データを端末装置とのインタフエース制御信号に
変換して端末装置に送つている。端末装置がデー
タ転送中に要求するデータ転送可能表示のよう
に、端末装置との高速なデータ転送処理を行う上
で転送終了後直ちにリセツトが必要とされるイン
タフエース制御信号については、転送開始時には
コンピユータからの制御データにより送出を開始
し、転送終了後直ちに送出を停止し得るようにイ
ンタフエース補助装置を介し、コンピユータと端
末装置間の各データ転送毎に送受される制御信号
を用いて制御している。
〔発明の実施例〕 第1図を参照して本発明の一実施例を説明す
る。第1図において、1は本発明に係るインタフ
エース補助装置の一実施例であり、インタフエー
ス補助装置1は、DMA機能をインタフエース上
に持たないコンピユータ2とDMA機能を持つ端
末装置3との間に置かれこれらの装置を接続す
る。
インタフエース補助装置1とコンピユータ2と
の間にはコンピユータ2からの16ビツトの出力デ
ータ、コンピユータ2への16ビツトの入力デー
タ、及び制御信号として、コンピユータからの読
み・書き要求割込信号D.C.、コンピユータへの読
み・書き終了割込み信号D.F.が送受される。イン
タフエース補助装置1と端末装置3との間の送受
情報として、端末装置3への16ビツト出力デー
タ、端末装置からの16ビツト入力データ、及び制
御信号として、インタフエース補助装置1から端
末装置3へ読み・書き命令信号FNCT1〜3、読
み・書き可能状態表示信号レデイ、データブロツ
ク転送開始信号ゴー、入出力のデータレジスタ操
作中を表示する信号ビジー、単位データ毎の読み
書き終了表示信号エンドサイクルがあり、端末装
置3からインタフエース補助装置1への制御情報
として、端末装置3が読み書き可能な状態にある
ことを表示する信号ATTN、データブロツク転
送の終了時又は障害時に端末装置3から出力する
状態信号DSTATA〜C、データ転送方向(読
み・書き)表示信号CLコントロール、単位デー
タ転送毎に端末装置が出力する読み書き要求信号
サイクルリクエストがある。
コンピユータ2と端末装置3との間でデータ転
送を行うに当り、先ずその準備動作が行われる。
最初にコンピユータ2から読出し又は書込みの命
令情報を含む16ビツトデータが送出され、制御信
号D.C.のレベルが高から低となる。このD.C.のレ
ベル変化に応じてインタフエース補助装置1では
D.C.を切替回路4を介してモノマルチ5で遅延さ
せた信号を排他的OR回路6を介して入力レジス
タ7に制御信号として与えコンピユータ2からの
16ビツトデータを入力レジスタ7に読取る。切替
回路4は、レデイフリツプフロツプ8から端末装
置3に送る制御信号レデイをモノマルチ9、フリ
ツプフロツプ10により遅延した信号が高の場合
はD.C.をモノマルチ5に与え該信号が低の場合は
D.C.をAND回路11に与えるように切替を行う
回路である。レデイに相当するフリツプフロツプ
10からの信号はコンピユータ2とインタフエー
ス補助装置1との送受データが制御データか、又
はコンピユータ2のメモリとの間の転送データで
あるかの識別に用いられる。レデイをモノマルチ
9、フリツプフロツプ10により遅延させるの
は、インタフエース補助装置1とコンピユータ2
との間のデータ送受においてインタフエース補助
装置1からコンピユータ2へのD.F.のレベル変化
に対するコンピユータ2制御のD.C.のレベル変化
の応答の遅れがあつても誤動作が生じないように
するためである。猶、図示しないがモリマルチ5
の出力を更に遅延回路を介してインタフエース補
助装置1内の判定回路12、レジスタ13等への
データ転送のための制御信号を発生している。入
力レジスタ7に設定されたデータは判定回路12
に設定される。判定回路12はコンピユータ2か
らの制御データの種別を判定する回路で、制御デ
ータをその最上位ビツト(MSB)が1の場合は
転送データ数の情報、0であれば転送データ数以
外の情報と判定する。読み・書き命令情報の制御
データの場合はそのMSBが0であり、判定回路
12の判定結果に従つて入力レジスタ7からレジ
スタ13に設定され、レジスタ13から読出し又
は書込みの命令信号FNCT1〜3が端末装置3に
送出される。
インタフエース補助装置1はD.C.の高から低へ
の変化を識別した後排他的OR回路14、遅延回
路15を介してコンピユータ2への読み・書き終
了割込み信号D.F.を高から低にし、これに応じて
コンピユータ2は転送データ数の2の補数を表わ
す情報を含む制御データを送出し、インタフエー
ス補助装置1はD.C.の高から低への変化に応じて
このデータを入力レジスタ7に受け、判定回路1
2で転送データ数情報であることを識別してワー
ドカウンタ16に設定する。これでデータ転送準
備が完了する。
端末装置3はFNCT1〜3により読出し又は書
込み命令を受けると、端末装置3が読出し又は書
込みが可能を示すATTNをデータ転送方向を示
すCIコントロールと共にインタフエース補助装
置1に送り、インタフエース補助装置1はこれら
の情報をレジスタ17、切替回路18を介して出
力レジスタ19に設定する。切替装置18はフリ
ツプフロツプ10からの信号が高の場合は端末装
置3からのATTN等の制御データを出力レジス
タ19にゲートし、レデイが低の場合は端末装置
3からの16ビツトの転送データを出力レジスタ1
9にゲートする。データ転送開始前はレデイは高
であり、端末装置3からの制御データが出力レジ
スタ19に設定される。出力レジスタ19の内容
は端末装置3からの制御データにより常に更新さ
れ、コンピユータ2は出力レジスタ19の内容を
繰返し読出し、ATTNが高から低となりこれに
応じた制御データ中のATTN相当ビツトの1か
ら0への変化があつたか否かをみる。
ATTNが高から低に変化したことを検出する
とコンピユータ2はデータ転送開始の制御データ
を送出し、インタフエース補助装置1はこれを
D.C.のレベル変化に応じて入力レジスタ7に設定
し、次いでレジスタ13に設定して、レジスタ1
3からモノマルチ回路20を介して200nsのデー
タ転送開始信号ゴーが端末装置3に送られる。
又、当初リセツトされているレデイフリツプフロ
ツプ8がゴーによりセツトされ、端末装置3への
レデイが高から低となり端末装置3に読み・書き
可能を表示する。又フリツプフロツプ10もゴー
によりセツトされる。
コンピユータ2から端末装置3にデータを転送
する場合には、コンピユータ2はデータ転送開始
情報を送つた後に最初のデータを送出する。イン
タフエース補助装置1は端末装置3からサイクル
リクエストを受けるとビジーフリツプフロツプ2
1をセツトして端末装置3へのビジーを高とし、
又サイクルリクエストでワードカウンタ16を1
つ加算する。フリツプフロツプ10がセツトされ
て切替回路4に低の信号が与えられ、コンピユー
タ2からのD.C.は反転されてAND回路11に与
えられる。コンピユータ2からはデータ送出と共
にD.C.を低にするので、このD.C.が低でかつビジ
ーが低であることでAND回路11は出力を供給
し、モノマルチ22により100nsのパルス信号を
発生する。この信号は排他的OR回路6を介して
入力レジスタ7に制御信号として送られコンピユ
ータ2からのデータを入力レジスタ7に設定し、
又ビジーフリツプフロツプ21をリセツトすると
共に端末装置3にエンドサイクルを送出する。端
末装置3はエンドサイクルを受け、かつビジーが
高から低になつたことでデータがインタフエース
補助装置1から送られてきていること識別してデ
ータを読み込む。インタフエース補助装置1はエ
ンドサイクルを端末装置3に送ると共にAND回
路11の出力により排他的OR回路14、遅延回
路15を介してコンピユータ2へのD.F.を高から
低にする。これに応じてコンピユータ2は次のデ
ータを送出しD.C.を高から低にする。
コンピユータ2からの2番目以降のデータは同
様にしてインタフエース補助装置1を介して端末
装置3に送られる。最後のデータを転送するとき
に、端末装置3からのサイクルリクエストにより
ワードカウンタ16が加算されるとワードカウン
タ16はその内容は0となつて出力を発生し、こ
れによりAND回路23はリセツト信号を排他的
OR回路24を介してレデイフリツプフロツプ8
に送つてこれをリセツトする。レデイフリツプフ
ロツプ8のリセツトにより端末装置3へのレデイ
は低から高となる。端末装置3はインタフエース
補助装置1からデータを読込んだ後、レデイが高
であることからデータ転送は終了したものと識別
しサイクルリクエスト送出は行わない。コンピユ
ータ2はデータ転送が終ると終了表示を制御デー
タとして送出し、インタフエース補助装置1はこ
の制御情報を入力レジスタ7で受けレジスタ13
に設定してFNCT1−3で端末装置3に終了表示
を送る。端末装置3は終了表示に応じて状態表示
をDSTAT A〜Cでインタフエース補助装置1
に送り、インタフエース補助装置1はこれをレジ
スタ17、切替装置18を介して出力レジスタ1
9に設定してコンピユータ2に送る。コンピユー
タ2は端末装置3の状態表示により端末装置3が
データを正常に受取つたことを確認するとデータ
転送処理を終了する。
端末装置3からのデータをコンピユータ2に読
込む場合には、データ転送準備段階では、コンピ
ユータ2から制御データで読出し命令及び読出し
ワード数をインタフエース補助装置1に送り、イ
ンタフエース補助装置1ではデータ書込み準備の
場合と同様の動作により、読出し命令をFNCT1
−3で端末装置3に送り、読出しワード数をワー
ドカウンタ16に設定する。次いでコンピユータ
2からの転送開始の制御データに応じて端末装置
3にゴーを送り、レデイフリツプフロツプ8をセ
ツトして端末装置3へのレデイを高から低にす
る。コンピユータ2はD.C.を高から低にしてイン
タフエース補助装置1に読取り要求を行う。端末
装置3はデータを送出すると共にサイクルリクエ
ストのパルスをインタフエース補助装置1に与え
る。インタフエース補助装置1ではデータ書込み
の場合と同様にサイクルリクエストでビジーフリ
ツプフロツプ21をセツトして端末装置3へのビ
ジーを高としワードカウンタ16を1つ加算す
る。インタフエース補助装置1はビジーが高でか
つコンピユータ2からのD.C.が低であることで
AND回路11の出力によりモノマルチ22、排
他的OR回路25を介して出力レジスタ19に制
御信号を送り、端末装置3からのデータを出力レ
ジスタ19に設定し、コンピユータ2へのD.F.を
高から低にして読取り要求を送る。又、端末装置
3にエンドサイクルパルスを送り、ビジーフリツ
プフロツプ21をリセツトして端末装置3へのビ
ジーを高から低にする。端末装置3はエンドサイ
クルを受けビジーが低であることで次のデータを
送出する。以降同様にして端末装置3からコンピ
ユータ2へのデータ転送が順次行われる。端末装
置3からインタフエース補助装置1に最後のデー
タを送るときのサイクルリクエストによりワード
カウンタ16が加算されることでワードカウンタ
16の内容が0となり、レデイフリツプフロツプ
8がリセツトされて端末装置3へのレデイが低か
ら高となる。これにより端末装置3はデータ転送
の終りを識別し、サイクルリクエストを以降イン
タフエース補助装置1に送ることを止める。コン
ピユータ2からの終了表示制御データの送出及び
端末装置3からの状態表示送出がデータ書込みの
場合と同様に行われ、データ読出し処理が終了す
る。
データ転送実行中の転送エラー発生等でデータ
転送が停止した場合は端末装置1からサイクルリ
クエスト信号が出力されなくなりワードカウンタ
16が動作しなくなる。従つてワードカウンタ1
6はリセツトされず端末装置3へのレデイは低に
固定され、データ転送は終了せず以降のデータ授
受が不能となる。これを防ぐためにインタフエー
ス補助装置1では、かかる場合に端末装置3から
DSTAT A〜Cに出力されるキヤンセル情報を
レジスタ17内のデコーダ回路で識別してレデイ
フリツプフロツプ8をリセツトしレデイを高にし
ている。
DMA機能を持つ端末装置にはデータ転送中は
読み書き可能表示であるレデイを送り続け、デー
タ転送終了でレデイを止める必要がある。データ
転送が終了してもレデイが送り続けられると端末
装置はデータ転送が継続されるものと判断してデ
ータ転送要求のサイクルリクエストを送出し、デ
ータ転送がない場合は障害があつたと判断してし
まう。この問題を解決するために、本実施例で
は、データ転送開始時にコンピユータから転送ワ
ード数を示す情報をインタフエース補助装置に送
つて同装置内のワードカウンタに設定し、コンピ
ユータから転送開始情報をインタフエース補助装
置に送つて端末装置へのレデイ送出を開始し、単
位データの転送毎にワードカウンタをカウントし
て当初ワードカウンタに設定された転送ワード数
に等しい数がカウントされるとレデイ送出を止め
ている。障害等により当初設定した数のデータが
転送されない場合があるが、かかる場合は端末装
置からのキヤンセル情報でレデイ送出を止めてい
る。
データ転送の際に端末装置は各データ毎に、デ
ータ転送要求であるサイクルリクエストを送出
し、転送終了表示であるエンドサイクルを受けて
次のデータ転送処理を始める。インタフエース補
助装置では端末装置からデータ転送要求を受けた
場合にコンピユータのデータ転送準備がされてい
ることを確認して転送処理を行う必要があるの
で、本実施例では端末装置からサイクルリクエス
トを受けると直ちに端末装置にインタフエース補
助装置の入出力レジスタが操作中であることを示
すビジーを送り、コンピユータとの間の転送処理
を行つてから端末装置にエンドサイクルを送つて
いる。
〔発明の効果〕
本発明によれば極めて簡易な構成によりDMA
機能をインタフエース上に持たないコンピユータ
とDMA機能を持つ端末装置とを接続ことができ
特にコンピユータのインタフエース上になく端末
装置との接続に必要な制御信号を適切に作り、コ
ンピユータと端末装置との間のデータ転送を円滑
に行うことができる。
【図面の簡単な説明】
第1図は本発明に係るインタフエース補助装置
の一実施例の構成を示すブロツク図である。 1……インタフエース補助装置、2……コンピ
ユータ、3……端末装置、5,9,20,22…
…モノマルチ、8,10,21……フリツプフロ
ツプ、7……入力レジスタ、15……遅延回路、
16……ワードカウンタ、18……出力レジス
タ。

Claims (1)

  1. 【特許請求の範囲】 1 高速データ伝送方式のダイレクトメモリアク
    セス機能をインターフエース上に持たないコンピ
    ユータとダイレクトメモリアクセス機能を持つ端
    末装置とを接続し、ダイレクトメモリアクセス機
    能を用い、コンピユータからのデータを端末装置
    に書き込み、また端末装置からのデータをコンピ
    ユータに読み出すインターフエース補助装置であ
    つて、 前記のコンピユータと端末装置を接続し、ダイ
    レクトメモリアクセス機能を用いての高速データ
    伝送を可能にするため、 コンピユータ出力を入力として受け、その出力
    が端末装置入力データ端に接続される入力レジス
    タと、端末装置からの状態情報、及び伝送データ
    を入力として受け、その出力がコンピユータデー
    タ入力端に接続される出力レジスタと、 コンピユータから制御データとして与えられ
    る、一回に転送するデータブロツク長を示す転送
    ワード数の情報が2の補数値で設定されるワード
    カウンタ、端末装置から単位データ転送毎に与え
    られる読み書き要求信号に応答して、前記ワード
    カウンタを加算させる回路、前記ワードカウンタ
    の値が設定された転送ワード数に等しい数になつ
    た時、端末装置へデータブロツクの転送終了を知
    らせるため、読み・書き可能状態を示す制御信号
    の出力を止める回路、データ転送実行中に、障害
    発生でデータ転送が停止した場合、データ転送は
    終了せず以後のデータ授受が不能となることを防
    ぐため、端末装置が出力する状態情報を常時監視
    し、その情報から、端末装置への読み・書き可能
    状態を示す制御信号の出力を止める回路、コンピ
    ユータ出力が制御データか、転送データかを識別
    する回路と、コンピユータからの読み・書き要求
    割り込み信号D.C.に対応し、コンピユータへの読
    み・書き終了割り込み信号D.F.を出力する回路、
    次のデータブロツク転送が端末装置からの読みだ
    しなのか、または端末装置への書き込みなのかを
    端末装置へ伝える命令信号を出力する回路、デー
    タブロツク転送開始信号を端末装置へ出力する回
    路、端末装置から単位データ毎に与えられる読
    み・書き要求信号に応答して、コンピユータが入
    出力のデータレジスタ操作中であることを示す信
    号を端末装置へ出力する回路と、コンピユータか
    らの読み・書き要求割り込み信号に応答して、前
    記コンピユータが入出力のデータレジスタ操作中
    であることを端末装置へ示す信号の出力を止め、
    単位データ毎の読み・書き終了を示す信号を端末
    装置へ出力する回路、及び端末装置から入力され
    る、端末装置が読み・書き可能な状態にあること
    を示す信号をコンピユータへ出力する回路、デー
    タブロツク転送の終了時、また障害時に端末装置
    の出力する状態信号をコンピユータへ出力する回
    路、前記データブロツク転送が端末装置からの読
    みだしなのか、または端末装置への書き込みなの
    かを伝える命令信号に対する端末装置の応答信号
    をコンピユータへ出力する回路、で構成されるイ
    ンターフエース補助装置。
JP11445985A 1985-05-28 1985-05-28 インタフエ−ス補助装置 Granted JPS61271557A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11445985A JPS61271557A (ja) 1985-05-28 1985-05-28 インタフエ−ス補助装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11445985A JPS61271557A (ja) 1985-05-28 1985-05-28 インタフエ−ス補助装置

Publications (2)

Publication Number Publication Date
JPS61271557A JPS61271557A (ja) 1986-12-01
JPH0574865B2 true JPH0574865B2 (ja) 1993-10-19

Family

ID=14638262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11445985A Granted JPS61271557A (ja) 1985-05-28 1985-05-28 インタフエ−ス補助装置

Country Status (1)

Country Link
JP (1) JPS61271557A (ja)

Also Published As

Publication number Publication date
JPS61271557A (ja) 1986-12-01

Similar Documents

Publication Publication Date Title
US4716525A (en) Peripheral controller for coupling data buses having different protocol and transfer rates
US5434980A (en) Apparatus for communication between a device control unit having a parallel bus and a serial channel having a serial link
EP0009678B1 (en) Computer input/output apparatus
EP0189638B1 (en) Bus width adapter
US5068785A (en) Bus control for small computer system interface with transfer indication preceding final word transfer and buffer empty indication preceding receipt acknowledgement
JPS60186956A (ja) デジタルデ−タ処理システムの入/出力部のためのバツフア装置
US4622630A (en) Data processing system having unique bus control protocol
US4729090A (en) DMA system employing plural bus request and grant signals for improving bus data transfer speed
JP2962787B2 (ja) 通信制御方式
JPH0574865B2 (ja)
US5931932A (en) Dynamic retry mechanism to prevent corrupted data based on posted transactions on the PCI bus
JPS5995662A (ja) メモリアクセス選択回路
US5603057A (en) System for initiating data transfer between input/output devices having separate address spaces in accordance with initializing information in two address packages
JP2574821B2 (ja) ダイレクトメモリアクセス・コントローラ
JP3261665B2 (ja) データ転送方法及びデータ処理システム
JPS61123244A (ja) デ−タ通信処理装置
KR950009576B1 (ko) 버스 인터페이스 장치
JPH067379B2 (ja) ダイレクト・メモリ・アクセス・コントロ−ル回路
RU2018944C1 (ru) Устройство для сопряжения эвм с внешними объектами
JP2563807B2 (ja) ダイレクトメモリアクセス制御回路
JP2924232B2 (ja) コマンドチェック装置
JPS6012668B2 (ja) ダイレクトメモリアクセス装置のインタ−フエイス回路
JPS58213336A (ja) 通信制御装置
JPH0154730B2 (ja)
JPS59170933A (ja) プリンタにおける入力デ−タ制御装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term