JPH0574944B2 - - Google Patents
Info
- Publication number
- JPH0574944B2 JPH0574944B2 JP59273956A JP27395684A JPH0574944B2 JP H0574944 B2 JPH0574944 B2 JP H0574944B2 JP 59273956 A JP59273956 A JP 59273956A JP 27395684 A JP27395684 A JP 27395684A JP H0574944 B2 JPH0574944 B2 JP H0574944B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode region
- region
- potential
- control electrode
- main electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003287 optical effect Effects 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000969 carrier Substances 0.000 claims description 8
- 238000009825 accumulation Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光電変換装置に係り、特に第一導電型
の半導体からなる制御電極領域と、前記第一導電
型とは異なる第二導電型の半導体からなる第一の
主電極領域と、前記第二導電型の半導体からなる
第二の主電極領域と、を有し、光エネルギーを受
けることにより生成されるキヤリアを前記制御電
極領域に蓄積可能なトランジスタと、 前記制御電極領域と容量結合された電極と、 前記制御電極領域に蓄積されたキヤリアに基づ
いて信号を前記トランジスタより読み出す為の読
み出し手段と、 前記制御電極領域に蓄積されたキヤリアを除く
為のリフレツシユ動作を行うリフレツシユ手段
と、 を具備し、蓄積動作、読み出し動作及び前記リフ
レツシユ動作を行う光電変換装置に関する。
の半導体からなる制御電極領域と、前記第一導電
型とは異なる第二導電型の半導体からなる第一の
主電極領域と、前記第二導電型の半導体からなる
第二の主電極領域と、を有し、光エネルギーを受
けることにより生成されるキヤリアを前記制御電
極領域に蓄積可能なトランジスタと、 前記制御電極領域と容量結合された電極と、 前記制御電極領域に蓄積されたキヤリアに基づ
いて信号を前記トランジスタより読み出す為の読
み出し手段と、 前記制御電極領域に蓄積されたキヤリアを除く
為のリフレツシユ動作を行うリフレツシユ手段
と、 を具備し、蓄積動作、読み出し動作及び前記リフ
レツシユ動作を行う光電変換装置に関する。
第３図Ａは、特願昭58−120755号に記載されて
いる光電変換装置の平面図、第３図Ｂは、その
−線断面図、第３図Ｃは、その等価回路図であ
る。
いる光電変換装置の平面図、第３図Ｂは、その
−線断面図、第３図Ｃは、その等価回路図であ
る。
両図において、ｎシリコン基板１上に光センサ
セルが形成され配列されており、各光センサセル
はSiO2、Si3N4、又はポリシリコン等より成る素
子分離領域２によつて隣接する光センサセルから
電気的に絶縁されている。
セルが形成され配列されており、各光センサセル
はSiO2、Si3N4、又はポリシリコン等より成る素
子分離領域２によつて隣接する光センサセルから
電気的に絶縁されている。
各光センサセルは次のような構成を有する。
エピタキシヤル技術等で形成される不純物濃度
の低いn-領域３上にはｐタイプの不純物をドー
ピングすることでｐ領域４が形成され、ｐ領域４
には不純物拡散技術又はイオン注入技術等によつ
てn+領域５が形成されている。ｐ領域４および
n+領域５は、各々バイポーラトランジスタのベ
ースおよびエミツタである。
の低いn-領域３上にはｐタイプの不純物をドー
ピングすることでｐ領域４が形成され、ｐ領域４
には不純物拡散技術又はイオン注入技術等によつ
てn+領域５が形成されている。ｐ領域４および
n+領域５は、各々バイポーラトランジスタのベ
ースおよびエミツタである。
このように各領域が形成されたn-領域３上に
は酸化膜６が形成され、酸化膜６上に所定の面積
を有するキヤパシタ電極７が形成されている。キ
ヤパシタ電極７は酸化膜６を挾んでｐ領域４と対
向し、キヤパシタ電極７にパルス電圧を印加する
ことで浮遊状態にされたｐ領域４の電位を制御す
る。
は酸化膜６が形成され、酸化膜６上に所定の面積
を有するキヤパシタ電極７が形成されている。キ
ヤパシタ電極７は酸化膜６を挾んでｐ領域４と対
向し、キヤパシタ電極７にパルス電圧を印加する
ことで浮遊状態にされたｐ領域４の電位を制御す
る。
その他に、n+領域５に接続されたエミツタ電
極８、エミツタ電極８から信号を外部へ読出す配
線９、キヤパシタ電極７に接続された配線１０、
基板１の裏面に不純物濃度の高いn+領域11、お
よびバイポーラトランジスタのコレクタに電位を
与えるための電極１２がそれぞれ形成されてい
る。
極８、エミツタ電極８から信号を外部へ読出す配
線９、キヤパシタ電極７に接続された配線１０、
基板１の裏面に不純物濃度の高いn+領域11、お
よびバイポーラトランジスタのコレクタに電位を
与えるための電極１２がそれぞれ形成されてい
る。
第３図Ｃに示す等価回路において、光センサセ
ル３０はキヤパシタ３０１とnpnバイポーラトラ
ンジスタ３０２から成り、キヤパシタ３０１はｐ
ベース領域４、酸化膜６およびキヤパシタ電極７
から構成され、npnバイポーラトランジスタ３０
２はｐベース領域４、n+エミツタ領域５と、コ
レクタとしてのn-領域３および基板１から構成
されている。
ル３０はキヤパシタ３０１とnpnバイポーラトラ
ンジスタ３０２から成り、キヤパシタ３０１はｐ
ベース領域４、酸化膜６およびキヤパシタ電極７
から構成され、npnバイポーラトランジスタ３０
２はｐベース領域４、n+エミツタ領域５と、コ
レクタとしてのn-領域３および基板１から構成
されている。
次に、基本的な動作を説明する。光１３バイポ
ーラトランジスタのベースであるｐ領域４へ入射
し、光量に対応した電荷がｐ領域４に蓄積される
（蓄積動作）。蓄積された電荷によつてベース電位
は変化し、キヤパシタ電極７に正電圧Vrを印加
してベースの電位変化を浮遊状態にしたエミツタ
電極８から読出すことで、入射光量に対応した電
気信号を得ることができる（読出し動作）。また、
ｐ領域４に蓄積された電荷を除去するには、エミ
ツタ電極８を設置し、キヤパシタ電極７に正電圧
Vrhのパルスを印加する（リフレツシユ動作）。
この正電圧を印加することでｐ領域４はn+領域
５に対して順方向にバイアスされ、蓄積された電
荷が除去される。以後上記の蓄積、読出し、リフ
レツシユという各動作が繰り返される。
ーラトランジスタのベースであるｐ領域４へ入射
し、光量に対応した電荷がｐ領域４に蓄積される
（蓄積動作）。蓄積された電荷によつてベース電位
は変化し、キヤパシタ電極７に正電圧Vrを印加
してベースの電位変化を浮遊状態にしたエミツタ
電極８から読出すことで、入射光量に対応した電
気信号を得ることができる（読出し動作）。また、
ｐ領域４に蓄積された電荷を除去するには、エミ
ツタ電極８を設置し、キヤパシタ電極７に正電圧
Vrhのパルスを印加する（リフレツシユ動作）。
この正電圧を印加することでｐ領域４はn+領域
５に対して順方向にバイアスされ、蓄積された電
荷が除去される。以後上記の蓄積、読出し、リフ
レツシユという各動作が繰り返される。
要するに、ここで提案されている方式は、光入
射により発生した電荷を、ベースであるｐ領域４
に蓄積し、その蓄積電荷量によつてコレクタ電極
１２からエミツタ電極８に流れる電流をコントロ
ールするものである。したがつて、蓄積された電
荷を、各セルの増幅機能により電荷増幅してから
読出すわけである。この方式は、高出力、高感
度、しかも低雑音であり、将来の高解像度化に対
しても有利なものであると言える。
射により発生した電荷を、ベースであるｐ領域４
に蓄積し、その蓄積電荷量によつてコレクタ電極
１２からエミツタ電極８に流れる電流をコントロ
ールするものである。したがつて、蓄積された電
荷を、各セルの増幅機能により電荷増幅してから
読出すわけである。この方式は、高出力、高感
度、しかも低雑音であり、将来の高解像度化に対
しても有利なものであると言える。
上記動作説明から明らかなように、光情報はｐ
ベース領域４に蓄積され、キヤパシタ３０１を介
してｐペース領域４の電位を制御することで読出
し又はリフレツシユ動作が行われる。したがつ
て、ｐベース領域４の電位およびそれを制御する
ためのキヤパシタ電極７の電位の安定度は、光セ
ンサセルの性能を左右する大きな要因である。
ベース領域４に蓄積され、キヤパシタ３０１を介
してｐペース領域４の電位を制御することで読出
し又はリフレツシユ動作が行われる。したがつ
て、ｐベース領域４の電位およびそれを制御する
ためのキヤパシタ電極７の電位の安定度は、光セ
ンサセルの性能を左右する大きな要因である。
しかしながら、従来の光電変換装置では、キヤ
パシタ電極７に読出し用正電圧Vrを印加する読
出し動作時と、リフレツシユ用正電圧Vrhを印加
するリフレツシユ動作時以外は、キヤパシタ電極
７はオープン状態となつていた。そのために、外
部雑音等の影響を受け易く、光情報のSN比が低
下するという問題点を有していた。
パシタ電極７に読出し用正電圧Vrを印加する読
出し動作時と、リフレツシユ用正電圧Vrhを印加
するリフレツシユ動作時以外は、キヤパシタ電極
７はオープン状態となつていた。そのために、外
部雑音等の影響を受け易く、光情報のSN比が低
下するという問題点を有していた。
本発明は上記問題点を解決しようとするもので
あり、本発明による光電変換装置は、第一導電型
の半導体からなる制御電極領域と、前記第一導電
型とは異なる第二導電型の半導体からなる第一の
主電極領域と、前記第二導電型の半導体からなる
第二の主電極領域と、を有し、光エネルギーを受
けることにより生成されるキヤリアを前記制御電
極領域に蓄積可能なトランジスタと、 前記制御電極領域と容量結合された電極と、 前記制御電極領域に蓄積されたキヤリアに基づ
いて信号を前記トランジスタより読み出す為の読
み出し手段と、 前記制御電極領域に蓄積されたキヤリアを除く
為のリフレツシユ動作を行うリフレツシユ手段
と、 を具備し、蓄積動作、読み出し動作及び前記リフ
レツシユ動作を行う光電変換装置において、 前記第一の主電極領域を選択的に浮遊状態或い
は基準電位に保持された状態とする為のスイツチ
手段を具備し、 前記読み出し手段は、前記制御電極領域に前記
電極により前記第一及び第二の主電極領域に対し
て独立的に電位を与え、前記スイツチ手段により
浮遊状態にある前記第一の主電極領域と前記制御
電極領域との接合部を順方向にバイアスし、前記
信号を前記第一の主電極領域側へ読み出す手段で
あり、 前記リフレツシユ手段は、前記制御電極領域に
前記電極により前記第一及び第二の主電極領域に
対して独立的に電位を与え、前記スイツチ手段に
より前記基準電位に保持された状態にある前記第
一の主電極領域と前記制御電極領域との接合部を
順方向にバイアスし、前記リフレツシユ動作を行
う手段であり、 前記読み出し手段及び前記リフレツシユ手段に
よつて前記制御電極領域に前記電極により前記電
位が与えられていない期間に、前記電極を所望電
位に固定する手段を具備することを特徴とする。
あり、本発明による光電変換装置は、第一導電型
の半導体からなる制御電極領域と、前記第一導電
型とは異なる第二導電型の半導体からなる第一の
主電極領域と、前記第二導電型の半導体からなる
第二の主電極領域と、を有し、光エネルギーを受
けることにより生成されるキヤリアを前記制御電
極領域に蓄積可能なトランジスタと、 前記制御電極領域と容量結合された電極と、 前記制御電極領域に蓄積されたキヤリアに基づ
いて信号を前記トランジスタより読み出す為の読
み出し手段と、 前記制御電極領域に蓄積されたキヤリアを除く
為のリフレツシユ動作を行うリフレツシユ手段
と、 を具備し、蓄積動作、読み出し動作及び前記リフ
レツシユ動作を行う光電変換装置において、 前記第一の主電極領域を選択的に浮遊状態或い
は基準電位に保持された状態とする為のスイツチ
手段を具備し、 前記読み出し手段は、前記制御電極領域に前記
電極により前記第一及び第二の主電極領域に対し
て独立的に電位を与え、前記スイツチ手段により
浮遊状態にある前記第一の主電極領域と前記制御
電極領域との接合部を順方向にバイアスし、前記
信号を前記第一の主電極領域側へ読み出す手段で
あり、 前記リフレツシユ手段は、前記制御電極領域に
前記電極により前記第一及び第二の主電極領域に
対して独立的に電位を与え、前記スイツチ手段に
より前記基準電位に保持された状態にある前記第
一の主電極領域と前記制御電極領域との接合部を
順方向にバイアスし、前記リフレツシユ動作を行
う手段であり、 前記読み出し手段及び前記リフレツシユ手段に
よつて前記制御電極領域に前記電極により前記電
位が与えられていない期間に、前記電極を所望電
位に固定する手段を具備することを特徴とする。
以下、本発明の実施例を図面を用いて詳細に説
明する。
明する。
第１図は、本発明による光電変換装置の一実施
例の回路図である。勿論これは一例であり、光セ
ンサセル３０を一次元に、又は二次元に配列して
駆動するものであつても容易に構成されうる。
例の回路図である。勿論これは一例であり、光セ
ンサセル３０を一次元に、又は二次元に配列して
駆動するものであつても容易に構成されうる。
同図において、光センサセル３０のキヤパシタ
電極７は、ｐチヤネルMOSトランジスタ３１を
介して端子３２に接続されるとともに、ｐチヤネ
ルMOSトランジスタ３３を介して端子３４に接
続されている。端子３２にはリフレツシユ用の正
電圧Vrhが印加され、端子３４には読出し用の正
電圧Vrが印加される。さらに、キヤパシタ電極
７はｎチヤネルMOSトランジスタ３５を介して
端子３６に接続され、端子３６には接地電圧又は
所望の負電圧が印加される。各MOSトランジス
タ３３，３１および３５のゲート電極は、それぞ
れロジツク回路３７の出力端子T1，T2およびT3
に接続されている。
電極７は、ｐチヤネルMOSトランジスタ３１を
介して端子３２に接続されるとともに、ｐチヤネ
ルMOSトランジスタ３３を介して端子３４に接
続されている。端子３２にはリフレツシユ用の正
電圧Vrhが印加され、端子３４には読出し用の正
電圧Vrが印加される。さらに、キヤパシタ電極
７はｎチヤネルMOSトランジスタ３５を介して
端子３６に接続され、端子３６には接地電圧又は
所望の負電圧が印加される。各MOSトランジス
タ３３，３１および３５のゲート電極は、それぞ
れロジツク回路３７の出力端子T1，T2およびT3
に接続されている。
また、光センサセル３０のエミツタ電極８は
MOSトランジスタ３８を介して接地され、MOS
トランジスタ３８のゲート電極は端子４０に接続
されている。さらにエミツタ電極８は出力端子３
９に接続され、光情報信号を外部へ送出する。な
お、MOSトランジスタ３８はエミツタ電極８
（エミツタ領域に接続される）を選択的に浮遊状
態或は基準電位（ここではGND）に接続するス
イツチ手段となる。MOSトランジスタ３３、ロ
ジツク回路３７、端子３４、端子１２、MOSト
ランジスタ３８、及び端子４０は読み出し手段を
構成する。MOSトランジスタ３１、ロジツク回
路３７、端子３２、端子１２、MOSトランジス
タ３８及び端子４０はリフレツシユ手段を構成す
る。またMOSトランジスタ３５、端子３６はキ
ヤパシタ電極７（ベース領域と容量結合された電
極）を所望電位に固定する手段となる。
MOSトランジスタ３８を介して接地され、MOS
トランジスタ３８のゲート電極は端子４０に接続
されている。さらにエミツタ電極８は出力端子３
９に接続され、光情報信号を外部へ送出する。な
お、MOSトランジスタ３８はエミツタ電極８
（エミツタ領域に接続される）を選択的に浮遊状
態或は基準電位（ここではGND）に接続するス
イツチ手段となる。MOSトランジスタ３３、ロ
ジツク回路３７、端子３４、端子１２、MOSト
ランジスタ３８、及び端子４０は読み出し手段を
構成する。MOSトランジスタ３１、ロジツク回
路３７、端子３２、端子１２、MOSトランジス
タ３８及び端子４０はリフレツシユ手段を構成す
る。またMOSトランジスタ３５、端子３６はキ
ヤパシタ電極７（ベース領域と容量結合された電
極）を所望電位に固定する手段となる。
次に、このような構成を有する本実施例の動作
を第２図に示すタイミング波形図を用いて説明す
る。
を第２図に示すタイミング波形図を用いて説明す
る。
（リフレツシユ動作）
まず、コレクタ電極１２を接地電位とし、端子
４０にハイレベルを印加することでMOSトラン
ジスタ３８をON状態にしてエミツタ電極８を接
地する。また、端子T1からハイレベルを印加す
ることMOSトランジスタ３３をOFF状態に維持
する。
４０にハイレベルを印加することでMOSトラン
ジスタ３８をON状態にしてエミツタ電極８を接
地する。また、端子T1からハイレベルを印加す
ることMOSトランジスタ３３をOFF状態に維持
する。
この状態で、端子T2をハイレベルからローレ
ベルにすると同時に、端子T3をハイレベルから
ローレベルにする。これによつて、ｐチヤネル
MOSトランジスタ３１がOFF状態からON可能
状態となり、ｎチヤネルMOSトランジスタ３５
がON状態からOFF状態となる。そして、端子３
２にリフレツシユ用の正電圧Vrhが印加され、
MOSトランジスタ３１がON状態となつてキヤ
パシタ電極７にリフレツシユ電圧Vrhが印加され
る。
ベルにすると同時に、端子T3をハイレベルから
ローレベルにする。これによつて、ｐチヤネル
MOSトランジスタ３１がOFF状態からON可能
状態となり、ｎチヤネルMOSトランジスタ３５
がON状態からOFF状態となる。そして、端子３
２にリフレツシユ用の正電圧Vrhが印加され、
MOSトランジスタ３１がON状態となつてキヤ
パシタ電極７にリフレツシユ電圧Vrhが印加され
る。
これによつて、ｐベース領域４とn+エミツタ
領域５が順方向バイアス状態となり、ｐベース領
域４に蓄積されている電荷が接地されているエミ
ツタ領域５を通して除去される。
領域５が順方向バイアス状態となり、ｐベース領
域４に蓄積されている電荷が接地されているエミ
ツタ領域５を通して除去される。
端子３２を接地電位に戻し、端子T2およびT3
をハイレベルにすることで、MOSトランジスタ
３１がOFF状態となり、MOSトランジスタ３５
がON状態となる。したがつてキヤパシタ電極７
はMOSトランジスタ３５を介して接地電位又は
所望の負電位に固定される。また、蓄積電荷が除
去されたｐベース領域４は所定の負電位で浮遊状
態となつている。
をハイレベルにすることで、MOSトランジスタ
３１がOFF状態となり、MOSトランジスタ３５
がON状態となる。したがつてキヤパシタ電極７
はMOSトランジスタ３５を介して接地電位又は
所望の負電位に固定される。また、蓄積電荷が除
去されたｐベース領域４は所定の負電位で浮遊状
態となつている。
（蓄積動作）
コレクタ電極１２に正電圧Vcを印加し、端子
４０はハイレベルのままで、エミツタ側は接地状
態にある。さらに、MOSトランジスタ３１およ
び３３はOFF状態、MOSトランジスタ３５は
ON状態にしてキヤパシタ電極７の電位を固定し
ておく。
４０はハイレベルのままで、エミツタ側は接地状
態にある。さらに、MOSトランジスタ３１およ
び３３はOFF状態、MOSトランジスタ３５は
ON状態にしてキヤパシタ電極７の電位を固定し
ておく。
この状態でｐベース領域４に光励起による電荷
（ホール）が蓄積される。蓄積電荷量は光の強度
に対応し、ｐベース領域４の電位は蓄積電圧分だ
け負電位から正方向へ変化する。すなわち、光情
報がベースの電位変化分として蓄積される。
（ホール）が蓄積される。蓄積電荷量は光の強度
に対応し、ｐベース領域４の電位は蓄積電圧分だ
け負電位から正方向へ変化する。すなわち、光情
報がベースの電位変化分として蓄積される。
（読出し動作）
MOSトランジスタ３１をOFF状態にしたまま、
端子T1をハイレベルからローレベルにしてMOS
トランジスタ３３をOFF状態からON可能状態と
し、これと同時に、端子T3をハイレベルからロ
ーレベルにしてMOSトランジスタ３５をON状
態からOFF状態にする。さらに、端子４０をロ
ーレベルとしてMOSトランジスタ３８をOFF状
態とし、光センサセル３０のエミツタ側を浮遊状
態にする。
端子T1をハイレベルからローレベルにしてMOS
トランジスタ３３をOFF状態からON可能状態と
し、これと同時に、端子T3をハイレベルからロ
ーレベルにしてMOSトランジスタ３５をON状
態からOFF状態にする。さらに、端子４０をロ
ーレベルとしてMOSトランジスタ３８をOFF状
態とし、光センサセル３０のエミツタ側を浮遊状
態にする。
この状態で、端子３４に読出し用の正電圧Vr
を印加し、MOSトランジスタ３３をON状態に
してキヤパシタ電極７に読出し電圧Vrを印加す
る。これによつて、ベース・エミツタ間が順方向
バイアス状態となり、ベースに蓄積されている光
情報がエミツタ側へ読出されるが、エミツタ側は
浮遊状態であるために、ベースの蓄積電圧に対応
した電圧としてエミツタ電極８および出力端子３
９に現われる。
を印加し、MOSトランジスタ３３をON状態に
してキヤパシタ電極７に読出し電圧Vrを印加す
る。これによつて、ベース・エミツタ間が順方向
バイアス状態となり、ベースに蓄積されている光
情報がエミツタ側へ読出されるが、エミツタ側は
浮遊状態であるために、ベースの蓄積電圧に対応
した電圧としてエミツタ電極８および出力端子３
９に現われる。
端子３４を接地電位とし、MOSトランジスタ
３３をOFF状態とし、出力端子３９から光情報
の読出しが終了した時点で、端子４０にハイレベ
ルを印加しMOSトランジスタ３８をON状態に
してエミツタ側に蓄積された信号電荷を除去す
る。この状態で、ｐベース領域４には蓄積電荷
（光情報）がほとんど減少することなく残留して
いるために、読出し動作を繰返し行うことができ
る。
３３をOFF状態とし、出力端子３９から光情報
の読出しが終了した時点で、端子４０にハイレベ
ルを印加しMOSトランジスタ３８をON状態に
してエミツタ側に蓄積された信号電荷を除去す
る。この状態で、ｐベース領域４には蓄積電荷
（光情報）がほとんど減少することなく残留して
いるために、読出し動作を繰返し行うことができ
る。
そして蓄積電荷を除去するためにリフレツシユ
動作を行い、上記各動作を繰返して光情報信号を
順次出力する。
動作を行い、上記各動作を繰返して光情報信号を
順次出力する。
このように本実施例では、キヤパシタ電極７に
読出し電圧Vr又はリフレツシユ電圧Vrhが印加
されていない期間は、MOSトランジスタ３５を
介してキヤパシタ電極７が接地電位又は所望の負
電位に固定されているために、外部雑音を拾うこ
となく安定した光電変換動作を行うことができ
る。勿論、端子３６の電位は本実施例の場合に限
定されるものではなく、バイポーラトランジスタ
３０２の種類によつては正電位に固定する場合も
ある。
読出し電圧Vr又はリフレツシユ電圧Vrhが印加
されていない期間は、MOSトランジスタ３５を
介してキヤパシタ電極７が接地電位又は所望の負
電位に固定されているために、外部雑音を拾うこ
となく安定した光電変換動作を行うことができ
る。勿論、端子３６の電位は本実施例の場合に限
定されるものではなく、バイポーラトランジスタ
３０２の種類によつては正電位に固定する場合も
ある。
以上詳細に説明したように、本発明による光電
変換装置は、キヤパシタ電極の電位が安定してい
るために、高感度、高出力である上に耐雑音性が
向上するという効果を有する。
変換装置は、キヤパシタ電極の電位が安定してい
るために、高感度、高出力である上に耐雑音性が
向上するという効果を有する。
第１図は、本発明による光電変換装置の一実施
例の回路図、第２図は、本実施例の動作を説明す
るためのタイミング波形図、第３図Ａは、特願昭
58−120755号に記載されている光電変換装置の平
面図、第３図Ｂは、その−線断面図、第３図
Ｃは、その等価回路図である。 ４……ｐベース領域、５……エミツタ領域、７
……キヤパシタ電極、８……エミツタ電極、１２
……コレクタ電極、３０……光センサセル、３５
……ｎチヤネルMOSトランジスタ、３０１……
キヤパシタ、３０２……バイポーラトランジス
タ。
例の回路図、第２図は、本実施例の動作を説明す
るためのタイミング波形図、第３図Ａは、特願昭
58−120755号に記載されている光電変換装置の平
面図、第３図Ｂは、その−線断面図、第３図
Ｃは、その等価回路図である。 ４……ｐベース領域、５……エミツタ領域、７
……キヤパシタ電極、８……エミツタ電極、１２
……コレクタ電極、３０……光センサセル、３５
……ｎチヤネルMOSトランジスタ、３０１……
キヤパシタ、３０２……バイポーラトランジス
タ。
Claims (1)
- 【特許請求の範囲】 １ 第一導電型の半導体からなる制御電極領域
と、前記第一導電型とは異なる第二導電型の半導
体からなる第一の主電極領域と、前記第二導電型
の半導体からなる第二の主電極領域と、を有し、
光エネルギーを受けることにより生成されるキヤ
リアを前記制御電極領域に蓄積可能なトランジス
タと、 前記制御電極領域と容量結合された電極と、 前記制御電極領域に蓄積されたキヤリアに基づ
いて信号を前記トランジスタより読み出す為の読
み出し手段と、 前記制御電極領域に蓄積されたキヤリアを除く
為のリフレツシユ動作を行うリフレツシユ手段
と、 を具備し、蓄積動作、読み出し動作及び前記リフ
レツシユ動作を行う光電変換装置において、 前記第一の主電極領域を選択的に浮遊状態或い
は基準電位に保持された状態とする為のスイツチ
手段を具備し、 前記読み出し手段は、前記制御電極領域に前記
電極により前記第一及び第二の主電極領域に対し
て独立的に電位を与え、前記スイツチ手段により
浮遊状態にある前記第一の主電極領域と前記制御
電極領域との接合部を順方向にバイアスし、前記
信号を前記第一の主電極領域側へ読み出す手段で
あり、 前記リフレツシユ手段は、前記制御電極領域に
前記電極により前記第一及び第二の主電極領域に
対して独立的に電位を与え、前記スイツチ手段に
より前記基準電位に保持された状態にある前記第
一の主電極領域と前記制御電極領域との接合部を
順方向にバイアスし、前記リフレツシユ動作を行
う手段であり、 前記読み出し手段及び前記リフレツシユ手段に
よつて前記制御電極領域に前記電極により前記電
位が与えられていない期間に、前記電極を所望電
位に固定する手段を具備することを特徴とする光
電変換装置。 ２ 特許請求の範囲第１項記載の光電変換装置に
おいて、前記トランジスタはバイポーラトランジ
スタであつて、前記制御電極領域はベース領域で
あり、前記第一の主電極領域はエミツタ領域であ
り、前記第二の主電極領域はコレクタ領域である
光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59273956A JPS61154165A (ja) | 1984-12-27 | 1984-12-27 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59273956A JPS61154165A (ja) | 1984-12-27 | 1984-12-27 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61154165A JPS61154165A (ja) | 1986-07-12 |
| JPH0574944B2 true JPH0574944B2 (ja) | 1993-10-19 |
Family
ID=17534909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59273956A Granted JPS61154165A (ja) | 1984-12-27 | 1984-12-27 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61154165A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0570365U (ja) * | 1991-06-18 | 1993-09-24 | 日本ポリプロバッキング株式会社 | 固定されたカーペット用一次基布 |
-
1984
- 1984-12-27 JP JP59273956A patent/JPS61154165A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61154165A (ja) | 1986-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5324958A (en) | Integrating imaging systgem having wide dynamic range with sample/hold circuits | |
| EP0260858B1 (en) | Photoelectric conversion apparatus | |
| EP0489724B1 (en) | Device and method of photoelectrically converting light into electrical signal | |
| JP2844733B2 (ja) | 光受感ドット信号増幅を伴う光受感装置 | |
| JPS5846070B2 (ja) | 固体撮像装置 | |
| US5477070A (en) | Drive transistor for CCD-type image sensor | |
| US3964083A (en) | Punchthrough resetting jfet image sensor | |
| US20010017381A1 (en) | Solid state imaging device and driving method thereof | |
| EP0576022B1 (en) | Photoelectric conversion device and method of driving the same | |
| US4684968A (en) | JFET imager having light sensing inversion layer induced by insulator charge | |
| JPH084129B2 (ja) | 光電変換装置 | |
| JP2515768B2 (ja) | 光電変換装置 | |
| US5126814A (en) | Photoelectric converter with doped capacitor region | |
| JPH084131B2 (ja) | 光電変換装置 | |
| JPH0574944B2 (ja) | ||
| JPS63278269A (ja) | 光電変換装置 | |
| JPH0815320B2 (ja) | 光電変換装置 | |
| JPH04133336A (ja) | 電荷転送装置 | |
| JPS6376477A (ja) | 光電変換装置 | |
| JP2501207B2 (ja) | 光電変換装置 | |
| JPH084130B2 (ja) | 光電変換装置 | |
| JPH0746839B2 (ja) | 光電変換装置 | |
| JPS61154281A (ja) | 光電変換装置 | |
| JPS61154372A (ja) | 光電変換装置の駆動方法 | |
| JPH0724301B2 (ja) | 光電変換装置 |