JPH084130B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH084130B2 JPH084130B2 JP61273918A JP27391886A JPH084130B2 JP H084130 B2 JPH084130 B2 JP H084130B2 JP 61273918 A JP61273918 A JP 61273918A JP 27391886 A JP27391886 A JP 27391886A JP H084130 B2 JPH084130 B2 JP H084130B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- photoelectric conversion
- conversion device
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/197—Bipolar transistor image sensors
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、トランジスタの制御電極領域に光によって
励起されたキャリアを蓄積する方式の光電変換装置に係
り、特に前記制御電極領域の電位を一定値に設定するた
めのスイッチ手段を有する光電変換装置に関する。
励起されたキャリアを蓄積する方式の光電変換装置に係
り、特に前記制御電極領域の電位を一定値に設定するた
めのスイッチ手段を有する光電変換装置に関する。
［従来技術］ 第７図（Ａ）は、特願昭58−120755号に記載されてい
る光電変換装置の概略的平面図、第７図（Ｂ）は、その
Ａ−Ａ′、第７図（Ｃ）はその等価回路図である。
る光電変換装置の概略的平面図、第７図（Ｂ）は、その
Ａ−Ａ′、第７図（Ｃ）はその等価回路図である。
各図において、ｎシリコン基板101上に光電変換セル
が配列されており、各セルはSiO2、Si3N4、またはポリ
シリコン等により成る素子分離領域102によって隣接す
るセルから電気的に絶縁されている。
が配列されており、各セルはSiO2、Si3N4、またはポリ
シリコン等により成る素子分離領域102によって隣接す
るセルから電気的に絶縁されている。
各セルは次のような構成を有する。
エピタキシャル技術等で形成される不純物濃度の低い
n-領域103上にはｐ型不純物（たとえばボロン等）をド
ーピングすることでｐベース領域104およびｐ領域105が
形成され、ｐベース領域104にはn+エミッタ領域106が形
成されている。
n-領域103上にはｐ型不純物（たとえばボロン等）をド
ーピングすることでｐベース領域104およびｐ領域105が
形成され、ｐベース領域104にはn+エミッタ領域106が形
成されている。
ｐベース領域104とｐ領域105とは後述するｐチャネル
MOSトランジスタのソースおよびドレインともなってい
る。
MOSトランジスタのソースおよびドレインともなってい
る。
このように各領域が形成されたn-領域103上には酸化
膜107が形成され、酸化膜107上に前記MOSトランジスタ
のゲート電極108と、キャパシタ電極109とが形成されて
いる。キャパシタ電極109は酸化膜107を挟んでｐベース
領域104に対向し、ベース電位を制御するためのキャパ
シタを構成する。
膜107が形成され、酸化膜107上に前記MOSトランジスタ
のゲート電極108と、キャパシタ電極109とが形成されて
いる。キャパシタ電極109は酸化膜107を挟んでｐベース
領域104に対向し、ベース電位を制御するためのキャパ
シタを構成する。
その他、n+エミッタ領域106に接続されたエミッタ電
極110、ｐ領域105に接続された電極111、そして基板101
の裏面にオーミックコンタクト層を挟んでコレクタ電極
112がそれぞれ形成されている。
極110、ｐ領域105に接続された電極111、そして基板101
の裏面にオーミックコンタクト層を挟んでコレクタ電極
112がそれぞれ形成されている。
次に、上記光電変換セルの動作を説明する。
光はｐベース領域104側から入射し、光量に対応した
キャリア（ここではホール）がｐベース領域104に蓄積
される（蓄積動作）。
キャリア（ここではホール）がｐベース領域104に蓄積
される（蓄積動作）。
蓄積されたキャリアによってベース電位は変化し、そ
の電位変化をエミッタ電極110から読出すことで、入射
光量に対応した電気信号を得ることができる（読出し動
作）。
の電位変化をエミッタ電極110から読出すことで、入射
光量に対応した電気信号を得ることができる（読出し動
作）。
次に、ｐベース領域104に蓄積されたホールを除去す
るリフレッシュ動作について説明する。
るリフレッシュ動作について説明する。
第８図（Ａ）および（Ｂ）は、リフレッシュ動作を説
明するための電圧波形図である。
明するための電圧波形図である。
同図（Ａ）に示すように、MOSトランジスタは、ゲー
ト電極108にしきい値以上の負電圧が印加された時だけO
N状態となる。
ト電極108にしきい値以上の負電圧が印加された時だけO
N状態となる。
同図（Ｂ）において、リフレッシュ動作を行うには、
エミッタ電極110を接地するとともに、電極111を接地電
位にしておく。そして、まず、ゲート電極108に負電圧
を印加してｐチャネルMOSトランジスタをONさせる。こ
れによって、ｐベース領域104の電位は、蓄積電位の高
低に関係なく一定値となる。続いて、MOSトランジスタ
をOFFさせてからキャパシタ電極109にリフレッシュ用正
電圧パルスを印加することで、ｐベース領域104はn+エ
ミッタ領域106に対して順方向にバイアスされ、蓄積さ
れたホールが接地されたエミッタ電極110を通して除去
される。そして、キャパシタ電極109に対するリフレッ
シュパルスが立下がった時点でｐベース領域104は負電
位の初期状態に復帰する（リフレッシュ動作）。
エミッタ電極110を接地するとともに、電極111を接地電
位にしておく。そして、まず、ゲート電極108に負電圧
を印加してｐチャネルMOSトランジスタをONさせる。こ
れによって、ｐベース領域104の電位は、蓄積電位の高
低に関係なく一定値となる。続いて、MOSトランジスタ
をOFFさせてからキャパシタ電極109にリフレッシュ用正
電圧パルスを印加することで、ｐベース領域104はn+エ
ミッタ領域106に対して順方向にバイアスされ、蓄積さ
れたホールが接地されたエミッタ電極110を通して除去
される。そして、キャパシタ電極109に対するリフレッ
シュパルスが立下がった時点でｐベース領域104は負電
位の初期状態に復帰する（リフレッシュ動作）。
このように、ｐベース領域104の電位をMOSトランジス
タによって一定電位にした後、リフレッシュパルスを印
加して残留電荷の消去を行うために、前回の蓄積電圧に
依存することなく新たな蓄積動作を開始することがで
き、光電変換特性および残像特性を改善することができ
る。また、残留電荷を迅速に消滅させることができ、高
速動作が可能となる。
タによって一定電位にした後、リフレッシュパルスを印
加して残留電荷の消去を行うために、前回の蓄積電圧に
依存することなく新たな蓄積動作を開始することがで
き、光電変換特性および残像特性を改善することができ
る。また、残留電荷を迅速に消滅させることができ、高
速動作が可能となる。
［発明が解決しようとする問題点］ しかしながら、上記従来の光電変換装置では、第７図
（Ａ）に示すように、リフレッシュ用トランジスタを受
光面に形成しているために、その分セルサイズが増大
し、特にエリアセンサを構成した場合に高集積化および
高解像度化を図る上での問題点となっていた。
（Ａ）に示すように、リフレッシュ用トランジスタを受
光面に形成しているために、その分セルサイズが増大
し、特にエリアセンサを構成した場合に高集積化および
高解像度化を図る上での問題点となっていた。
本発明は上記従来の問題点を解決しようとするもので
あり、その目的はセルサイズを増大させることなく、良
好な光電変換特性および残像特性が得られる光電変換装
置を提供することにある。
あり、その目的はセルサイズを増大させることなく、良
好な光電変換特性および残像特性が得られる光電変換装
置を提供することにある。
［問題点を解決するための手段］ 本発明による光電変換装置は、 制御電極領域を形成するための一導電型半導体から成
り、光励起により発生したキャリアを蓄積するための第
１の領域と、 該第１の領域を夫々上下に挟むよう配置された主電極
領域を形成するための反対導電型半導体の第２及び第３
の領域とから成る半導体トランジスタと、 前記第３の領域の下に設けられ一導電型半導体から成
る第４の領域と、 前記第１の領域と第４の領域とを主電極領域とするよ
う第３の領域を制御する絶縁ゲート電極と、 を有することを特徴とする。
り、光励起により発生したキャリアを蓄積するための第
１の領域と、 該第１の領域を夫々上下に挟むよう配置された主電極
領域を形成するための反対導電型半導体の第２及び第３
の領域とから成る半導体トランジスタと、 前記第３の領域の下に設けられ一導電型半導体から成
る第４の領域と、 前記第１の領域と第４の領域とを主電極領域とするよ
う第３の領域を制御する絶縁ゲート電極と、 を有することを特徴とする。
［作用］ このように構成することによって、上記第１の領域と
第４の領域とを主電極領域とし絶縁ゲート電極によって
制御されるトランジスタを縦方向に形成することがで
き、光電変換装置のサイズを微細化することができる。
第４の領域とを主電極領域とし絶縁ゲート電極によって
制御されるトランジスタを縦方向に形成することがで
き、光電変換装置のサイズを微細化することができる。
［実施例］ 以下、本発明の実施例を図面を参照しながら詳細に説
明する。
明する。
第１図は、本発明による光電変換装置の第１実施例の
概略的断面図である。
概略的断面図である。
同図において、ｐ型シリコン基板201上には、n+埋込
み層202およびn-コレクタ領域203が形成され、素子分離
領域204によって各セルが隣接するセルから電気的に分
離されている。
み層202およびn-コレクタ領域203が形成され、素子分離
領域204によって各セルが隣接するセルから電気的に分
離されている。
素子分離領域204は、酸化膜205とポリシリコンから成
るキャパシタ電極206とで構成されている。この素子分
離領域204の形成方法の一例として、まずｐ基板201上に
n+埋込み層202およびコレクタ領域203となるn-領域をエ
ピタキシャル成長させた後、素子分離領域204を形成す
べき部分に異方性エッチング等によって溝を形成する。
そして熱酸化によって溝に酸化膜205を形成した後、ポ
リシリコンを埋込むことでキャパシタ電極206を形成す
る。
るキャパシタ電極206とで構成されている。この素子分
離領域204の形成方法の一例として、まずｐ基板201上に
n+埋込み層202およびコレクタ領域203となるn-領域をエ
ピタキシャル成長させた後、素子分離領域204を形成す
べき部分に異方性エッチング等によって溝を形成する。
そして熱酸化によって溝に酸化膜205を形成した後、ポ
リシリコンを埋込むことでキャパシタ電極206を形成す
る。
各セルのバイポーラトランジスタは、n-コレクタ領域
203上のｐベース領域207と、n+エミッタ領域208によっ
て構成されている。
203上のｐベース領域207と、n+エミッタ領域208によっ
て構成されている。
ｐベース領域207にはp+領域209が接合し、p+領域209
は酸化膜205を挟んでキャパシタ電極206と対向してｐベ
ース領域207の電位を制御するためのキャパシタCoxを構
成している。
は酸化膜205を挟んでキャパシタ電極206と対向してｐベ
ース領域207の電位を制御するためのキャパシタCoxを構
成している。
また、p+領域209の下方はn+埋込み層202が形成されて
おらず、p+領域209とｐ基板201とは約４〜５μｍの距離
で形成され、リフレッシュ用トランジスタQtのソース・
ドレイン領域を構成している。トランジスタQtのゲート
電極は、酸化膜205を挟んで形成されたキャパシタ電極2
06である。
おらず、p+領域209とｐ基板201とは約４〜５μｍの距離
で形成され、リフレッシュ用トランジスタQtのソース・
ドレイン領域を構成している。トランジスタQtのゲート
電極は、酸化膜205を挟んで形成されたキャパシタ電極2
06である。
また、n-コレクタ領域203にはn+領域210が接合し、n+
領域210には図示されていないコレクタ電極210′が接続
している。
領域210には図示されていないコレクタ電極210′が接続
している。
各セルの表面には酸化膜211が形成され、n+エミッタ
領域208にはエミッタ電極212が接続されている。また、
ｐ基板201の裏面にはオーミックコンタクト層を介して
電極213が形成されている。
領域208にはエミッタ電極212が接続されている。また、
ｐ基板201の裏面にはオーミックコンタクト層を介して
電極213が形成されている。
このように、リフレッシュ用トランジスタQtが受光面
に対して縦方向に形成されるために、セルサイズの増大
を回避することができる。
に対して縦方向に形成されるために、セルサイズの増大
を回避することができる。
また、各セルが素子分離領域204によって分離されて
いるとともに、ｎコレクタ領域203がｐ基板201上に形成
されているために、素子分離効果を向上させることがで
きる。
いるとともに、ｎコレクタ領域203がｐ基板201上に形成
されているために、素子分離効果を向上させることがで
きる。
さらに、強い光が入射しても、ｐベース領域207に蓄
積された過剰なキャリアはｐ基板201を通して除去され
るために、隣接セルへの流出が防止され、スミアおよび
ブルーミングの防止が可能となる。
積された過剰なキャリアはｐ基板201を通して除去され
るために、隣接セルへの流出が防止され、スミアおよび
ブルーミングの防止が可能となる。
第２図は、本発明の第２実施例の概略的断面図であ
る。第１実施例とほぼ同一構成であるが、キャパシタ電
極206の上部がｐベース領域207上に延びて容量を増加さ
せている。
る。第１実施例とほぼ同一構成であるが、キャパシタ電
極206の上部がｐベース領域207上に延びて容量を増加さ
せている。
第３図は、上記実施例における一セルの等価回路図で
ある。
ある。
上記実施例の基本的動作は従来例の場合と同様であ
る。まず、コレクタ電極210′に正電圧、電極213に一定
電圧を印加しておく。そして、キャパシタ電極206に接
地電圧を印加してトランジスタQtをOFF状態にし、ｐベ
ース領域207を浮遊状態とする。そして、このｐベース
領域207に入射光の照度に対応したキャリアを蓄積する
（蓄積動作）。
る。まず、コレクタ電極210′に正電圧、電極213に一定
電圧を印加しておく。そして、キャパシタ電極206に接
地電圧を印加してトランジスタQtをOFF状態にし、ｐベ
ース領域207を浮遊状態とする。そして、このｐベース
領域207に入射光の照度に対応したキャリアを蓄積する
（蓄積動作）。
続いて、エミッタ電極212を浮遊状態として、キャパ
シタ電極206に正電圧の読出しパルスを印加する。この
時、トランジスタQtはｐチャネルであるからOFF状態の
ままである。読出しパルスが印加されることによって、
キャパシタCoxを介してｐベース領域207の電位が上昇
し、蓄積電圧が浮遊状態のエミッタ側へ読出される（読
出し動作）。
シタ電極206に正電圧の読出しパルスを印加する。この
時、トランジスタQtはｐチャネルであるからOFF状態の
ままである。読出しパルスが印加されることによって、
キャパシタCoxを介してｐベース領域207の電位が上昇
し、蓄積電圧が浮遊状態のエミッタ側へ読出される（読
出し動作）。
次に、ｐベース領域207に蓄積されたキャリアを消滅
させるには、まずキャパシタ電極206に負電圧パルスを
印加してリフレッシュ用トランジスタQtをON状態とす
る。これによってｐベース領域207は、入射光の照度の
強弱による蓄積電圧の高低に関係なく、電極213に印加
されている一定電圧に設定される。続いて、キャパシタ
電極206には正電圧のリフレッシュパルスを印加すると
共にエミッタ電極212を接地することにより、ｐベース
領域207に残留しているキャリアを接地されたエミッタ
側へ除去する（リフレッシュ動作）。
させるには、まずキャパシタ電極206に負電圧パルスを
印加してリフレッシュ用トランジスタQtをON状態とす
る。これによってｐベース領域207は、入射光の照度の
強弱による蓄積電圧の高低に関係なく、電極213に印加
されている一定電圧に設定される。続いて、キャパシタ
電極206には正電圧のリフレッシュパルスを印加すると
共にエミッタ電極212を接地することにより、ｐベース
領域207に残留しているキャリアを接地されたエミッタ
側へ除去する（リフレッシュ動作）。
こうしてｐベース領域207は初期状態に復帰し、以下
同様、蓄積、読出しおよびリフレッシュの各動作を繰返
す。
同様、蓄積、読出しおよびリフレッシュの各動作を繰返
す。
第４図は、上記光電変換セルを用いたエリアセンサの
一実施例の回路図である。
一実施例の回路図である。
本実施例では、上記光電変換セルＳがｍ×ｎ個エリア
状に配列されている。
状に配列されている。
光電変換セルＳの各コレクタ電極210′には一定の正
電圧Vccが印加され、各電極213には一定電圧Vrcが印加
されている。
電圧Vccが印加され、各電極213には一定電圧Vrcが印加
されている。
各セルＳのキャパシタ電極206は行ごとに共通接続さ
れ、それぞれ読出し動作およびリフレッシュ動作を行う
ためのパルスφ１〜φｍが印加される。また、各エミッ
タ電極212は列ごとに垂直ラインL1〜Lnに各々接続さ
れ、垂直ラインL1〜Lnは各々蓄積用コンデンサC1〜Cnに
接続されている。
れ、それぞれ読出し動作およびリフレッシュ動作を行う
ためのパルスφ１〜φｍが印加される。また、各エミッ
タ電極212は列ごとに垂直ラインL1〜Lnに各々接続さ
れ、垂直ラインL1〜Lnは各々蓄積用コンデンサC1〜Cnに
接続されている。
また、コンデンサC1〜Cnは各々トランジスタQ1〜Qnを
介して出力ライン301に接続されている。トランジスタQ
1〜Qnのゲート電極は走査回路302の並列出力端子に各々
接続され、並列出力端子からはパルスφh1〜φhnが順次
出力される。
介して出力ライン301に接続されている。トランジスタQ
1〜Qnのゲート電極は走査回路302の並列出力端子に各々
接続され、並列出力端子からはパルスφh1〜φhnが順次
出力される。
出力ライン301はリフレッシュするためのトランジス
タQrhを介して接地され、トランジスタQrhのゲート電極
にはパルスφr2が印加される。さらに出力ライン301は
出力アンプ303の入力端子に接続され、出力アンプ303の
出力端子から出力信号Voutが外部へ出力される。
タQrhを介して接地され、トランジスタQrhのゲート電極
にはパルスφr2が印加される。さらに出力ライン301は
出力アンプ303の入力端子に接続され、出力アンプ303の
出力端子から出力信号Voutが外部へ出力される。
また、垂直ラインL1〜Lnは各々トランジスタQr1〜Qrn
を介して接地されている。また各トランジスタのゲート
電極にはパルスφr1が印加される。
を介して接地されている。また各トランジスタのゲート
電極にはパルスφr1が印加される。
第５図は、上記エリアセンサの動作を説明するための
タイミングチャートである。
タイミングチャートである。
まず、第１行のセルS11〜S1nは蓄積動作を開始して一
定時間経過したものとする。
定時間経過したものとする。
同図において、ローレベルのパルスφr1によってトラ
ンジスタQr1〜QrnをOFF状態とし、垂直ラインL1〜Lnを
浮遊状態にする。続いて、ハイレベルのパルスφ１によ
って読出しパルスを第１行のキャパシタ電極206に印加
する。これによって第１行のセルS11〜S1nの読出し信号
がコンデンサC1〜Cnに蓄積される。続いて、走査回路30
2からパルスφh1〜φhnが出力され、トランジスタQ1〜Q
nが順次ON状態となってコンデンサC1〜Cnに蓄積された
第１行の読出し信号が出力ライン301に順次取出され、
出力アンプ303から外部へ出力される。ただし、外部へ
出力されるごとに、パルスφr2によってトランジスタQr
hはON状態となり、出力ライン301の残留電荷がクリアさ
れる。
ンジスタQr1〜QrnをOFF状態とし、垂直ラインL1〜Lnを
浮遊状態にする。続いて、ハイレベルのパルスφ１によ
って読出しパルスを第１行のキャパシタ電極206に印加
する。これによって第１行のセルS11〜S1nの読出し信号
がコンデンサC1〜Cnに蓄積される。続いて、走査回路30
2からパルスφh1〜φhnが出力され、トランジスタQ1〜Q
nが順次ON状態となってコンデンサC1〜Cnに蓄積された
第１行の読出し信号が出力ライン301に順次取出され、
出力アンプ303から外部へ出力される。ただし、外部へ
出力されるごとに、パルスφr2によってトランジスタQr
hはON状態となり、出力ライン301の残留電荷がクリアさ
れる。
第１行の全ての読出し信号が出力されると、パルスφ
r1によってトランジスタQr1〜QrnがON状態となり、垂直
ラインL1〜Lnが接地される。これによって各セルのエミ
ッタ電極212が接地されるとともに、コンデンサC1〜Cn
の残留電荷がクリアされる。
r1によってトランジスタQr1〜QrnがON状態となり、垂直
ラインL1〜Lnが接地される。これによって各セルのエミ
ッタ電極212が接地されるとともに、コンデンサC1〜Cn
の残留電荷がクリアされる。
そしてパルスφ１によって、まず負電圧をキャパシタ
電極206に印加し、第１行のセルS11〜S1nのベース電位
を蓄積電圧に関係なく一定電位Vrcに設定する。続い
て、正電圧のリフレッシュパルスをキャパシタ電極206
に印加し、上述したようにベース中のキャリアを消滅さ
せる。
電極206に印加し、第１行のセルS11〜S1nのベース電位
を蓄積電圧に関係なく一定電位Vrcに設定する。続い
て、正電圧のリフレッシュパルスをキャパシタ電極206
に印加し、上述したようにベース中のキャリアを消滅さ
せる。
こうして読出しおよびリフレッシュ動作が終了する
と、第１行のセルS11〜S1nは蓄積動作を開始する。これ
と同時に、第２行のセルS21〜S2nはパルスφ２よって読
出し動作を行い、続く読出し信号の出力動作の後、同様
のリフレッシュ動作を行って蓄積動作を開始する。
と、第１行のセルS11〜S1nは蓄積動作を開始する。これ
と同時に、第２行のセルS21〜S2nはパルスφ２よって読
出し動作を行い、続く読出し信号の出力動作の後、同様
のリフレッシュ動作を行って蓄積動作を開始する。
以下同様に、パルスφ３〜φｍによって第３行〜第ｍ
行まで同様の動作が順次繰返され、全てのセルの読出し
信号が出力アンプ303からシリアルに外部へ出力され
る。しかも、各行とも、読出し信号を外部へ出力した後
でリフレッシュ動作を行い蓄積動作を開始するため、蓄
積時間が各行で同一となる。
行まで同様の動作が順次繰返され、全てのセルの読出し
信号が出力アンプ303からシリアルに外部へ出力され
る。しかも、各行とも、読出し信号を外部へ出力した後
でリフレッシュ動作を行い蓄積動作を開始するため、蓄
積時間が各行で同一となる。
第６図は、上記光電変換装置を使用した撮像装置の一
例を概略的構成図である。
例を概略的構成図である。
同図において、撮像素子401が第４図に示す光電変換
装置に相当する。撮像素子401の出力信号Voutは信号処
理回路402によってゲイン調整等の処理が行われ、NTSC
信号等の標準テレビジョン信号として出力される。
装置に相当する。撮像素子401の出力信号Voutは信号処
理回路402によってゲイン調整等の処理が行われ、NTSC
信号等の標準テレビジョン信号として出力される。
また、撮像素子401を駆動するための上記各パルスは
ドライバ403によって供給され、ドライバ403は制御部40
4の制御によって動作する。また、制御部404は撮像素子
401の出力に基いて信号処理回路402のゲイン等を調整す
るとともに、露出制御手段405を制御して撮像素子401に
入射する光量を調整する。
ドライバ403によって供給され、ドライバ403は制御部40
4の制御によって動作する。また、制御部404は撮像素子
401の出力に基いて信号処理回路402のゲイン等を調整す
るとともに、露出制御手段405を制御して撮像素子401に
入射する光量を調整する。
上述したように、本実施例はセルサイズを増大するこ
となく良好な光電変換特性および残像特性が得られるた
めに、高解像度の撮像素子401を構成でき、しかも残像
のない良質の画像信号を得ることができる。
となく良好な光電変換特性および残像特性が得られるた
めに、高解像度の撮像素子401を構成でき、しかも残像
のない良質の画像信号を得ることができる。
［発明の効果］ 以上詳細に説明したように本発明による光電変換装置
は、第１の領域と第４の領域とを主電極領域とし絶縁ゲ
ート電極によって制御されるトランジスタを縦方向に形
成することができ、光電変換セルのサイズを増大させる
ことなく、上述したような良好な光電変換特性および残
像特性を得ることができる。
は、第１の領域と第４の領域とを主電極領域とし絶縁ゲ
ート電極によって制御されるトランジスタを縦方向に形
成することができ、光電変換セルのサイズを増大させる
ことなく、上述したような良好な光電変換特性および残
像特性を得ることができる。
第１図は、本発明による光電変換装置の第１実施例の概
略的断面図、 第２図は、本発明の第２実施例の概略的断面図、 第３図は、上記実施例における一セルの等価回路図、 第４図は、上記光電変換セルを用いたエリアセンサの一
実施例の回路図、 第５図は、上記エリアセンサの動作を説明するためのタ
イミングチャート、 第６図は、上記光電変換装置を使用した撮像装置の一例
の概略的構成図、 第７図（Ａ）は、特願昭58−120755号に記載されている
光電変換装置の概略的平面図、第７図（Ｂ）は、そのＡ
−Ａ′線断面図、第７図（Ｃ）はその等価回路図、 第８図（Ａ）および（Ｂ）は、リフレッシュ動作を説明
するための電圧波形図である。 201……ｐ型シリコン基板 203……n-コレクタ領域 204……素子分離領域 205……酸化膜 206……キャパシタ電極 207……ｐベース領域 208……n+エミッタ領域 209……p+領域 210……n+領域 210′……コレクタ電極 212……エミッタ電極 213……電極 301……出力ライン 302……走査回路 303……出力アンプ
略的断面図、 第２図は、本発明の第２実施例の概略的断面図、 第３図は、上記実施例における一セルの等価回路図、 第４図は、上記光電変換セルを用いたエリアセンサの一
実施例の回路図、 第５図は、上記エリアセンサの動作を説明するためのタ
イミングチャート、 第６図は、上記光電変換装置を使用した撮像装置の一例
の概略的構成図、 第７図（Ａ）は、特願昭58−120755号に記載されている
光電変換装置の概略的平面図、第７図（Ｂ）は、そのＡ
−Ａ′線断面図、第７図（Ｃ）はその等価回路図、 第８図（Ａ）および（Ｂ）は、リフレッシュ動作を説明
するための電圧波形図である。 201……ｐ型シリコン基板 203……n-コレクタ領域 204……素子分離領域 205……酸化膜 206……キャパシタ電極 207……ｐベース領域 208……n+エミッタ領域 209……p+領域 210……n+領域 210′……コレクタ電極 212……エミッタ電極 213……電極 301……出力ライン 302……走査回路 303……出力アンプ
Claims (3)
- 【請求項１】制御電極領域を形成するための一導電型半
導体から成り、光励起により発生したキャリアを蓄積す
るための第１の領域と、 該第１の領域を夫々上下に挟むよう配置された主電極領
域を形成するための反対導電型半導体の第２及び第３の
領域とからなる半導体トランジスタと、 前記第３の領域の下に設けられ一導電型半導体から成る
第４の領域と、 前記第１の領域と第４の領域とを主電極領域とするよう
第３の領域を制御する絶縁ゲート電極と、 を有することを特徴とする光電変換装置。 - 【請求項２】上記絶縁ゲート電極は上記第１の領域の電
位を絶縁層を介して制御可能であることを特徴とする特
許請求の範囲第１項記載の光電変換装置。 - 【請求項３】上記ゲート電極は、上記半導体トランジス
タを隣接する他の部分から電気的に分離するための素子
分離領域に形成されていることを特徴とする特許請求の
範囲第２項記載の光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61273918A JPH084130B2 (ja) | 1986-11-19 | 1986-11-19 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61273918A JPH084130B2 (ja) | 1986-11-19 | 1986-11-19 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63128665A JPS63128665A (ja) | 1988-06-01 |
| JPH084130B2 true JPH084130B2 (ja) | 1996-01-17 |
Family
ID=17534383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61273918A Expired - Fee Related JPH084130B2 (ja) | 1986-11-19 | 1986-11-19 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084130B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6086648B2 (ja) * | 2012-03-12 | 2017-03-01 | 国立研究開発法人産業技術総合研究所 | フォトトランジスタおよび撮像装置 |
| JP2016092348A (ja) * | 2014-11-11 | 2016-05-23 | 株式会社リコー | 半導体デバイス及びその製造方法、撮像装置 |
-
1986
- 1986-11-19 JP JP61273918A patent/JPH084130B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63128665A (ja) | 1988-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4972243A (en) | Photoelectric conversion apparatus with shielded cell | |
| EP0277016B1 (en) | Photoelectric conversion apparatus | |
| US4835404A (en) | Photoelectric converting apparatus with a switching circuit and a resetting circuit for reading and resetting a plurality of lines sensors | |
| EP0222624B1 (en) | Device and method of photo-electrically converting light into electrical signal | |
| US4731665A (en) | Image sensing apparatus with read-out of selected combinations of lines | |
| JPH0530427A (ja) | 光電変換装置及び該装置を搭載した情報処理装置 | |
| US20010017381A1 (en) | Solid state imaging device and driving method thereof | |
| JPH08250697A (ja) | 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置 | |
| US4712138A (en) | Low-noise apparatus for image pickup and combination of light and electric signals | |
| US4525742A (en) | Two-dimensional solid-state image sensor device | |
| JPH084129B2 (ja) | 光電変換装置 | |
| JPH05276442A (ja) | 残像積分固体撮像デバイス | |
| JP2515768B2 (ja) | 光電変換装置 | |
| US5126814A (en) | Photoelectric converter with doped capacitor region | |
| JPH084130B2 (ja) | 光電変換装置 | |
| JPS63186466A (ja) | 光電変換装置 | |
| JP2741703B2 (ja) | 光電変換装置 | |
| JPH05244513A (ja) | 光電変換装置及びその駆動方法 | |
| JP2512723B2 (ja) | 光電変換装置 | |
| JP2589312B2 (ja) | 光電変換装置 | |
| JPS63278269A (ja) | 光電変換装置 | |
| JP2501207B2 (ja) | 光電変換装置 | |
| JPH0697408A (ja) | 光電変換装置及びその製造方法 | |
| JPH0746839B2 (ja) | 光電変換装置 | |
| JPH07120769B2 (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |