JPH0574974A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0574974A JPH0574974A JP23425491A JP23425491A JPH0574974A JP H0574974 A JPH0574974 A JP H0574974A JP 23425491 A JP23425491 A JP 23425491A JP 23425491 A JP23425491 A JP 23425491A JP H0574974 A JPH0574974 A JP H0574974A
- Authority
- JP
- Japan
- Prior art keywords
- plastic
- integrated circuit
- semiconductor integrated
- circuit device
- slit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】プラスチックリードレスチップキャリアパッケ
ージの外形寸法は、主に、端子数により決定されるが、
多端子で小型のプラスチックリードレスチップキャリア
パッケージを提供する。 【構成】プラスチックリードレスチップキャリアパッケ
ージ１の外周面に形成された半円筒形状の第１の端面電
極３の間にスリットを設け、このスリットのＩＣ搭載ラ
ンド５側に接続する円筒形状の第２の端面電極２を設け
る。
ージの外形寸法は、主に、端子数により決定されるが、
多端子で小型のプラスチックリードレスチップキャリア
パッケージを提供する。 【構成】プラスチックリードレスチップキャリアパッケ
ージ１の外周面に形成された半円筒形状の第１の端面電
極３の間にスリットを設け、このスリットのＩＣ搭載ラ
ンド５側に接続する円筒形状の第２の端面電極２を設け
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特にプラスチックリードレスチップキャリアパッケ
ージ構造の半導体集積回路装置に関する。
し、特にプラスチックリードレスチップキャリアパッケ
ージ構造の半導体集積回路装置に関する。
【０００２】
【従来の技術】表面実装部品の中で最も小型化に対応で
きるパッケージの形状として、リードレスチップキャリ
ア（以下、ＬＣＣと記す）がある。ＬＣＣは、セラミッ
クケースとガラスエポキシ基板のケースのものとがあ
る。特に、ガラスエポキシ基板のケース使用のＬＣＣを
プラスチックＬＣＣとする。
きるパッケージの形状として、リードレスチップキャリ
ア（以下、ＬＣＣと記す）がある。ＬＣＣは、セラミッ
クケースとガラスエポキシ基板のケースのものとがあ
る。特に、ガラスエポキシ基板のケース使用のＬＣＣを
プラスチックＬＣＣとする。
【０００３】プラスチックＬＣＣパッケージの形状はガ
ラスエポキシ基板にチップ搭載部をざぐり、ざぐりの周
囲に搭載する半導体集積回路装置（以下、ＩＣと記す）
の端子とボンディング接続するボンディングパッドを設
け、このボンディングパッドとプラスチックＬＣＣパッ
ケージの外周壁面に設けられた端面電極とが配線パター
ンで接続されている。
ラスエポキシ基板にチップ搭載部をざぐり、ざぐりの周
囲に搭載する半導体集積回路装置（以下、ＩＣと記す）
の端子とボンディング接続するボンディングパッドを設
け、このボンディングパッドとプラスチックＬＣＣパッ
ケージの外周壁面に設けられた端面電極とが配線パター
ンで接続されている。
【０００４】図３は従来のプラスチックＬＣＣパッケー
ジの一例の平面図、図４は図３の端面電極部の部分拡大
斜視図、図５は図３のＩＣ搭載ランドにペアチップＩＣ
を搭載した斜視図である。
ジの一例の平面図、図４は図３の端面電極部の部分拡大
斜視図、図５は図３のＩＣ搭載ランドにペアチップＩＣ
を搭載した斜視図である。
【０００５】図３、図４及び図５に示すように、プラス
チックＬＣＣパッケージ１１にざぐりの入っているＩＣ
搭載ランド５が中央に位置するように設けられている。
このプラスチックＬＣＣパッケージ１１のＩＣ搭載ラン
ド５にペアチップＩＣ８を搭載し、このペアチップＩＣ
８の外部接続電極から金ワイヤ７でボンディング接続さ
れるプラスチックＬＣＣパッケージ１１側のボンディン
グパッド６は、配線パターン４によりプラスチックＬＣ
Ｃパッケージ１１の外部へ導出される端面電極１３に接
続される。端面電極１３は、壁面が金で覆われており、
上下の導通及びプラスチックＬＣＣパッケージ１１を搭
載するマザーボードとの半田接続用ランドとして使用さ
れている。
チックＬＣＣパッケージ１１にざぐりの入っているＩＣ
搭載ランド５が中央に位置するように設けられている。
このプラスチックＬＣＣパッケージ１１のＩＣ搭載ラン
ド５にペアチップＩＣ８を搭載し、このペアチップＩＣ
８の外部接続電極から金ワイヤ７でボンディング接続さ
れるプラスチックＬＣＣパッケージ１１側のボンディン
グパッド６は、配線パターン４によりプラスチックＬＣ
Ｃパッケージ１１の外部へ導出される端面電極１３に接
続される。端面電極１３は、壁面が金で覆われており、
上下の導通及びプラスチックＬＣＣパッケージ１１を搭
載するマザーボードとの半田接続用ランドとして使用さ
れている。
【０００６】プラスチックＬＣＣパッケージ１１の外形
寸法は、搭載するペアチップＩＣ８の大きさ及び端子数
により決定される。しかしながら、現在のペアチップＩ
Ｃ８は、益々高集積化し端子数が飛躍的に増えたため、
プラスチックＬＣＣパッケージ１１の外形寸法が決定さ
れる主な要因は、端子数によるものとなっている。
寸法は、搭載するペアチップＩＣ８の大きさ及び端子数
により決定される。しかしながら、現在のペアチップＩ
Ｃ８は、益々高集積化し端子数が飛躍的に増えたため、
プラスチックＬＣＣパッケージ１１の外形寸法が決定さ
れる主な要因は、端子数によるものとなっている。
【０００７】
【発明が解決しようとする課題】この従来のプラスチッ
クＬＣＣパッケージは、前述のように、外形寸法は端子
数により決定されることが多いので、端子数が多いと搭
載するペアチップＩＣの大きさに関係なくプラスチック
ＬＣＣが大型化し、目的とする小型化に相反するという
問題点があった。
クＬＣＣパッケージは、前述のように、外形寸法は端子
数により決定されることが多いので、端子数が多いと搭
載するペアチップＩＣの大きさに関係なくプラスチック
ＬＣＣが大型化し、目的とする小型化に相反するという
問題点があった。
【０００８】本発明の目的は、小型で端子数が多いプラ
スチックＬＣＣパッケージ構造のＩＣを提供することに
ある。
スチックＬＣＣパッケージ構造のＩＣを提供することに
ある。
【０００９】
【課題を解決するための手段】本発明は、表面の中央部
の位置の凹部に形成されたＩＣ搭載ランドと、該ＩＣ搭
載ランドに搭載される半導体集積回路装置の端子とボン
ディング接続するボンディングパッドと、外周壁面に所
定の間隔で形成された半円筒状の端面電極と、該端面電
極と前記ボンディングパッドとを接続する配線パターン
とを有するプラスチックリードレスチップキャリアパッ
ケージ構造の半導体集積回路装置において、前記端面電
極間にスリットを設け該スリットの前記ＩＣ搭載ランド
側に接続する円筒形状の端面電極を設ける。
の位置の凹部に形成されたＩＣ搭載ランドと、該ＩＣ搭
載ランドに搭載される半導体集積回路装置の端子とボン
ディング接続するボンディングパッドと、外周壁面に所
定の間隔で形成された半円筒状の端面電極と、該端面電
極と前記ボンディングパッドとを接続する配線パターン
とを有するプラスチックリードレスチップキャリアパッ
ケージ構造の半導体集積回路装置において、前記端面電
極間にスリットを設け該スリットの前記ＩＣ搭載ランド
側に接続する円筒形状の端面電極を設ける。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は本発明の一実施例のプラスチックＬ
ＣＣパッケージの平面図、図２は図１の端面電極部の部
分拡大斜視図である。
ＣＣパッケージの平面図、図２は図１の端面電極部の部
分拡大斜視図である。
【００１２】図１及び図２に示すように、まず、プラス
チックＬＣＣパッケージ１の外周壁面に従来と同一形状
の半円筒形状の第１の端面電極３を設ける。
チックＬＣＣパッケージ１の外周壁面に従来と同一形状
の半円筒形状の第１の端面電極３を設ける。
【００１３】次に、この第１の端面電極３の間にスリッ
トを設け、ＩＣ搭載ランド５側にスリットに接続して円
筒形状の第２の端面電極２を設ける。第１の端面電極３
間のピッチは従来よりやや広めにとり、０．８ｍｍピッ
チとし、同様に、第２の端面電極２間ピッチも０．８ｍ
ｍピッチとする。第１，第２の端面電極の大きさは、そ
れぞれ半径が０．２５ｍｍで従来の端面電極と同じ大き
さである。
トを設け、ＩＣ搭載ランド５側にスリットに接続して円
筒形状の第２の端面電極２を設ける。第１の端面電極３
間のピッチは従来よりやや広めにとり、０．８ｍｍピッ
チとし、同様に、第２の端面電極２間ピッチも０．８ｍ
ｍピッチとする。第１，第２の端面電極の大きさは、そ
れぞれ半径が０．２５ｍｍで従来の端面電極と同じ大き
さである。
【００１４】次に、第１の端面電極３と第２の端面電極
２の内壁面に金めっきを施す。第１の端面電極３間のス
リットには、導体めっきをせず絶縁面を露出させ、第１
の端面電極３間のショートを防ぐための役目を持たせ
る。
２の内壁面に金めっきを施す。第１の端面電極３間のス
リットには、導体めっきをせず絶縁面を露出させ、第１
の端面電極３間のショートを防ぐための役目を持たせ
る。
【００１５】
【発明の効果】以上説明したように本発明は、第１の端
面電極間にスリットを設け、このスリットに接続する円
筒形状の第２の端面電極を配置することにより、限られ
た長さの外周に数多くの端面電極を設けることができ、
プラスチックＬＣＣパッケージを小型化できる効果があ
る。
面電極間にスリットを設け、このスリットに接続する円
筒形状の第２の端面電極を配置することにより、限られ
た長さの外周に数多くの端面電極を設けることができ、
プラスチックＬＣＣパッケージを小型化できる効果があ
る。
【００１６】たとえば、２４ピンＬＣＣパッケージの外
形寸法が従来のプラスチックＬＣＣパッケージが６×４
ｍｍ2 であったのが、本発明のプラスチックＬＣＣパッ
ケージでは、４×３ｍｍ2 となり１／２の占有面積とな
った。また、６４ピンＬＣＣパッケージの外形寸法は従
来のプラスチックＬＣＣパッケージが１４×１２ｍｍ2
であったのに対し、本発明のプラスチックＬＣＣパッケ
ージでは、９．５×８ｍｍ2 と格段に小さくなってい
る。
形寸法が従来のプラスチックＬＣＣパッケージが６×４
ｍｍ2 であったのが、本発明のプラスチックＬＣＣパッ
ケージでは、４×３ｍｍ2 となり１／２の占有面積とな
った。また、６４ピンＬＣＣパッケージの外形寸法は従
来のプラスチックＬＣＣパッケージが１４×１２ｍｍ2
であったのに対し、本発明のプラスチックＬＣＣパッケ
ージでは、９．５×８ｍｍ2 と格段に小さくなってい
る。
【００１７】本発明のプラスチックＬＣＣパッケージ
は、端子電極数が多ければ多いぼど顕著な効果が現われ
る。
は、端子電極数が多ければ多いぼど顕著な効果が現われ
る。
【図面の簡単な説明】
【図１】本発明の一実施例のプラスチックＬＣＣパッケ
ージの平面図である。
ージの平面図である。
【図２】図１の端面電極部の部分拡大斜視図である。
【図３】従来のプラスチックＬＣＣパッケージの一例の
平面図である。
平面図である。
【図４】図３の端面電極部の部分拡大斜視図である。
【図５】図３のＩＣ搭載ランドにペアチップＩＣを搭載
した斜視図である。
した斜視図である。
１，１１ プラスチックＬＣＣパッケージ ２ 第２の端面電極 ３ 第１の端面電極 ４ 配線パターン ５ ＩＣ搭載ランド ６ ボンディングパッド ７ 金ワイヤ ８ ペアチップＩＣ １３ 端面電極
Claims (2)
- 【請求項１】 表面の中央部の位置の凹部に形成された
ＩＣ搭載ランドと、該ＩＣ搭載ランドに搭載される半導
体集積回路装置の端子とボンディング接続するボンディ
ングパッドと、外周壁面に所定の間隔で形成された半円
筒状の端面電極と、該端面電極と前記ボンディングパッ
ドとを接続する配線パターンとを有するプラスチックリ
ードレスチップキャリアパッケージ構造の半導体集積回
路装置において、前記端面電極間にスリットを設け該ス
リットの前記ＩＣ搭載ランド側に接続する円筒形状の端
面電極を設けたことを特徴とする半導体集積回路装置。 - 【請求項２】 前記スリットの壁面が絶縁体であること
を特徴とする請求項１記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23425491A JPH0574974A (ja) | 1991-09-13 | 1991-09-13 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23425491A JPH0574974A (ja) | 1991-09-13 | 1991-09-13 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574974A true JPH0574974A (ja) | 1993-03-26 |
Family
ID=16968093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23425491A Pending JPH0574974A (ja) | 1991-09-13 | 1991-09-13 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574974A (ja) |
-
1991
- 1991-09-13 JP JP23425491A patent/JPH0574974A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2509027B2 (ja) | 半導体装置 | |
| KR970013236A (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| US5877549A (en) | UFBGA package equipped with interface assembly including a photosoluble layer | |
| JPH0574974A (ja) | 半導体集積回路装置 | |
| JPH02134890A (ja) | 回路素子実装基板 | |
| JP2507852B2 (ja) | 半導体装置 | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JP2000196004A (ja) | 半導体装置用リ―ドフレ―ム及びこれを用いた半導体装置 | |
| JP2819742B2 (ja) | 混成集積回路装置 | |
| JPH04216653A (ja) | 半導体集積回路用パッケージおよびその実装方法 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JPH06350025A (ja) | 半導体装置 | |
| JPH03104246A (ja) | 半導体装置 | |
| JPH0119395Y2 (ja) | ||
| KR19990025040U (ko) | 박형 반도체 패키지 | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JP2912813B2 (ja) | 電子部品 | |
| JPH03261079A (ja) | 混成集積回路 | |
| JPS63250850A (ja) | 半導体メモリモジユ−ル | |
| JPH0590728A (ja) | 混成集積回路基板 | |
| KR19990050132A (ko) | 칩 크기 패키지 | |
| JP2000150712A (ja) | 実装用配線基板および実装回路装置 | |
| JPS6135702B2 (ja) | ||
| JPH03211865A (ja) | 半導体のリード | |
| JPH0738007A (ja) | 半導体装置 |