JPH0590728A - 混成集積回路基板 - Google Patents
混成集積回路基板Info
- Publication number
- JPH0590728A JPH0590728A JP3249192A JP24919291A JPH0590728A JP H0590728 A JPH0590728 A JP H0590728A JP 3249192 A JP3249192 A JP 3249192A JP 24919291 A JP24919291 A JP 24919291A JP H0590728 A JPH0590728 A JP H0590728A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- circuit board
- substrate
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】小型化可能で、かつ高周波特性が優れ、更に接
続されるマザー基板１４等の他の基板の高密度化及び低
コスト化を実現することが可能な混成集積回路基板を得
る。 【構成】回路パターンが形成された基板本体１１と、前
記基板本体１１上に前記回路パターンと電気的に接続し
て実装された外部接続端子を兼ねるチップ形状の電気部
品１２とを具備する。
続されるマザー基板１４等の他の基板の高密度化及び低
コスト化を実現することが可能な混成集積回路基板を得
る。 【構成】回路パターンが形成された基板本体１１と、前
記基板本体１１上に前記回路パターンと電気的に接続し
て実装された外部接続端子を兼ねるチップ形状の電気部
品１２とを具備する。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路基板に関す
る。
る。
【０００２】
【従来の技術】従来の混成集積回路基板では、マザー基
板等の他の基板のスルホールに電気的に接続したり、同
基板に保持させたりするために複数本のリードフレーム
が取付けられている。かかる混成集積回路基板のリード
フレームの取付け形態としては、ＤＩＰ（デュアルイン
ラインパッケージ）、ＳＩＰ（シングルインラインパッ
ケージ）、ＺＩＰ（ジグザグインラインパッケージ）な
どが知られている。前記ＤＩＰ形態の混成集積回路基板
では、例えば図５に示すように回路パターンが形成され
た基板本体１上に抵抗体、ＩＣチップ等の電子部品２が
実装されると共に、該基板本体１の対向する側面に複数
本のリードフレーム３が平行に並んで取付けられてい
る。
板等の他の基板のスルホールに電気的に接続したり、同
基板に保持させたりするために複数本のリードフレーム
が取付けられている。かかる混成集積回路基板のリード
フレームの取付け形態としては、ＤＩＰ（デュアルイン
ラインパッケージ）、ＳＩＰ（シングルインラインパッ
ケージ）、ＺＩＰ（ジグザグインラインパッケージ）な
どが知られている。前記ＤＩＰ形態の混成集積回路基板
では、例えば図５に示すように回路パターンが形成され
た基板本体１上に抵抗体、ＩＣチップ等の電子部品２が
実装されると共に、該基板本体１の対向する側面に複数
本のリードフレーム３が平行に並んで取付けられてい
る。
【０００３】前記混成集積回路基板によれば、図６に示
すようにリードフレーム３をマザー基板４のスルホール
５に挿入して半田付け等を施すことによって、該マザー
基板４上に該混成集積回路基板を電気的に接続した状態
で固定できる。
すようにリードフレーム３をマザー基板４のスルホール
５に挿入して半田付け等を施すことによって、該マザー
基板４上に該混成集積回路基板を電気的に接続した状態
で固定できる。
【０００４】しかしながら、上述した従来の混成集積回
路基板では、リードフレームを取付けるために基板本体
の端部がデッドスペースとなって小型化が阻害されると
いう問題があった。また、高周波電流を流すとリードフ
レームが回路設計上、不要なインダクタンスとして働い
て、共振を発生するために高周波特性が低下するという
問題もあった。
路基板では、リードフレームを取付けるために基板本体
の端部がデッドスペースとなって小型化が阻害されると
いう問題があった。また、高周波電流を流すとリードフ
レームが回路設計上、不要なインダクタンスとして働い
て、共振を発生するために高周波特性が低下するという
問題もあった。
【０００５】更に、上述した従来の混成集積回路基板で
は、マザー基板等の他の基板との接続に際し、他の基板
にスルホールを形成する必要がある。このため、他の基
板の配線スペースが制限されて高密度化が阻害された
り、配線設計の自由度が低下するという問題があった。
また、スルホールを形成するため他の基板の加工コスト
が高くなるという問題もあった。
は、マザー基板等の他の基板との接続に際し、他の基板
にスルホールを形成する必要がある。このため、他の基
板の配線スペースが制限されて高密度化が阻害された
り、配線設計の自由度が低下するという問題があった。
また、スルホールを形成するため他の基板の加工コスト
が高くなるという問題もあった。
【０００６】
【発明が解決しようとする課題】本発明は、従来の問題
点を解決するためになされたもので、小型化可能で、か
つ高周波特性が優れ、更に接続される他の基板の高密度
化及び低コスト化を実現することが可能な混成集積回路
基板を提供しようとするものである。
点を解決するためになされたもので、小型化可能で、か
つ高周波特性が優れ、更に接続される他の基板の高密度
化及び低コスト化を実現することが可能な混成集積回路
基板を提供しようとするものである。
【０００７】
【課題を解決するための手段】本発明は、回路パターン
が形成された基板本体と、前記基板本体上に前記回路パ
ターンと電気的に接続して実装された外部接続端子を兼
ねるチップ形状の電気部品とを具備することを特徴とす
る混成集積回路基板である。
が形成された基板本体と、前記基板本体上に前記回路パ
ターンと電気的に接続して実装された外部接続端子を兼
ねるチップ形状の電気部品とを具備することを特徴とす
る混成集積回路基板である。
【０００８】前記電気部品は、例えば鉄、銅、真鍮等の
金属などの導電性を有するものから形成される。その形
状としては、多角柱状、円柱状、多角錐状、円錐状など
が挙げられる。前記電気部品は、外部接続端子としての
機能を有すると共に、その材質，形状を選択することに
より回路設計上に組込まれる抵抗体やインダクタンス等
として機能させてもよい。また、前記電気部品には、他
の基板との半田付け性や接着性を高める観点から、その
側面に半田付け面（又は接着面）に達するスリットを形
成することが望ましい。
金属などの導電性を有するものから形成される。その形
状としては、多角柱状、円柱状、多角錐状、円錐状など
が挙げられる。前記電気部品は、外部接続端子としての
機能を有すると共に、その材質，形状を選択することに
より回路設計上に組込まれる抵抗体やインダクタンス等
として機能させてもよい。また、前記電気部品には、他
の基板との半田付け性や接着性を高める観点から、その
側面に半田付け面（又は接着面）に達するスリットを形
成することが望ましい。
【０００９】前記電気部品を基板本体上に実装する方法
としては、基板本体上のランド等の導電部に電気部品を
リフロー半田付け等で半田付けするか、或いは導電性接
着剤を用いて接着する方法が挙げられる。
としては、基板本体上のランド等の導電部に電気部品を
リフロー半田付け等で半田付けするか、或いは導電性接
着剤を用いて接着する方法が挙げられる。
【００１０】
【作用】本発明によれば、前記基板本体上に前記回路パ
ターンと電気的に接続して実装された外部接続端子を兼
ねるチップ形状の電気部品を具備することによって、小
型化可能で、かつ高周波特性が優れ、更に接続される他
の基板の高密度化及び低コスト化を実現することが可能
な混成集積回路基板を得ることができる。
ターンと電気的に接続して実装された外部接続端子を兼
ねるチップ形状の電気部品を具備することによって、小
型化可能で、かつ高周波特性が優れ、更に接続される他
の基板の高密度化及び低コスト化を実現することが可能
な混成集積回路基板を得ることができる。
【００１１】即ち、前記混成集積回路基板の前記電気部
品を他の基板上のランド等の導電部に配置してリフロー
半田付け等の半田付け、或いは導電性接着剤を用いた接
着などを施すことによって、前記混成集積回路基板を他
の基板に電気的に接続した状態で固定できる。
品を他の基板上のランド等の導電部に配置してリフロー
半田付け等の半田付け、或いは導電性接着剤を用いた接
着などを施すことによって、前記混成集積回路基板を他
の基板に電気的に接続した状態で固定できる。
【００１２】従って、リードフレームを取付ける基板本
体の端部スペースが不要となるため小型化できると共
に、前記電気部品のリード長が短いため、回路設計上、
不要なインダクタンスとして作用するのを抑制できるた
め高周波特性を向上できる。更に、混成集積回路基板と
他の基板とを接続するに際して該他の基板にスルホール
を形成しないため、他の基板の配線スペースの割合を広
く取って高密度化したり、配線設計の自由度を高めるこ
とができる。また、他の基板にスルホールを形成する加
工コストを削減できる。
体の端部スペースが不要となるため小型化できると共
に、前記電気部品のリード長が短いため、回路設計上、
不要なインダクタンスとして作用するのを抑制できるた
め高周波特性を向上できる。更に、混成集積回路基板と
他の基板とを接続するに際して該他の基板にスルホール
を形成しないため、他の基板の配線スペースの割合を広
く取って高密度化したり、配線設計の自由度を高めるこ
とができる。また、他の基板にスルホールを形成する加
工コストを削減できる。
【００１３】
【実施例】以下、本発明を図面を参照して詳細に説明す
る。 実施例１
る。 実施例１
【００１４】図１は、実施例１の混成集積回路基板を示
す斜視図である。即ち、図中の１１は、回路パターンが
形成された基板本体である。前記基板本体１１上には、
外部接続端子を兼ねる電気部品である四角柱状のチップ
リード１２が抵抗体、ＩＣチップ等の電子部品１３と共
に複数個実装されている。前記チップリード１２は、前
記電子部品１３よりも高くなっている。
す斜視図である。即ち、図中の１１は、回路パターンが
形成された基板本体である。前記基板本体１１上には、
外部接続端子を兼ねる電気部品である四角柱状のチップ
リード１２が抵抗体、ＩＣチップ等の電子部品１３と共
に複数個実装されている。前記チップリード１２は、前
記電子部品１３よりも高くなっている。
【００１５】このような構成の混成集積回路基板によれ
ば、図２に示すようにマザー基板１４上のランド１５に
前記チップリード１２をそれぞれ重ね合わせて半田付け
等を施して接続することによって、該マザー基板１４に
該混成集積回路基板を実装できる。
ば、図２に示すようにマザー基板１４上のランド１５に
前記チップリード１２をそれぞれ重ね合わせて半田付け
等を施して接続することによって、該マザー基板１４に
該混成集積回路基板を実装できる。
【００１６】従って、リードフレームを取付ける基板本
体１１端部のスペースが不要となるため混成集積回路基
板自体を小型化できると共に、チップリード１２のリー
ド長が短いため、回路設計上、不要なインダクタンスと
して作用するのを抑制できるため高周波特性を向上でき
る。
体１１端部のスペースが不要となるため混成集積回路基
板自体を小型化できると共に、チップリード１２のリー
ド長が短いため、回路設計上、不要なインダクタンスと
して作用するのを抑制できるため高周波特性を向上でき
る。
【００１７】また、前記マザー基板１４にスルホールを
形成しないため、マザー基板１４の配線スペースの割合
を広く取って高密度化したり、配線設計の自由度を高め
ることができると共に、スルホールを形成する加工コス
トを削減できる。更に、チップリード１２による両基板
間の接続箇所を適宜設定できるため配線設計の自由度を
より高めることができる。なお、マザー基板１４の両面
に混成集積回路基板をそれぞれ実装したり、複数の混成
集積回路基板同士を積層することも可能である。 実施例２
形成しないため、マザー基板１４の配線スペースの割合
を広く取って高密度化したり、配線設計の自由度を高め
ることができると共に、スルホールを形成する加工コス
トを削減できる。更に、チップリード１２による両基板
間の接続箇所を適宜設定できるため配線設計の自由度を
より高めることができる。なお、マザー基板１４の両面
に混成集積回路基板をそれぞれ実装したり、複数の混成
集積回路基板同士を積層することも可能である。 実施例２
【００１８】図３は、実施例２の混成集積回路基板を示
す斜視図である。即ち、図中の２１は、回路パターンが
形成された基板本体である。前記基板本体２１の一方の
面には、抵抗体、ＩＣチップ等の電子部品２２が複数個
実装されている。前記基板本体２１の他方の面には、外
部接続端子を兼ねる電気部品である四角柱状のチップリ
ード２３がＤＩＰ形態（両端部に平行に並んで配置され
た形態）で複数個実装されている。
す斜視図である。即ち、図中の２１は、回路パターンが
形成された基板本体である。前記基板本体２１の一方の
面には、抵抗体、ＩＣチップ等の電子部品２２が複数個
実装されている。前記基板本体２１の他方の面には、外
部接続端子を兼ねる電気部品である四角柱状のチップリ
ード２３がＤＩＰ形態（両端部に平行に並んで配置され
た形態）で複数個実装されている。
【００１９】このような構成の混成集積回路基板によれ
ば、図４に示すようにマザー基板２４上のランド２５に
前記チップリード２３の外部接続端子側をそれぞれ重ね
合わせて半田付け等を施して接続することによって、該
マザー基板２４に該混成集積回路基板を実装できる。
ば、図４に示すようにマザー基板２４上のランド２５に
前記チップリード２３の外部接続端子側をそれぞれ重ね
合わせて半田付け等を施して接続することによって、該
マザー基板２４に該混成集積回路基板を実装できる。
【００２０】従って、リードフレームを取付ける基板本
体２１端部のスペースが不要となるため混成集積回路基
板自体を小型化できると共に、チップリード２３のリー
ド長が短いため、回路設計上、不要なインダクタンスと
して作用するのを抑制できるため高周波特性を向上でき
る。
体２１端部のスペースが不要となるため混成集積回路基
板自体を小型化できると共に、チップリード２３のリー
ド長が短いため、回路設計上、不要なインダクタンスと
して作用するのを抑制できるため高周波特性を向上でき
る。
【００２１】また、前記マザー基板２４にスルホールを
形成しないため、マザー基板２４の配線スペースの割合
を広く取って高密度化したり、配線設計の自由度を高め
ることができると共に、スルホールを形成する加工コス
トを削減できる。なお、上記混成集積回路基板ではチッ
プリード２３を基板本体２１にＤＩＰ形態で取付けた
が、ＳＩＰやＺＩＰなどの他の形態で取付けることも可
能である。
形成しないため、マザー基板２４の配線スペースの割合
を広く取って高密度化したり、配線設計の自由度を高め
ることができると共に、スルホールを形成する加工コス
トを削減できる。なお、上記混成集積回路基板ではチッ
プリード２３を基板本体２１にＤＩＰ形態で取付けた
が、ＳＩＰやＺＩＰなどの他の形態で取付けることも可
能である。
【００２２】
【発明の効果】以上詳述した如く、本発明によれば小型
化可能で、かつ高周波特性が優れ、更に接続される他の
基板の高密度化及び低コスト化を実現することが可能な
混成集積回路基板を提供することができる。
化可能で、かつ高周波特性が優れ、更に接続される他の
基板の高密度化及び低コスト化を実現することが可能な
混成集積回路基板を提供することができる。
【図１】実施例１の混成集積回路基板を示す斜視図
【図２】実施例１の混成集積回路基板とマザー基板との
接続状態を示す斜視図
接続状態を示す斜視図
【図３】実施例２の混成集積回路基板を示す斜視図
【図４】実施例２の混成集積回路基板とマザー基板との
接続状態を示す斜視図
接続状態を示す斜視図
【図５】従来の混成集積回路基板を示す斜視図
【図６】従来の混成集積回路基板とマザー基板との接続
状態を示す斜視図
状態を示す斜視図
１１，２１…基板本体、１２，２３…外部接続端子を兼
ねるチップ形状の電気部品（チップリード）、１４，２
４…マザー基板。
ねるチップ形状の電気部品（チップリード）、１４，２
４…マザー基板。
Claims (1)
- 【請求項１】 回路パターンが形成された基板本体と、
前記基板本体上に前記回路パターンと電気的に接続して
実装された外部接続端子を兼ねるチップ形状の電気部品
とを具備することを特徴とする混成集積回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3249192A JPH0590728A (ja) | 1991-09-27 | 1991-09-27 | 混成集積回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3249192A JPH0590728A (ja) | 1991-09-27 | 1991-09-27 | 混成集積回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590728A true JPH0590728A (ja) | 1993-04-09 |
Family
ID=17189272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3249192A Pending JPH0590728A (ja) | 1991-09-27 | 1991-09-27 | 混成集積回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590728A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0996323A3 (en) * | 1998-10-07 | 2000-05-03 | TDK Corporation | Surface mounting part |
| WO2023243157A1 (ja) * | 2022-06-16 | 2023-12-21 | 日本メクトロン株式会社 | 接合プリント配線板および接合プリント配線板の製造方法 |
-
1991
- 1991-09-27 JP JP3249192A patent/JPH0590728A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0996323A3 (en) * | 1998-10-07 | 2000-05-03 | TDK Corporation | Surface mounting part |
| US6373714B1 (en) | 1998-10-07 | 2002-04-16 | Tdk Corporation | Surface mounting part |
| WO2023243157A1 (ja) * | 2022-06-16 | 2023-12-21 | 日本メクトロン株式会社 | 接合プリント配線板および接合プリント配線板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343075A (en) | Composite stacked semiconductor device with contact plates | |
| US6486535B2 (en) | Electronic package with surface-mountable device built therein | |
| US20010054754A1 (en) | Surface-mounting type electronic circuit unit suitable for miniaturization and easy to manufacture | |
| EP0767495A2 (en) | Surface-mounting type semiconductor device | |
| JPH02239651A (ja) | 半導体装置およびその実装方法 | |
| JPH0590728A (ja) | 混成集積回路基板 | |
| EP1104225B1 (en) | Surface mounting component and mounted structure of surface mounting component | |
| JP2001156416A (ja) | フレキシブル配線基板の接続構造 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPH03187253A (ja) | 半導体装置 | |
| US12401142B2 (en) | Circuit module | |
| JPH09307202A (ja) | 混成集積回路 | |
| JPH0817960A (ja) | Ｑｆｐ構造半導体装置 | |
| JPH0742162U (ja) | ハイブリッドｉｃの構造 | |
| JPS6022348A (ja) | 半導体装置 | |
| EP1187319A2 (en) | Lead frame set and saw filter using the same | |
| JP2858252B2 (ja) | 表面実装用電子部品の電極構造 | |
| JP2925376B2 (ja) | 回路基板 | |
| JPH0528917B2 (ja) | ||
| JPH0443437B2 (ja) | ||
| JPH084696Y2 (ja) | 混成集積回路 | |
| JPH04243187A (ja) | プリント基板 | |
| JPS60143618A (ja) | 電子部品 | |
| JPH06176927A (ja) | チップ状電子部品 | |
| JPH0685140A (ja) | 半導体装置 |