JPH0243232B2 - - Google Patents
Info
- Publication number
- JPH0243232B2 JPH0243232B2 JP56196137A JP19613781A JPH0243232B2 JP H0243232 B2 JPH0243232 B2 JP H0243232B2 JP 56196137 A JP56196137 A JP 56196137A JP 19613781 A JP19613781 A JP 19613781A JP H0243232 B2 JPH0243232 B2 JP H0243232B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- output
- current
- impedance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 239000002131 composite material Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】
本発明は、接地電位等の基準レベルに対し正側
と負側に振れる電圧のパルスを入力信号として印
加し、増幅器により出力される電流波形が基準レ
ベルに対し対称な電流波形となる出力を得る電
圧・電流変換回路に関する。
と負側に振れる電圧のパルスを入力信号として印
加し、増幅器により出力される電流波形が基準レ
ベルに対し対称な電流波形となる出力を得る電
圧・電流変換回路に関する。
第１図を用いて従来例について説明する。演算
増幅器（以下、オペアンプという）７の非反転入
力端子＋はバイアス抵抗５を介して接地電位１０
０に接続されている。このオペアンプの反転入力
端子−と信号入力端子１２の間にインピーダンス
素子４を接続し、オペアンプ７の反転入力端子−
とインピーダンス素子４との接続点にさらに帰還
用インピーダンス素子６を接続する。帰還用イン
ピーダンス素子６の他端はトランジスタ１，２の
エミツタとトランジスタ３のコレクタとを共通接
続し接続点に接続し、さらにインピーダンス素子
８を接続する。インピーダンス素子８の他端は接
地電位１００に接続する。トランジスタ２のコレ
クタは出力端子１０に接続し、ベースはオペアン
プの出力端子とトランジスタ１，２のベースに接
続する。トランジスタ１は横型PNPトランジス
タのマルチコレクタ構造とし、第１のコレクタは
オペアンプの出力端とトランジスタ１，２のベー
スとの接続点に接続する。第２のコレクタはトラ
ンジスタ３のベースに接続する。エミツタは出力
端子１１に接続し、強入力時、出力端子１０，１
１における出力電流は下式で表わされる。
増幅器（以下、オペアンプという）７の非反転入
力端子＋はバイアス抵抗５を介して接地電位１０
０に接続されている。このオペアンプの反転入力
端子−と信号入力端子１２の間にインピーダンス
素子４を接続し、オペアンプ７の反転入力端子−
とインピーダンス素子４との接続点にさらに帰還
用インピーダンス素子６を接続する。帰還用イン
ピーダンス素子６の他端はトランジスタ１，２の
エミツタとトランジスタ３のコレクタとを共通接
続し接続点に接続し、さらにインピーダンス素子
８を接続する。インピーダンス素子８の他端は接
地電位１００に接続する。トランジスタ２のコレ
クタは出力端子１０に接続し、ベースはオペアン
プの出力端子とトランジスタ１，２のベースに接
続する。トランジスタ１は横型PNPトランジス
タのマルチコレクタ構造とし、第１のコレクタは
オペアンプの出力端とトランジスタ１，２のベー
スとの接続点に接続する。第２のコレクタはトラ
ンジスタ３のベースに接続する。エミツタは出力
端子１１に接続し、強入力時、出力端子１０，１
１における出力電流は下式で表わされる。
I10＝（V0−VBE2）／R8 ………(1)
I11＝（V0＋VBE1）／R8 ………(2)
ここでI10：出力端子から流出される電流値、
I11：出力端子から流入される電流値、V0：オペ
アンプ７における出力のダイナミツクレンジの電
圧値、 VBE2：トランジスタ２のベースエミツタ間の電
圧、VBE1：トランジスタ１のベース・エミツタ間
の電圧、RO：インピーダンス素子８の値である。
I11：出力端子から流入される電流値、V0：オペ
アンプ７における出力のダイナミツクレンジの電
圧値、 VBE2：トランジスタ２のベースエミツタ間の電
圧、VBE1：トランジスタ１のベース・エミツタ間
の電圧、RO：インピーダンス素子８の値である。
上記の出力電流の値が等しくなるように補正し
た電圧・電流変換回路において、トランジスタ２
のfTに対し、トランジスタ１とトランジスタ３か
ら構成される複合トランジスタのfTはトランジス
タ１が横型PNPトランジスタであるため、ほぼ
このトランジスタ１で高域特性が決定される。ま
たトランジスタ１のfTは、第３図のように電流依
存性があるため、微少入力信号に対しトランジス
タ１とトランジスタ３から構成される複合トラン
ジスタのfTも下がり、この複合トランジスタの動
作時にオペアンプ７を含む全体の系が不安定にな
るという不都合を生ずる。
た電圧・電流変換回路において、トランジスタ２
のfTに対し、トランジスタ１とトランジスタ３か
ら構成される複合トランジスタのfTはトランジス
タ１が横型PNPトランジスタであるため、ほぼ
このトランジスタ１で高域特性が決定される。ま
たトランジスタ１のfTは、第３図のように電流依
存性があるため、微少入力信号に対しトランジス
タ１とトランジスタ３から構成される複合トラン
ジスタのfTも下がり、この複合トランジスタの動
作時にオペアンプ７を含む全体の系が不安定にな
るという不都合を生ずる。
本発明は上記の欠点を改善し、微少入力信号に
対しても安定に動作する電圧・電流変換回路を提
供することにある。
対しても安定に動作する電圧・電流変換回路を提
供することにある。
本発明の特徴は、上述したような、オペアンプ
の出力と一端が基準電位点に接続されたインピー
ダンス素子の他端との間に夫々のベース・エミツ
タ路が並列に接続された互いに異なる導電型の第
１および第２のトランジスタと、第２のトランジ
スタのコレクタにベースがインピーダンス素子の
他端にコレクタがそれぞれ接続され第１のトラン
ジスタと同一導電型を有する第３のトランジスタ
とを含み、第１のトランジスタのコレクタおよび
第３のトランジスタのエミツタから夫々出力を得
るようにした出力段構成を備えた電圧・電流変換
回路に対し、第２のトランジスタのコレクタと第
３のトランジスタのベースとの接続点に定電流回
路を接続したことにある。
の出力と一端が基準電位点に接続されたインピー
ダンス素子の他端との間に夫々のベース・エミツ
タ路が並列に接続された互いに異なる導電型の第
１および第２のトランジスタと、第２のトランジ
スタのコレクタにベースがインピーダンス素子の
他端にコレクタがそれぞれ接続され第１のトラン
ジスタと同一導電型を有する第３のトランジスタ
とを含み、第１のトランジスタのコレクタおよび
第３のトランジスタのエミツタから夫々出力を得
るようにした出力段構成を備えた電圧・電流変換
回路に対し、第２のトランジスタのコレクタと第
３のトランジスタのベースとの接続点に定電流回
路を接続したことにある。
次に図面を参照して、本発明をより詳細に説明
する。
する。
第２図は本発明の一実施例を示したもので、第
１図の従来例と等しい部分に付いては同一の符号
を付している。第２図に於いて、トランジスタ３
のベースに定電流回路９を第２の電圧供給部１０
２との間に接続する。すなわち微少入力信号時に
おいてもトランジスタ１は定電流回路９より引き
込まれる電流値以下にならないため、fTもある値
以下にならず、トランジスタ１とトランジスタ３
からなる複合トランジスタの動作時にオペアンプ
７を含む全体の系の安定化が計れる。特に本発明
では定電流源９の電流値はマルチコレクタ・トラ
ンジスタの電流増幅率のピークが100μにあるの
でそれよりも少ない5μA〜50μAの間の値を選ぶ
ことが望ましい。
１図の従来例と等しい部分に付いては同一の符号
を付している。第２図に於いて、トランジスタ３
のベースに定電流回路９を第２の電圧供給部１０
２との間に接続する。すなわち微少入力信号時に
おいてもトランジスタ１は定電流回路９より引き
込まれる電流値以下にならないため、fTもある値
以下にならず、トランジスタ１とトランジスタ３
からなる複合トランジスタの動作時にオペアンプ
７を含む全体の系の安定化が計れる。特に本発明
では定電流源９の電流値はマルチコレクタ・トラ
ンジスタの電流増幅率のピークが100μにあるの
でそれよりも少ない5μA〜50μAの間の値を選ぶ
ことが望ましい。
第４図は本発明の他の実施例を示したもので、
第１，２図と同一部分は同一の符号で示してあ
る。インピーダンス素子４と６として抵抗１８，
２１、コンデンサー１９，２０の直・並例接続で
フイルタを構成しており、インピーダンス素子５
はバイアス用に挿入したものである。抵抗２４，
２５，２６、コンデンサ２７は位相補償用であ
る。出力端子１０に接続したトランジスタ１３，
１５，１４、抵抗１１，１２′からなるカレント
ミラー回路は、出力端子１０に流れる電流の向き
を変え、出力端子１７に供給する回路である。出
力端子１２から入力される電圧の向きにより変換
された電流が出力端子１１，１７のいずれかに出
力される電圧・電流変換回路を構成している。
第１，２図と同一部分は同一の符号で示してあ
る。インピーダンス素子４と６として抵抗１８，
２１、コンデンサー１９，２０の直・並例接続で
フイルタを構成しており、インピーダンス素子５
はバイアス用に挿入したものである。抵抗２４，
２５，２６、コンデンサ２７は位相補償用であ
る。出力端子１０に接続したトランジスタ１３，
１５，１４、抵抗１１，１２′からなるカレント
ミラー回路は、出力端子１０に流れる電流の向き
を変え、出力端子１７に供給する回路である。出
力端子１２から入力される電圧の向きにより変換
された電流が出力端子１１，１７のいずれかに出
力される電圧・電流変換回路を構成している。
この電圧・電流変換回路は次のように動作す
る。弱入力時、出力端子１０，１１に表われる電
流I10，I11は次式で表わされる。
る。弱入力時、出力端子１０，１１に表われる電
流I10，I11は次式で表わされる。
I11＝Z6／Z4・VIN÷R8＝I10 ………(3)
但し
Z4：インピーダンス素子４を構成するインピーダ
ンス Z6：インピーダンス素子６を構成するインピーダ
ンス 強入力時のI10，I11は次式で表わされる。
ンス Z6：インピーダンス素子６を構成するインピーダ
ンス 強入力時のI10，I11は次式で表わされる。
I10＝（V0×R25／R25＋R24−VBE2）／R8 ………(4)
I11＝（V0×R25／R25＋R24＋VBE1）／R8 ………(5)
但し
V0：オペアンプ７に於る出力のダイナミツク動
作時の電圧 従つて、出力端子１０，１１の電流値は、オペ
アンプ出力のダイナミツク動作時の電圧が上下増
幅時等しい場合、電圧電流変換を行うトランジス
タ１，２の１個のVBEのみに依存する電圧を抵抗
R8の値で除したもので決定される。又、オペア
ンプ出力とトランジスタ１，２の間に減衰器を挿
入してもその関係は同様である。又、インピーダ
ンス素子４，６に周波数特性を持たせる事も可能
な為、入力信号に重量される。ノイズ、リツプル
分を除去出来るシステムを発展させる事が可能で
ある。
作時の電圧 従つて、出力端子１０，１１の電流値は、オペ
アンプ出力のダイナミツク動作時の電圧が上下増
幅時等しい場合、電圧電流変換を行うトランジス
タ１，２の１個のVBEのみに依存する電圧を抵抗
R8の値で除したもので決定される。又、オペア
ンプ出力とトランジスタ１，２の間に減衰器を挿
入してもその関係は同様である。又、インピーダ
ンス素子４，６に周波数特性を持たせる事も可能
な為、入力信号に重量される。ノイズ、リツプル
分を除去出来るシステムを発展させる事が可能で
ある。
第１図は従来例を示す回路図である。第２図は
本発明の一実施例を示す回路図である。第３図は
横型PNPにおけるfTの電流依存を示すグラフであ
る。第４図は本発明の他の実施例を示す回路図で
ある。 １，２，３，１３，１４，１５……トランジス
タ、７……オペアンプ、４，５，６，８……イン
ピーダンス素子、９……定電流源、１１，１２′，
２１，２２，２３，２４，２５，２６……抵抗、
１９，２０，２７……コンデンサ、１００……グ
ランド、１０１……正の電圧源、１０２……負の
電圧源、１２……入力端子、１０，１１，１７…
…出力端子。
本発明の一実施例を示す回路図である。第３図は
横型PNPにおけるfTの電流依存を示すグラフであ
る。第４図は本発明の他の実施例を示す回路図で
ある。 １，２，３，１３，１４，１５……トランジス
タ、７……オペアンプ、４，５，６，８……イン
ピーダンス素子、９……定電流源、１１，１２′，
２１，２２，２３，２４，２５，２６……抵抗、
１９，２０，２７……コンデンサ、１００……グ
ランド、１０１……正の電圧源、１０２……負の
電圧源、１２……入力端子、１０，１１，１７…
…出力端子。
Claims (1)
- １ 反転入力端子に入力信号が印加される増幅器
と、前記増幅器の出力を夫々のベースを受ける第
１導電型の第１トランジスタおよび第２導電型の
第２トランジスタと、前記第２トランジスタのコ
レクタにベースが接続された前記第１導電型の第
３トランジスタと、前記第１および第２トランジ
スタのエミツタと前記第３トランジスタのコレク
タとを共通に結合しその共通結合点に得られる信
号を前記増幅器に負帰還する手段と、前記共通結
合点と基準電位点との間に接続されたインピーダ
ンス素子と、前記第２トランジスタのコレクタと
前記第３トランジスタのベースとの接続部に定電
流を与える手段とを有し、前記第１トランジスタ
のコレクタおよび前記第３トランジスタのエミツ
タの両方から出力を得ることを特徴とする電圧・
電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196137A JPS5897797A (ja) | 1981-12-04 | 1981-12-04 | 電圧・電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196137A JPS5897797A (ja) | 1981-12-04 | 1981-12-04 | 電圧・電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5897797A JPS5897797A (ja) | 1983-06-10 |
| JPH0243232B2 true JPH0243232B2 (ja) | 1990-09-27 |
Family
ID=16352843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56196137A Granted JPS5897797A (ja) | 1981-12-04 | 1981-12-04 | 電圧・電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897797A (ja) |
-
1981
- 1981-12-04 JP JP56196137A patent/JPS5897797A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5897797A (ja) | 1983-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4445054A (en) | Full-wave rectifying circuit | |
| JPH0544845B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0232585B2 (ja) | ||
| JPH0243232B2 (ja) | ||
| JPH0310243B2 (ja) | ||
| JPS6336745Y2 (ja) | ||
| JPH0225286B2 (ja) | ||
| JP2695787B2 (ja) | 電圧−電流変換回路 | |
| JPS6121857Y2 (ja) | ||
| JPH0449701Y2 (ja) | ||
| JPS641785Y2 (ja) | ||
| JP2926591B2 (ja) | 差動トランジスタ回路 | |
| JP2725290B2 (ja) | 電力増幅回路 | |
| JPS6336747Y2 (ja) | ||
| JPH0124443B2 (ja) | ||
| JPS6115619Y2 (ja) | ||
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPH06152274A (ja) | 増幅回路 | |
| SU489199A1 (ru) | Транзисторный усилитель мощности | |
| JP2693861B2 (ja) | 増幅回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| JPS5928285B2 (ja) | 位相反転回路 | |
| JP2848330B2 (ja) | カレントミラー回路 |