JPH0575385A - 電圧制御型可変移相回路 - Google Patents
電圧制御型可変移相回路Info
- Publication number
- JPH0575385A JPH0575385A JP26517191A JP26517191A JPH0575385A JP H0575385 A JPH0575385 A JP H0575385A JP 26517191 A JP26517191 A JP 26517191A JP 26517191 A JP26517191 A JP 26517191A JP H0575385 A JPH0575385 A JP H0575385A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- output
- transistors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】ダイナミックレンジを広くし、温度補償を容易
とする。 【構成】トランジスタＱ１に入力電圧ｅｉが供給され、
入力電圧−ｅｉが 1/2とされて、トランジスタＱ２に供
給される。トランジスタＱ１、Ｑ２の出力電流ｉ１、ｉ
２が二重平衡接続の利得制御回路Ｑ３〜Ｑ６に供給され
る。制御電圧Ｖｃに応じて振幅が制御された出力電圧ｅ
３が利得制御回路から発生し、これがトランジスタＱ１
のベースに入力電圧ｅｉと加算されて加えられる。トラ
ンジスタＱ１、Ｑ２のエミッタが抵抗Ｒ７、コンデンサ
Ｃで結合され、両者の接続点が出力用トランジスタＱ８
を介して出力端子３として導出される。
とする。 【構成】トランジスタＱ１に入力電圧ｅｉが供給され、
入力電圧−ｅｉが 1/2とされて、トランジスタＱ２に供
給される。トランジスタＱ１、Ｑ２の出力電流ｉ１、ｉ
２が二重平衡接続の利得制御回路Ｑ３〜Ｑ６に供給され
る。制御電圧Ｖｃに応じて振幅が制御された出力電圧ｅ
３が利得制御回路から発生し、これがトランジスタＱ１
のベースに入力電圧ｅｉと加算されて加えられる。トラ
ンジスタＱ１、Ｑ２のエミッタが抵抗Ｒ７、コンデンサ
Ｃで結合され、両者の接続点が出力用トランジスタＱ８
を介して出力端子３として導出される。
Description
【０００１】
【産業上の利用分野】この発明は、電圧制御型可変移相
回路の改良に関する。特に、ダイナミックレンジを広く
しても、歪みが発生せず、温度特性の補償が容易とする
改良に関する。
回路の改良に関する。特に、ダイナミックレンジを広く
しても、歪みが発生せず、温度特性の補償が容易とする
改良に関する。
【０００２】
【従来の技術】従来からトランジスタのコレクタおよび
エミッタのそれぞれからの逆相の信号を抵抗およびコン
デンサを介して結合する移相回路が知られている。この
抵抗を制御電圧によって可変することによって、電圧制
御型可変移相回路を構成できる。従来の電圧制御型可変
移相回路について、図５を参照して説明する。図５にお
いて、Ｑ11は、正相入力電圧ｅｉがベースに印加される
ＮＰＮトランジスタであり、Ｑ12は逆相入力電圧−ｅｉ
がベースに印加されるＮＰＮトランジスタであり、それ
らのコレクタは、共に正電源＋Ｖccに接続され、それら
のエミッタはそれぞれ抵抗を介して負電源−Ｖccに接続
されている。トランジスタＱ11のエミッタが電界効果ト
ランジスタＱ13のソースに接続され、この電界効果トラ
ンジスタＱ13のドレインがコンデンサＣを介してトラン
ジスタＱ12のエミッタと接続されている。そして電界効
果トランジスタＱ13のドレインとコンデンサＣの接続点
が出力バッファ用ＮＰＮトランジスタＱ14のベースに接
続される。このトランジスタＱ14は、エミッタホロワ形
に形式のバッファである。
エミッタのそれぞれからの逆相の信号を抵抗およびコン
デンサを介して結合する移相回路が知られている。この
抵抗を制御電圧によって可変することによって、電圧制
御型可変移相回路を構成できる。従来の電圧制御型可変
移相回路について、図５を参照して説明する。図５にお
いて、Ｑ11は、正相入力電圧ｅｉがベースに印加される
ＮＰＮトランジスタであり、Ｑ12は逆相入力電圧−ｅｉ
がベースに印加されるＮＰＮトランジスタであり、それ
らのコレクタは、共に正電源＋Ｖccに接続され、それら
のエミッタはそれぞれ抵抗を介して負電源−Ｖccに接続
されている。トランジスタＱ11のエミッタが電界効果ト
ランジスタＱ13のソースに接続され、この電界効果トラ
ンジスタＱ13のドレインがコンデンサＣを介してトラン
ジスタＱ12のエミッタと接続されている。そして電界効
果トランジスタＱ13のドレインとコンデンサＣの接続点
が出力バッファ用ＮＰＮトランジスタＱ14のベースに接
続される。このトランジスタＱ14は、エミッタホロワ形
に形式のバッファである。
【０００３】電界効果トランジスタＱ13は、図６に示す
ように、ゲート電圧ＶGSに応じてそのソース・ドレイン
抵抗が変化する可変抵抗素子として機能し、そのゲート
には、移相量を制御するための制御電圧Ｖｃが供給され
る。電界効果トランジスタＱ13のソース・ドレイン抵抗
をＲで表すと、図５に示す回路の出力電圧ｅｏおよびそ
の伝達関数Ｈ（Ｓ）が下記の数式でそれぞれ表される。
また、抵抗Ｒを変えた時のその位相の周波数特性の変化
を図７に示し、抵抗Ｒを変えた時のその群遅延の周波数
特性を図８に示す。
ように、ゲート電圧ＶGSに応じてそのソース・ドレイン
抵抗が変化する可変抵抗素子として機能し、そのゲート
には、移相量を制御するための制御電圧Ｖｃが供給され
る。電界効果トランジスタＱ13のソース・ドレイン抵抗
をＲで表すと、図５に示す回路の出力電圧ｅｏおよびそ
の伝達関数Ｈ（Ｓ）が下記の数式でそれぞれ表される。
また、抵抗Ｒを変えた時のその位相の周波数特性の変化
を図７に示し、抵抗Ｒを変えた時のその群遅延の周波数
特性を図８に示す。
【０００４】
【数１】
【０００５】
【発明が解決しようとする課題】従来の電圧制御型可変
移相回路においては、電界効果トランジスタＱ13のソー
スには入力信号電圧ｅｉが印加されるので、電界効果ト
ランジスタＱ13のゲート・ソース電圧ＶGSが制御電圧Ｖ
ｃのみならず、入力信号電圧ｅｉにより変調され、出力
信号中に歪みが生じるおそれがあった。従って、かかる
歪みを防止するために、入力信号電圧ｅｉの振幅が制限
され、すなわち、ダイナミックレンジが狭いものに制約
される問題があった。
移相回路においては、電界効果トランジスタＱ13のソー
スには入力信号電圧ｅｉが印加されるので、電界効果ト
ランジスタＱ13のゲート・ソース電圧ＶGSが制御電圧Ｖ
ｃのみならず、入力信号電圧ｅｉにより変調され、出力
信号中に歪みが生じるおそれがあった。従って、かかる
歪みを防止するために、入力信号電圧ｅｉの振幅が制限
され、すなわち、ダイナミックレンジが狭いものに制約
される問題があった。
【０００６】また、可変抵抗素子として使用される電界
効果トランジスタの温度特性を補正することが難しく、
温度変動により特性が変化する問題があった。
効果トランジスタの温度特性を補正することが難しく、
温度変動により特性が変化する問題があった。
【０００７】従って、この発明の目的は、従来の可変移
相回路の欠点を除去し、ダイナミックレンジが広く、ま
た、温度特性の補正が容易な電圧制御型可変移相回路を
提供することにある。
相回路の欠点を除去し、ダイナミックレンジが広く、ま
た、温度特性の補正が容易な電圧制御型可変移相回路を
提供することにある。
【０００８】
【課題を解決するための手段】この発明は、各エミッタ
が第１および第２の定電流源（Ｉ１、Ｉ２）にそれぞれ
接続されるとともに、移相用の第１のインピーダンス素
子（Ｒ７）および第２のインピーダンス素子（Ｃ）を介
して出力バッファ用の第３のトランジスタ（Ｑ８）に接
続された第１のトランジスタおよび第２のトランジスタ
（Ｑ１、Ｑ２）と、第１のトランジスタおよび第２のト
ランジスタ（Ｑ１、Ｑ２）のコレクタと接続され、第１
のトランジスタおよび第２のトランジスタ（Ｑ１、Ｑ
２）のコレクタ電流を平衡入力電流源とし、制御電圧
（Ｖｃ）に基いて利得が制御される利得制御回路（Ｑ
３、Ｑ４、Ｑ５、Ｑ６）とを有し、第１のトランジスタ
（Ｑ１）のベースに正相入力電圧と利得制御回路の出力
との加算信号の 1/2を加え、第２のトランジスタ（Ｑ
２）のベースに逆相入力電圧の 1/2を加えることを特徴
とする電圧制御型可変移相回路である。
が第１および第２の定電流源（Ｉ１、Ｉ２）にそれぞれ
接続されるとともに、移相用の第１のインピーダンス素
子（Ｒ７）および第２のインピーダンス素子（Ｃ）を介
して出力バッファ用の第３のトランジスタ（Ｑ８）に接
続された第１のトランジスタおよび第２のトランジスタ
（Ｑ１、Ｑ２）と、第１のトランジスタおよび第２のト
ランジスタ（Ｑ１、Ｑ２）のコレクタと接続され、第１
のトランジスタおよび第２のトランジスタ（Ｑ１、Ｑ
２）のコレクタ電流を平衡入力電流源とし、制御電圧
（Ｖｃ）に基いて利得が制御される利得制御回路（Ｑ
３、Ｑ４、Ｑ５、Ｑ６）とを有し、第１のトランジスタ
（Ｑ１）のベースに正相入力電圧と利得制御回路の出力
との加算信号の 1/2を加え、第２のトランジスタ（Ｑ
２）のベースに逆相入力電圧の 1/2を加えることを特徴
とする電圧制御型可変移相回路である。
【０００９】
【作用】この発明に係る電圧制御型可変移相回路の伝達
関数Ｈ（Ｓ）には、入力信号の影響を受ける要素が含ま
れていないので、入力信号による変調が発生せず、その
結果、ダイナミックレンジを広げることができる。ま
た、電界効果トランジスタを使用していないので、温度
補償が簡単である。
関数Ｈ（Ｓ）には、入力信号の影響を受ける要素が含ま
れていないので、入力信号による変調が発生せず、その
結果、ダイナミックレンジを広げることができる。ま
た、電界効果トランジスタを使用していないので、温度
補償が簡単である。
【００１０】
【実施例】以下、図１を参照して、この発明の一実施例
について説明する。図１においてＱ１およびＱ２はそれ
ぞれ第１のＮＰＮトランジスタと第２のＮＰＮトランジ
スタとであり、これらトランジスタＱ１およびＱ２に対
して、入力端子１および２を通じて平衡入力信号源が接
続される。すなわち、トランジスタＱ１のベースに正相
入力信号電圧ｅｉが抵抗Ｒ１を介して供給され、トラン
ジスタＱ２のベースに逆相入力信号電圧−ｅｉが抵抗Ｒ
２と抵抗Ｒ４で 1/2に分圧されて入力される。トランジ
スタＱ１のエミッタおよびトランジスタＱ２のエミッタ
に、それぞれ定電流源Ｉ１、Ｉ２が接続されている。
について説明する。図１においてＱ１およびＱ２はそれ
ぞれ第１のＮＰＮトランジスタと第２のＮＰＮトランジ
スタとであり、これらトランジスタＱ１およびＱ２に対
して、入力端子１および２を通じて平衡入力信号源が接
続される。すなわち、トランジスタＱ１のベースに正相
入力信号電圧ｅｉが抵抗Ｒ１を介して供給され、トラン
ジスタＱ２のベースに逆相入力信号電圧−ｅｉが抵抗Ｒ
２と抵抗Ｒ４で 1/2に分圧されて入力される。トランジ
スタＱ１のエミッタおよびトランジスタＱ２のエミッタ
に、それぞれ定電流源Ｉ１、Ｉ２が接続されている。
【００１１】また、トランジスタＱ１のエミッタとトラ
ンジスタＱ２のエミッタとの間に、抵抗Ｒ７、コンデン
サＣの直列回路が接続され、抵抗Ｒ７とコンデンサＣと
の接続点が出力バッファ用（エミッタホロワ形）ＰＮＰ
トランジスタＱ８のベースに接続されている。トランジ
スタＱ８のエミッタから出力信号電圧ｅｏが取り出され
る出力端子３が導出されている。図１の例で、正負の電
源電圧＋Ｖccおよび−Ｖccがそれぞれ供給される端子５
ａおよび５ｂ間に回路が設けられている。
ンジスタＱ２のエミッタとの間に、抵抗Ｒ７、コンデン
サＣの直列回路が接続され、抵抗Ｒ７とコンデンサＣと
の接続点が出力バッファ用（エミッタホロワ形）ＰＮＰ
トランジスタＱ８のベースに接続されている。トランジ
スタＱ８のエミッタから出力信号電圧ｅｏが取り出され
る出力端子３が導出されている。図１の例で、正負の電
源電圧＋Ｖccおよび−Ｖccがそれぞれ供給される端子５
ａおよび５ｂ間に回路が設けられている。
【００１２】トランジスタＱ３およびＱ４のエミッタが
接続され、トランジスタＱ５およびＱ６のエミッタが接
続される。トランジスタＱ３およびＱ４のエミッタ共通
接続点がトランジスタＱ１のコレクタと接続され、トラ
ンジスタＱ５およびＱ６の共通接続点がトランジスタＱ
２のコレクタと接続される。トランジスタＱ３およびＱ
５のコレクタが接続され、トランジスタＱ４およびＱ６
のコレクタが接続される。コレクタ共通接続点が抵抗Ｒ
５およびＲ６をそれぞれ介して電源端子５ａに接続され
る。トランジスタＱ３およびＱ６のベースの共通接続点
が制御電圧Ｖｃの入力端子４と接続される。トランジス
タＱ４およびＱ５のベースの共通接続点には、電源端子
５ａおよび接地間に挿入された抵抗回路からの所定の直
流電圧が供給される。
接続され、トランジスタＱ５およびＱ６のエミッタが接
続される。トランジスタＱ３およびＱ４のエミッタ共通
接続点がトランジスタＱ１のコレクタと接続され、トラ
ンジスタＱ５およびＱ６の共通接続点がトランジスタＱ
２のコレクタと接続される。トランジスタＱ３およびＱ
５のコレクタが接続され、トランジスタＱ４およびＱ６
のコレクタが接続される。コレクタ共通接続点が抵抗Ｒ
５およびＲ６をそれぞれ介して電源端子５ａに接続され
る。トランジスタＱ３およびＱ６のベースの共通接続点
が制御電圧Ｖｃの入力端子４と接続される。トランジス
タＱ４およびＱ５のベースの共通接続点には、電源端子
５ａおよび接地間に挿入された抵抗回路からの所定の直
流電圧が供給される。
【００１３】このトランジスタＱ３〜Ｑ６の構成は、基
本的に二重平衡接続であって、制御電圧Ｖｃに応答し
て、トランジスタＱ３およびＱ４のコレクタを流れる電
流ｉ３とトランジスタＱ５およびＱ６のコレクタを流れ
る電流ｉ４の大きさが制御される利得制御回路である。
例えば制御電圧Ｖｃによって、トランジスタＱ３、Ｑ６
がオンし、トランジスタＱ４、Ｑ５がオフすると、（ｉ
３＝ｉ１、ｉ４＝ｉ２）である。この状態で、利得Ｋが
＋１である。トランジスタＱ４、Ｑ５がオンする状態で
は、（ｉ３＝ｉ２、ｉ４＝ｉ１、Ｋ＝−１）である。
本的に二重平衡接続であって、制御電圧Ｖｃに応答し
て、トランジスタＱ３およびＱ４のコレクタを流れる電
流ｉ３とトランジスタＱ５およびＱ６のコレクタを流れ
る電流ｉ４の大きさが制御される利得制御回路である。
例えば制御電圧Ｖｃによって、トランジスタＱ３、Ｑ６
がオンし、トランジスタＱ４、Ｑ５がオフすると、（ｉ
３＝ｉ１、ｉ４＝ｉ２）である。この状態で、利得Ｋが
＋１である。トランジスタＱ４、Ｑ５がオンする状態で
は、（ｉ３＝ｉ２、ｉ４＝ｉ１、Ｋ＝−１）である。
【００１４】この利得制御回路のトランジスタＱ３、Ｑ
５のコレクタ共通接続点に出力電圧ｅ３が得られる。こ
の出力電圧ｅ３がトランジスタＱ７のベースに供給され
る。トランジスタＱ７のコレクタが電源端子５ａと接続
され、トランジスタＱ７のエミッタが定電圧源Ｅおよび
抵抗Ｒ９を介して電源端子５ｂと接続される。定電圧源
Ｅは、無信号時に電圧ｅ５を零とするために接続され
る。この定電圧源Ｅおよび抵抗Ｒ９の接続点（電圧ｅ５
の点）が抵抗Ｒ３を介してトランジスタＱ１のベースと
接続される。従って、トランジスタＱ１のベースには、
入力信号とともに、利得制御回路の出力信号が供給され
る。利得制御回路の出力電圧ｅ３と入力信号電圧ｅｉと
を加算してトランジスタＱ１のベースに与えるために、
トランジスタＱ７、定電圧源Ｅ、抵抗Ｒ９に限らず、他
の素子あるいは接続を設けても良い。
５のコレクタ共通接続点に出力電圧ｅ３が得られる。こ
の出力電圧ｅ３がトランジスタＱ７のベースに供給され
る。トランジスタＱ７のコレクタが電源端子５ａと接続
され、トランジスタＱ７のエミッタが定電圧源Ｅおよび
抵抗Ｒ９を介して電源端子５ｂと接続される。定電圧源
Ｅは、無信号時に電圧ｅ５を零とするために接続され
る。この定電圧源Ｅおよび抵抗Ｒ９の接続点（電圧ｅ５
の点）が抵抗Ｒ３を介してトランジスタＱ１のベースと
接続される。従って、トランジスタＱ１のベースには、
入力信号とともに、利得制御回路の出力信号が供給され
る。利得制御回路の出力電圧ｅ３と入力信号電圧ｅｉと
を加算してトランジスタＱ１のベースに与えるために、
トランジスタＱ７、定電圧源Ｅ、抵抗Ｒ９に限らず、他
の素子あるいは接続を設けても良い。
【００１５】この発明の一実施例の動作を以下に説明す
る。まず、（Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４）に設定する。ト
ランジスタＱ１およびＱ２のそれぞれのエミッタ電圧ｅ
１およびｅ２は、下記の数式(1) および(2) で表され
る。
る。まず、（Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４）に設定する。ト
ランジスタＱ１およびＱ２のそれぞれのエミッタ電圧ｅ
１およびｅ２は、下記の数式(1) および(2) で表され
る。
【００１６】
【数２】
【００１７】トランジスタＱ１のコレクタ電流ｉ１およ
びトランジスタＱ２のコレクタ電流ｉ２は、下記の数式
(3) および(4) で表される。
びトランジスタＱ２のコレクタ電流ｉ２は、下記の数式
(3) および(4) で表される。
【００１８】
【数３】
【００１９】この電流ｉ１およびｉ２は、利得制御回路
によって、制御電圧Ｖｃに応じて制御される。制御電圧
Ｖｃと対応する利得の係数をＫ（−１≦Ｋ≦１）で表す
と、出力コレクタ電流ｉ３およびｉ４がそれぞれ数式
(5) および(6) で表すものとなり、トランジスタＱ７の
ベースに供給される利得制御回路の出力電圧ｅ３が数式
(7) で表される。
によって、制御電圧Ｖｃに応じて制御される。制御電圧
Ｖｃと対応する利得の係数をＫ（−１≦Ｋ≦１）で表す
と、出力コレクタ電流ｉ３およびｉ４がそれぞれ数式
(5) および(6) で表すものとなり、トランジスタＱ７の
ベースに供給される利得制御回路の出力電圧ｅ３が数式
(7) で表される。
【００２０】
【数４】
【００２１】上述の式(1) 、(3) 、(5) および(7) か
ら、トランジスタＱ１のベース電圧ｅ５および出力電圧
ｅｏを表す下記の式(8) および(9) が求まる。
ら、トランジスタＱ１のベース電圧ｅ５および出力電圧
ｅｏを表す下記の式(8) および(9) が求まる。
【００２２】
【数５】
【００２３】従って、出力端子３に得られる出力電圧ｅ
ｏは、式(8) および(9) から下記の式(10)で示すものと
なる。
ｏは、式(8) および(9) から下記の式(10)で示すものと
なる。
【００２４】
【数６】
【００２５】従って、この発明の一実施例の伝達関数
は、式(11)で示すものとなる。
は、式(11)で示すものとなる。
【００２６】
【数１１】
【００２７】ここで、伝達関数Ｈ（Ｓ）には入力信号電
圧ｅｉに影響をうける要素がないので、ダイナミックレ
ンジを広くしても、歪みが発生することがない。さら
に、電界効果トランジスタを使用していないので、温度
補償が容易である。
圧ｅｉに影響をうける要素がないので、ダイナミックレ
ンジを広くしても、歪みが発生することがない。さら
に、電界効果トランジスタを使用していないので、温度
補償が容易である。
【００２８】図１では、コンデンサＣによる１次の可変
移相回路を示したが、コンデンサＣの代わりにコイルＬ
とコンデンサＣの直列回路を使用して、２次の電圧制御
型可変移相回路を構成することも可能である。この場合
の伝達関数Ｈ（Ｓ) は、式(12)で示すものとなる。
移相回路を示したが、コンデンサＣの代わりにコイルＬ
とコンデンサＣの直列回路を使用して、２次の電圧制御
型可変移相回路を構成することも可能である。この場合
の伝達関数Ｈ（Ｓ) は、式(12)で示すものとなる。
【００２９】
【数８】
【００３０】ところで、電界効果トランジスタの温度に
対するドレイン電流ＩD の変化率は、図２のグラフに示
される。αＩD は、１°Ｃ当りのドレイン電流ＩD の変
化率であり、下記の数式(13)で示される。式(13)中のＩ
D*は、２５°Ｃのドレイン電流値である。
対するドレイン電流ＩD の変化率は、図２のグラフに示
される。αＩD は、１°Ｃ当りのドレイン電流ＩD の変
化率であり、下記の数式(13)で示される。式(13)中のＩ
D*は、２５°Ｃのドレイン電流値である。
【００３１】
【数９】
【００３２】この図２に示されるように、ドレイン電流
ＩD の変化率は、非線形にかつある電流値を境に極性が
反転している。このような温度特性を補正することは、
難しい。これに対して、この発明は、電界効果トランジ
スタを使用しないので、温度特性の補正が簡単となる。
図１の実施例では、トランジスタＱ３〜Ｑ６からなる利
得制御回路の温度特性が全体の温度特性を左右するが、
二重平衡接続で構成される掛算回路で既に使用されてい
るのと同様にして温度補償を行うことができる。
ＩD の変化率は、非線形にかつある電流値を境に極性が
反転している。このような温度特性を補正することは、
難しい。これに対して、この発明は、電界効果トランジ
スタを使用しないので、温度特性の補正が簡単となる。
図１の実施例では、トランジスタＱ３〜Ｑ６からなる利
得制御回路の温度特性が全体の温度特性を左右するが、
二重平衡接続で構成される掛算回路で既に使用されてい
るのと同様にして温度補償を行うことができる。
【００３３】図３は、４象限掛算回路における温度補正
の構成を示す。トランジスタＱ23、Ｑ24、Ｑ25、Ｑ26が
二重平衡接続され、トランジスタＱ23、Ｑ26のベースに
対して、電圧−電流変換回路１１を介された入力信号Ｖ
１が供給され、トランジスタＱ24、Ｑ25のベースに対し
て、電圧−電流変換回路１２を介された入力信号Ｖ２が
供給される。そして、差動形（平衡）−シングルエンド
（不平衡）変換回路１３を介して、出力端子１４にＶ１
およびＶ２の掛算出力Ｖｏが取り出される。さらに、ト
ランジスタＱ21、Ｑ22からなる破線で囲んだ逆双曲線正
接関数回路１５が温度補正のために入力側に設けられ
る。
の構成を示す。トランジスタＱ23、Ｑ24、Ｑ25、Ｑ26が
二重平衡接続され、トランジスタＱ23、Ｑ26のベースに
対して、電圧−電流変換回路１１を介された入力信号Ｖ
１が供給され、トランジスタＱ24、Ｑ25のベースに対し
て、電圧−電流変換回路１２を介された入力信号Ｖ２が
供給される。そして、差動形（平衡）−シングルエンド
（不平衡）変換回路１３を介して、出力端子１４にＶ１
およびＶ２の掛算出力Ｖｏが取り出される。さらに、ト
ランジスタＱ21、Ｑ22からなる破線で囲んだ逆双曲線正
接関数回路１５が温度補正のために入力側に設けられ
る。
【００３４】回路１５が接続されていないとすると、ト
ランジスタＱ23、Ｑ25のコレクタ共通接続点の電流Ｉｃ
35は、下記の数式(14)で表される。数式(14)中で、Ｋ
１、Ｋ２は、電圧−電流変換回路１１、１２のそれぞれ
の変換利得であり、Ｉｏ１、Ｉｏ２が定電流であり、Ｖ
Tが数式(15)で表されるしきい値値電圧である。
ランジスタＱ23、Ｑ25のコレクタ共通接続点の電流Ｉｃ
35は、下記の数式(14)で表される。数式(14)中で、Ｋ
１、Ｋ２は、電圧−電流変換回路１１、１２のそれぞれ
の変換利得であり、Ｉｏ１、Ｉｏ２が定電流であり、Ｖ
Tが数式(15)で表されるしきい値値電圧である。
【００３５】
【数１０】
【００３６】ここで、トランジスタＱ23とトランジスタ
Ｑ24のベース間電圧を制御電圧Ｖｃとすると、しきい値
電圧ＶT は温度係数を持つため、出力電流Ｉｃ35が温度
特性を持つことになる。しかしながら、入力段に逆双曲
線正切関数回路１５を挿入することによって、温度補償
が可能であり、温度変動に基づく誤差を実用上問題にな
らないレベルにすることができる。回路１５を挿入した
場合の制御電圧は、下記の数式(16)で表される。
Ｑ24のベース間電圧を制御電圧Ｖｃとすると、しきい値
電圧ＶT は温度係数を持つため、出力電流Ｉｃ35が温度
特性を持つことになる。しかしながら、入力段に逆双曲
線正切関数回路１５を挿入することによって、温度補償
が可能であり、温度変動に基づく誤差を実用上問題にな
らないレベルにすることができる。回路１５を挿入した
場合の制御電圧は、下記の数式(16)で表される。
【００３７】
【数１１】
【００３８】従って、出力電流Ｉｃ35は、下記の数式(1
7)で表される。
7)で表される。
【００３９】
【数１２】
【００４０】この出力電流Ｉｃ35を表す数式(17)には、
温度変動要素であるしきい値電圧ＶT が含まれず、従っ
て、温度補償がなされる。
温度変動要素であるしきい値電圧ＶT が含まれず、従っ
て、温度補償がなされる。
【００４１】
【発明の効果】以上説明したとおり、この発明は、可変
抵抗素子が入力信号により変動せず、広いダイナミック
レンジを有し、また、電界効果トランジスタを使用して
いないので、温度補償が容易である。図４は、この発明
と従来の回路に関して、信号振幅対歪み率の関係を示す
グラフであり、図４において、実線がこの発明の特性を
示し、破線が従来の回路の特性のそれを示す。この図４
に示されるように、この発明は、従来構成よりもダイナ
ミックレンジが広くできる。さらに、電界効果トランジ
スタを使用せず、バイポーラトランジスタのみで構成で
きるため回路のＩＣ化が容易である。
抵抗素子が入力信号により変動せず、広いダイナミック
レンジを有し、また、電界効果トランジスタを使用して
いないので、温度補償が容易である。図４は、この発明
と従来の回路に関して、信号振幅対歪み率の関係を示す
グラフであり、図４において、実線がこの発明の特性を
示し、破線が従来の回路の特性のそれを示す。この図４
に示されるように、この発明は、従来構成よりもダイナ
ミックレンジが広くできる。さらに、電界効果トランジ
スタを使用せず、バイポーラトランジスタのみで構成で
きるため回路のＩＣ化が容易である。
【図１】この発明の一実施例の接続図である。
【図２】電界効果トランジスタの温度特性の説明に用い
る略線図である。
る略線図である。
【図３】この発明の一実施例の温度補償の説明に用いる
ブロック図である。
ブロック図である。
【図４】この発明の効果の説明に用いる略線図である。
【図５】従来技術に係わる電圧制御型可変移相回路の接
続図である。
続図である。
【図６】電界効果トランジスタのドレイン・ソース電圧
対ドレイン電流の特性の一例を示す略線図である。
対ドレイン電流の特性の一例を示す略線図である。
【図７】電圧制御型可変移相回路の位相−周波数特性で
ある。
ある。
【図８】電圧制御型可変移相回路の群遅延−周波数特性
である。
である。
Ｉ１ 定電流源 Ｉ２ 定電流源 Ｒ７ 抵抗 Ｃ コンデンサ Ｑ１ 第１のトランジスタ Ｑ２ 第２のトランジスタ Ｑ８ 出力バッファトランジスタ Ｖｃ 制御電圧
【数７】
Claims (1)
- 【請求項１】 各エミッタが第１および第２の定電流源
にそれぞれ接続されるとともに、移相用の第１のインピ
ーダンス素子および第２のインピーダンス素子を介して
出力バッファ用の第３のトランジスタに接続された第１
のトランジスタおよび第２のトランジスタと、 上記第１のトランジスタおよび第２のトランジスタのコ
レクタと接続され、上記第１のトランジスタおよび第２
のトランジスタのコレクタ電流を平衡入力電源とし、制
御電圧に基づいて利得が制御されるトランジスタ利得制
御回路とを有し、 上記第１のトランジスタのベースに正相入力電圧と上記
トランジスタ利得制御回路の出力との加算信号の 1/2を
加え、上記第２のトランジスタのベースに逆相入力電圧
の 1/2を加えることを特徴とする電圧制御型可変移相回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26517191A JPH0575385A (ja) | 1991-09-17 | 1991-09-17 | 電圧制御型可変移相回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26517191A JPH0575385A (ja) | 1991-09-17 | 1991-09-17 | 電圧制御型可変移相回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575385A true JPH0575385A (ja) | 1993-03-26 |
Family
ID=17413577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26517191A Pending JPH0575385A (ja) | 1991-09-17 | 1991-09-17 | 電圧制御型可変移相回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575385A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010074421A (ja) * | 2008-09-17 | 2010-04-02 | Denso Corp | フィルタ回路 |
-
1991
- 1991-09-17 JP JP26517191A patent/JPH0575385A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010074421A (ja) * | 2008-09-17 | 2010-04-02 | Denso Corp | フィルタ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4439743A (en) | Biasing circuit for power amplifier | |
| JPH077340A (ja) | 全差動増幅器 | |
| JPH07147523A (ja) | 可変利得増幅器 | |
| EP0196906A2 (en) | Automatic gain control detection circuit | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US4774478A (en) | Feedback amplifier compensation circuitry | |
| JP2774881B2 (ja) | ガンマ補正回路 | |
| US5880639A (en) | Amplification circuit | |
| US4536717A (en) | Compensated inverting/noninverting differential amplifier | |
| US4667146A (en) | Voltage-controlled push-pull current source | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| US4779057A (en) | Cascode amplifier with nonlinearity correction and improve transient response | |
| US3562673A (en) | Pulse width modulation to amplitude modulation conversion circuit which minimizes the effects of aging and temperature drift | |
| JPH0575385A (ja) | 電圧制御型可変移相回路 | |
| US4745370A (en) | Adjustable phase shift circuit | |
| US4481480A (en) | Feedback amplifier having a voltage-controlled compensation circuit | |
| US4435685A (en) | Amplifier arrangement | |
| US3854101A (en) | Differential amplifiers | |
| US5977827A (en) | Circuit arrangement including a differential amplifier stage | |
| US4853609A (en) | Distortion-free, opposite-phase current source | |
| Cherry | An engineering approach to the design of transistor feedback amplifiers | |
| US7501878B2 (en) | Amplitude setting circuit | |
| US4439745A (en) | Amplifier circuit | |
| JPS6119259A (ja) | データ信号補正回路 | |
| JPH03190308A (ja) | トランスコンダクタンス増幅器 |