JPH07147523A - 可変利得増幅器 - Google Patents

可変利得増幅器

Info

Publication number
JPH07147523A
JPH07147523A JP17166894A JP17166894A JPH07147523A JP H07147523 A JPH07147523 A JP H07147523A JP 17166894 A JP17166894 A JP 17166894A JP 17166894 A JP17166894 A JP 17166894A JP H07147523 A JPH07147523 A JP H07147523A
Authority
JP
Japan
Prior art keywords
terminal
variable
variable resistance
input
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17166894A
Other languages
English (en)
Inventor
Marco Demicheli
デミケリ マルコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics SRL
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL, SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics SRL
Publication of JPH07147523A publication Critical patent/JPH07147523A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements using field-effect transistors [FET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/04—Modifications of control circuit to reduce distortion caused by control

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

(57)【要約】 【目的】 より単純で，安価な回路を用いることによ
り，制御電圧の広い範囲で温度変化に対して安定的に増
幅器を動作させる。 【構成】 ゲート端子が第１の共通制御端子ＶＧ１に接
続されている第１と第２の電界効果トランジスタＭ1 ，
Ｍ2 を介して，電圧発生装置の第１と第２の端子にそれ
ぞれ接続されている差動入力ステージを有し，上記差動
ステージは，さらに２つの抵抗Ｒ1 ，Ｒ2 を介して電圧
発生装置の第１の端子と，第３および第４の電界効果ト
ランジスタＭ3 ，Ｍ4 を介して電圧発生装置の第２の端
子との間に接続された２つのバイポーラ・トランジスタ
Ｑ23，Ｑ24に接続されている。また，上記第３および第
４の電界効果トランジスタＭ3 ，Ｍ4 は第２の制御端子
ＶＧ２に接続されたゲート端子を有しており，バイポー
ラ・トランジスタＱ23，Ｑ24のコレクタ端子が増幅器に
対する出力端子を形成している。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は，可変利得増幅器（Ｖ
ＧＡ）に関し，特に，その利得が制御電圧（ｃｏｎｔｒ
ｏｌ ｖｏｌｔａｇｅ）に依存しており，温度に関係な
く安定化させることができる（ｔｅｍｐｅｒａｔｕｒｅ
ｓｔａｂｉｌｉｚｅｄ）可変利得増幅器に関するもの
である。
【０００２】
【従来技術】多くの装置，例えば，オーディオおよびＴ
Ｖ装置における自動利得制御（ＡＧＣ）システムにあっ
ては，出力において増幅された一定の振幅を有する信号
が出力されるように，広範囲にその振幅が変動する可能
性のある信号を増幅する必要がある。
【０００３】通常，少なくともひとつのループ構造にお
ける可変利得増幅器，信号レベル検出装置，前記信号レ
ベル検出装置によって駆動される制御電流発生装置，安
定化コンデンサにより構成されるような自動利得制御装
置にあっては，こうした構成の最も重要な部分を形成し
ているのが可変利得増幅器である。
【０００４】この利得を正確に，かつ，効果的に制御す
るためには，可変利得増幅器の利得の制御電圧に対する
依存性は指数法則に従うべきであり，この依存性は温度
が変化する場合でも安定していなければならない。
【０００５】可変利得増幅器を実施するために，先行技
術において最も広く用いられている構成には，図４に示
すものがあり，これはギルバート・マルチプライヤ（Ｇ
ｉｌｂｅｒｔ ｍｕｌｔｉｐｌｉｅｒ）を用いて均衡ス
テージでの利得を切り下げる方法である。
【０００６】増幅される信号は，トランジスタＱ１およ
びＱ２を包含する差分ステージ（ｄｉｆｆｅｒｅｎｔｉ
ａｌ ｓｔａｇｅ）の入力端に入力される。
【０００７】さらに，制御電圧Ｖｃｏｎｔｒｏｌが２つ
の差分構造（ｄｉｆｆｅｒｅｎｔｉａｌ ｓｔｒｕｃｔ
ｕｒｅｓ）のトランジスタＱ３およびＱ４の入力端子
と，差分ステージのそれら脚部に接続されたギルバート
・マルチプライヤのトランジスタＱ５およびＱ６に入力
される。制御電圧Ｖｃｏｎｔｒｏｌが２つの差分構造の
それぞれの脚部対のひとつによって形成された出力端子
に現れる信号の増幅利得を決定する。
【０００８】
【発明が解決しようとする課題】しかしながら，上記従
来における可変利得増幅器にあっては，制御利得に対す
る利得の依存性は指数的なものではなく，むしろ，双曲
線タンジェント（ｈｙｐｅｒｂｏｌｉｃ ｔａｎｇｅｎ
ｔ）的なものであり，マルチプライング・セル（ｍｕｌ
ｔｉｐｌｙｉｎｇ ｃｅｌｌ）によって発生するノイズ
が高く，共通出力モード調整回路を用いる必要があっ
た。
【０００９】増幅利得に対する制御電圧から指数タイプ
の依存性を得るためには，制御信号の複雑なひずみ（ｄ
ｉｓｔｏｒｔｉｏｎ）が必要となり，したがって，温度
が変化する場合，指数タイプの依存性においては，その
安定化が困難になる。
【００１０】可変利得増幅器の当業者における公知の他
の方法としては，図５に示されるように，負荷レジスタ
Ｒ８，Ｒ９，トランジスタＱ１１とＱ１２，および電流
発生装置Ｇ１２とＧ１３を組み合わせて，可変レジスタ
として作動する電界効果（ＦＥＴ）トランジスタＭ１０
を利得制御器として用いる方法がある。
【００１１】上記のような構成の場合，制御電圧に対す
る利得の関係は，二次関数の関係に従い，利得値の範囲
が限定されてしまい，そのことによって少なくとも２つ
のステージのカスケード接続がその範囲の拡大を必要と
し，問題点はより重大なものとなる。
【００１２】さらなる問題点は，入力ダイナミック範囲
が限定されていることである。すなわち，上記した従来
における方法と同様，制御電圧を傾斜（ｓｋｅｗｉｎ
ｇ）させることによって得ることができる，どのような
指数的依存関係も温度の変化に対応するような安定性を
得ることは困難であった。
【００１３】この発明は上記に鑑みてなされたものであ
って，利得の指数的なタイプの制御電圧に対する依存性
をもたらすことができ，さらに，より単純で，安価な回
路を用いることにより，制御電圧の広い範囲で温度変化
に対して安定的に動作する可変利得増幅器を得ることを
目的とする。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
めに，請求項１に係る可変利得増幅器は，電圧発生装置
の第１と第２の端子間に接続された第１と第２の利得ス
テージ・カスケードにより構成される可変利得増幅器に
おいて，前記第１の利得ステージが前記電圧発生装置の
前記第１の端子に接続され，前記増幅器の第１と第２の
入力端子を形成している第１と第２の入力端子と，それ
ぞれ第１の共通制御端子を有する第１と第２の可変抵抗
負荷素子を介して前記電圧発生装置の第２の端子に接続
されている第１と第２の端子を具備する差動ステージを
有し，前記第２の利得ステージがそれぞれ第１と第２の
端子および制御端子を有する第１と第２のトランジスタ
により構成され，前記第１および第２のトランジスタの
制御端子はそれぞれ前記差動ステージの第１と第２の出
力端子に接続されており，前記第１および第２のトラン
ジスタの第１の端子が両方とも前記電圧発生装置の第１
の端子に接続され，それぞれ前記増幅器の第１の出力端
子および第２の出力端子を形成し，前記第１および第２
のトランジスタの第２の端子が共に，それぞれ，いずれ
も第２の共通制御端子に接続されている第１と第２の可
変抵抗回路素子を介して前記電圧発生装置の第２の端子
に接続されているものである。
【００１５】また，請求項２に係る可変利得増幅器は，
前記可変利得増幅器が，第１と第２の制御回路を有し，
前記第１の制御回路が，前記電圧発生装置の第１の端子
と，前記第１と第２の可変抵抗負荷素子間の第１の回路
ノードとの間で接続され，制御端子を有する第３の可変
抵抗負荷素子と，逆変入力端子，非逆変入力端子，およ
び出力端子を有し，前記逆変入力端子が第１の抵抗素子
を介して前記第３の可変抵抗負荷素子に接続され，前記
非逆変入力端子は前記第３の可変抵抗素子の第２の端部
に接続され，前記出力端子が前記第３の可変抵抗負荷素
子の制御端子と第１の共通制御端子の両方に接続されて
いる第１の作動増幅器を有し，前記第２の制御回路が，
前記電圧発生装置の第１の端子と前記第１と第２の可変
抵抗負荷素子間の第２の回路ノードとの間で接続され，
制御端子を有している第３の可変抵抗回路と，逆変入力
端子，非逆変端子，および出力端子を有し，前記逆変入
力端子が第２の抵抗素子および電圧発生装置を介して，
第３の可変抵抗回路素子の第１の端部に接続され，前記
非逆変入力端子が前記第３の可変抵抗回路素子の第２の
端部に接続され，前記出力端子が前記第３の可変抵抗回
路素子の制御端子と第２の共通制御端子の両方に接続さ
れている第２の作動増幅器を有しているものである。
【００１６】また，請求項３に係る可変利得増幅器は，
前記可変利得増幅器が，第１と第２の入力端子と第１と
第２の出力端子を有する差動入力ステージを含む制御回
路と，入力脚部および出力脚部を有する電流ミラー回路
を含んでおり，前記電流ミラー回路の入力脚部が差動ス
テージの第２の出力端子に接続されており，前記ステー
ジの第１の出力端子と電流ミラー回路の出力脚部がそれ
ぞれ第１の作動増幅器の逆変入力端子と第２の作動増幅
器の逆変入力端子にそれぞれ接続されているものであ
る。
【００１７】また，請求項４に係る可変利得増幅器は，
前記第１と第２の可変抵抗負荷素子が，相互に接続され
たゲート端子を有する電界効果トランジスタを含んでい
るものである。
【００１８】また，請求項５に係る可変利得増幅器は，
前記第１と第２の可変抵抗回路素子が，相互に接続され
たゲート端子を有する電界効果トランジスタを含んでい
るものである。
【００１９】また，請求項６に係る可変利得増幅器は，
前記第３の可変抵抗負荷素子と第３の抵抗回路素子が，
電界効果トランジスタであり，前記制御端子がゲート端
子である。
【００２０】また，請求項７に係る可変利得増幅器は，
前記第３の可変抵抗負荷素子と第３の可変抵抗回路素子
が，電界効果トランジスタであり，制御端子がゲート端
子である。
【００２１】また，請求項８に係る可変利得増幅器は，
前記第１と第２の可変負荷素子が，相互に接続されたゲ
ート端子を有する電界効果トランジスタを含んでいるも
のである。
【００２２】また，請求項９に係る可変利得増幅器は，
前記第１と第２の可変抵抗負荷素子が，相互に接続され
たゲート端子を有する電界効果トランジスタを含んでい
るものである。
【００２３】また，請求項１０に係る可変利得増幅器
は，前記第１と第２の可変抵抗回路素子が，相互に接続
されたゲート端子を有する電界効果トランジスタを含ん
でいるものである。
【００２４】また，請求項１１に係る可変利得増幅器
は，前記第１と第２の可変抵抗回路素子が，相互に接続
されたゲート端子を有する電界効果トランジスタを含ん
でいるものである。
【００２５】また，請求項１２に係る可変利得増幅器
は，前記第１と第２の可変抵抗回路素子が，相互に接続
されたゲート端子を有する電界効果トランジスタを含ん
でいるものである。
【００２６】また，請求項１３に係る可変利得増幅器
は，第１および第２の入力端子と第１および第２の出力
端子を有する可変利得増幅器において，第１と第２の端
子を有する電圧発生装置に接続された差動ステージで前
記増幅器の第１の入力端子を前記電圧発生装置の第２の
端子に接続し，また，制御端子を有している第１の可変
抵抗負荷素子と，前記増幅器の第２の入力端子を前記電
圧発生装置の第２の端子に接続し，前記第１の可変抵抗
負荷素子の前記制御端子に接続された制御端子を有して
いる第２の可変抵抗負荷素子と，前記増幅器の前記第１
の入力端子と前記第１の可変抵抗負荷素子との間に配置
された第１の出力端子と，前記増幅器の第２の入力端子
と前記第２の可変抵抗負荷素子との間に配置された第２
の出力端子とを含んでいる第１の利得ステージと，前記
電圧発生装置の第１と第２の端子の間に前記第１の利得
ステージでカスケード接続された第２の利得ステージで
あって，前記電圧発生装置の第１の端子に接続され，第
１−第２ステージ出力端子，第２の端子，および制御端
子を形成している第１の端子を有し，前記制御端子が前
記差動ステージの第１の出力端子に接続されている第１
のトランジスタと，前記電圧発生装置の第１の端子に接
続され，第１−第２出力端子を形成している第１の端
子，第２の端子，および制御端子を有し，前記制御端子
が前記差動ステージの第２の出力端子に接続されている
第２のトランジスタと，前記第１のトランジスタの第２
の端子を前記電圧発生装置の第２の端子に接続し，ま
た，制御端子を有する第３の可変抵抗負荷素子と，前記
第２のトランジスタの第２の端子を前記電圧発生装置の
第２の端子に接続し，前記第３の可変抵抗負荷素子の制
御端子に接続された制御端子を具備する第４の可変抵抗
負荷素子を有する第２の利得ステージとを有するもので
ある。
【００２７】また，請求項１４に係る可変利得増幅器
は，前記電圧発生装置の第１の端子を，前記第１と第２
の可変抵抗負荷素子を接続している第１の回路ノードに
接続し，第１端部端子，第２端部端子，および制御端子
を有している第５の可変抵抗負荷素子と，逆変入力端子
と，前記第５の可変抵抗負荷素子の第２の端部端子に接
続された非逆変入力端子と，前記第５の可変抵抗負荷素
子と第１の可変抵抗負荷素子の前記制御端子の両方に接
続された出力端子を有する第１の作動増幅器と，前記第
１の作動増幅器を前記第１の回路ノードに接続している
第１の固定抵抗素子とを有する第１の制御回路と，前記
電圧発生装置の第２の端子を前記第３および第４の可変
抵抗負荷素子を結合している第２の回路ノードに結合し
ており，第１の端部端子，第２の端部端子，そして制御
端子を有している第６の可変抵抗負荷素子と，逆変入力
端子，前記第６の抵抗負荷素子の第２の端部に接続され
た非変入力端子と，そして前記第６の可変抵抗負荷素子
と前記第４の可変抵抗負荷素子の前記制御端子の両方に
接続されている出力端子を有する第２の作動増幅器と，
前記第２の作動増幅器の入力端子を第２の電圧発生装置
経由で第２の回路ノードに接続している第２の固定抵抗
素子を有する第２の制御回路とから構成されるものであ
る。
【００２８】また，請求項１５に係る可変利得増幅器
は，前記可変利得増幅器が，第１の入力端子と第２の入
力端子を有する第３の制御回路を有し，前記第３の制御
回路は，第１の入力端子，第２の入力端子，前記第１の
作動増幅器の逆変入力端子に接続された第１の出力端子
を有する差動入力ステージと，前記差動入力ステージの
第２の出力端子に接続された入力脚部，前記第２の作動
増幅器の逆変入力端部に接続された出力脚部を有する電
流ミラー回路とを有するものである。
【００２９】また，請求項１６に係る可変利得増幅器
は，第１と第２の入力端子および第１と第２の出力端子
を有する可変利得増幅器において，第１の端子と第２の
端子を有する電圧発生装置に接続された十分な差動構造
であり，可変負荷を提供し，さらに，エミッタ負帰還を
提供するための第１および第２のインピーダンス手段で
あって，前記増幅器の第１と第２の入力端子を前記電圧
発生装置の第２の端子にそれぞれ接続している第１と第
２のインピーダンス手段を含んでいる第１の利得ステー
ジと，可変負荷を提供し，エミッタ負帰還を提供する第
３および第４のインピーダンス手段であって，前記電圧
発生装置の第１の端子を電圧発生装置の第２の端子とそ
れぞれ結合する第３および第４のインピーダンス手段と
から構成される前記第１の利得ステージとカスケード接
続された第２の利得ステージとから構成されるものであ
る。
【００３０】
【作用】この発明に係る可変利得増幅器にあっては，入
力信号を十分な差分構造に入れることによって，利得を
制御する電界効果トランジスタによりもたらされる二次
的なオーダーの非線形性の影響を打ち消すことができ
る。
【００３１】また，この発明に係る可変利得増幅器に用
いる電界効果トランジスタは，まず最初に負荷として機
能し，次に，エミッタ負帰還を提供してくれるので，従
来の方式と比較して，線形性をさらに改善することがで
きる。
【００３２】また，この発明に係る可変利得増幅器に用
いる差動増幅器を含むフィードバック・ループは電界効
果トランジスタの予め決められた値のドレイン・ソース
抵抗を負荷する。この負荷された抵抗は，したがって，
温度およびどのような加工処理の影響も受けない。
【００３３】
【実施例】以下，この発明に係る可変利得増幅器の実施
例を図面に基づいて説明する。図１は，本発明に係る可
変利得対温度安定増幅器の中核部分を構成する第１およ
び第２のカスケード接続された利得ステージを示してい
る。
【００３４】第１の利得ステージは，定電流発生装置Ｇ
1 を介して電圧発生装置の第１の端子＋Ｖｃｃに接続さ
れ，２つのトランジスタＱ21，Ｑ22と２つの抵抗Ｒ1 ，
Ｒ2を含んだ差分入力ステージ（ｄｉｆｆｅｒｅｎｔｉ
ａｌ ｉｎｐｕｔ ｓｔａｇｅ）から構成されている。
トランジスタＱ21，Ｑ22の制御端子は増幅器入力端子Ｉ
Ｎ＋およびＩＮ−である。
【００３５】差分ステージの出力端子は，可変抵抗負荷
素子として機能する２つの電界効果トランジスタＭ1 ，
Ｍ2 および電圧源Ｈ1 に接続された第１の回路ノードＤ
Ｃ１を介して，電圧発生装置の第２の端子ＧＮＤに接続
されている。こうした電界効果トランジスタＭ1 ，Ｍ2
のゲート端子は，共に，制御端子ＶＧ１に接続されてい
る。また，トランジスタＱ21およびＱ22はバイポーラ・
トランジスタであってもよい。
【００３６】第２の利得ステージは，バイポーラ・トラ
ンジスタであってもよい第３および第４のトランジスタ
Ｑ23とＱ24を含んでおり，これらのトランジスタＱ23と
Ｑ24は，差分ステージの出力端子に接続された制御端子
を有している。
【００３７】２つの抵抗Ｒ３とＲ４を介して電圧発生装
置の第１の端子と，可変抵抗回路素子，すなわち，エミ
ッタ負帰還抵抗として機能する２つの電界効果トランジ
スタＭ3 とＭ4 ，および電流源Ｇ14に接続された第２の
回路ノードＤＣ２を介して，電圧発生装置の第２の端子
ＧＮＤとの間で接続されている。また，トランジスタＭ
３とＭ４のゲート端子は第２の制御端子ＶＧ２に接続さ
れている。さらに，増幅器出力端子ＯＵＴ＋およびＯＵ
Ｔ−は，トランジスタＱ23およびＱ24の２つの端子によ
り構成される。上記２つの可変利得ステージのカスケー
ド接続は，幅広い範囲の利得値をカバーできるようにす
る。
【００３８】図１に示した回路の実施例は，利得が最低
限の場合の入力電圧が最小限の線形範囲を持っていると
いう問題点と，利得制御ステージによって発生するノイ
ズの問題点の両方を解決することができる。
【００３９】この実施例では，入力信号を十分な差分構
造に入れることによって，利得を制御する電界効果トラ
ンジスタによりもたらされる二次的なオーダーの非線形
性の影響を打ち消すという利点を提供してくれ，特許請
求の範囲の対象となるこの発明の技術的成果を充分に達
成することができる。
【００４０】こうしたトランジスタは，まず最初に負荷
として機能し，次に，エミッタ負帰還を提供してくれる
ので，従来の方式と比較して，線形性をさらに改善する
ことができる。
【００４１】次に，この発明に係る可変利得増幅器用の
制御回路の一例を図２（ａ），（ｂ）に示す。図２
（ａ）には第１の制御回路，図２（ｂ）には第２の制御
回路が示されており，これらの制御回路は，それぞれ電
界効果トランジスタＭＣＡおよび電界効果トランジスタ
ＭＣＢにより構成されており，これらのトランジスタＭ
ＣＡ，ＭＣＢはそれぞれ，可変負荷抵抗素子および可変
抵抗回路素子として機能する。
【００４２】電圧発生装置の第２の端子と第１の回路ノ
ードＤＣ１との間に接続されるトランジスタＭＣＡは，
第１の作動増幅器Ａ１の逆変および非逆変入力端子間で
抵抗ＲＡとも直列で接続されている。この作動増幅器Ａ
１の出力端子は電界効果トランジスタＭＣＡのゲート端
子と，図１に示した制御端子ＶＧ１に接続されている。
【００４３】電圧発生装置の第１の端子と第２の回路ノ
ードＤＣ２との間に接続されるトランジスタＭＣＢは，
第２の作動増幅器Ａ２の逆変および非逆変入力端子間で
抵抗ＲＢおよび電圧発生装置ＶB とも直列に接続されて
いる。この作動増幅器Ａ２の出力端子は電界効果トラン
ジスタＭＣＢのゲート端子と，図１に示した制御端子Ｖ
Ｇ２に接続されている。
【００４４】差動増幅器Ａ１およびＡ２を含むフィード
バック・ループは電界効果トランジスタＭＣＡおよびＭ
ＣＢの予め決められた値のドレイン・ソース抵抗を負荷
する。この負荷された抵抗は，したがって，温度および
どのような加工処理の影響も受けない。
【００４５】増幅器利得を設定する電界効果トランジス
タＭ1 ，Ｍ2 ，Ｍ3 およびＭ4 （図１参照）は，基準ト
ランジスタＭＣＡおよびＭＣＢと同じ極性化条件の下で
作動し，したがって，制御回路はそれらに対しても同じ
ドレイン・ソース抵抗を負荷し，それによって増幅器利
得を制御する。制御電圧に対する指数的依存性を実現す
るためには，抵抗ＲＡとＲＢにおいて電圧降下を起こさ
せるのに図３に示すような回路を用いるべきである。
【００４６】図３に示した制御回路は，電流ミラー回路
の出力端子および入力脚部に接続され，抵抗Ｒ5 および
Ｒ6 を有している差動入力ステージを含んでいる。この
差動ステージの他の出力端子２０と電流ミラー回路の出
力脚部２１は，それぞれ，差動増幅器Ａ１の逆変入力端
子と差動増幅器Ａ２の逆変入力端子に接続されている。
【００４７】図３に示したトランジスタＱＸ１およびＱ
Ｘ２を有する差動ステージの入力端子には，基準電圧Ｖ
ＲＥＦが入力されると共に，他の入力端子に対しては制
御電圧ＶＣＯＮＴＲＯＬが入力される。
【００４８】上に述べた実施例に対しては，特許請求の
範囲から逸脱せずに修正や統合が可能であることは明白
である。
【００４９】本発明の具体的な実施例を説明の目的で上
記したが，当業者には周知のように，本発明の精神と範
囲から逸脱せずに，種々の修正が可能である。したがっ
て，本発明は上記の開示に制限されるものではなく，そ
の範囲は，特許請求の範囲を参照することによってのみ
決定される。
【００５０】
【発明の効果】以上説明した通り，この発明に係る可変
利得増幅器にあっては，第１に，制御素子抵抗が温度に
対して安定しており，さらに加工処理の影響も受けない
ことで，可変利得増幅器の温度に対する安定性が得られ
る。
【００５１】第２に，差動増幅器に求められる低い利得
は，非常に簡単な構造であってもそうした増幅器を実現
することを可能にし，それによって，本発明による可変
利得増幅器の回路の複雑さを一定の範囲に抑制すること
ができる。
【図面の簡単な説明】
【図１】この発明に係る可変利得増幅器の構成を示す回
路図である。
【図２】図１に示した可変利得増幅器における制御回路
の構成要素を示す回路図である。
【図３】図１に示した可変利得増幅器における制御回路
の構成要素を示す回路図である。
【図４】従来における可変利得増幅器の構成を示す回路
図である。
【図５】従来における可変利得増幅器の構成を示す回路
図である。
【符号の説明】
Ｑ トランジスタ Ｍ 電界効果トランジスタ ＭＣＡ 電界効果トランジスタ ＭＣＢ 電界効果トランジスタ Ｒ 抵抗 Ｈ 電圧源 Ｇ 定電流発生装置 ＶＧ 制御端子 ＤＣ 回路ノード Ａ 差動増幅器 ＱＸ トランジスタ

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 電圧発生装置の第１と第２の端子間に接
    続された第１と第２の利得ステージ・カスケードにより
    構成される可変利得増幅器において，前記第１の利得ス
    テージが前記電圧発生装置の前記第１の端子に接続さ
    れ，前記増幅器の第１と第２の入力端子を形成している
    第１と第２の入力端子と，それぞれ第１の共通制御端子
    を有する第１と第２の可変抵抗負荷素子を介して前記電
    圧発生装置の第２の端子に接続されている第１と第２の
    端子を具備する差動ステージを有し，前記第２の利得ス
    テージがそれぞれ第１と第２の端子および制御端子を有
    する第１と第２のトランジスタにより構成され，前記第
    １および第２のトランジスタの制御端子はそれぞれ前記
    差動ステージの第１と第２の出力端子に接続されてお
    り，前記第１および第２のトランジスタの第１の端子が
    両方とも前記電圧発生装置の第１の端子に接続され，そ
    れぞれ前記増幅器の第１の出力端子および第２の出力端
    子を形成し，前記第１および第２のトランジスタの第２
    の端子が共に，それぞれ，いずれも第２の共通制御端子
    に接続されている第１と第２の可変抵抗回路素子を介し
    て前記電圧発生装置の第２の端子に接続されていること
    を特徴とする可変利得増幅器。
  2. 【請求項２】 前記可変利得増幅器は，第１と第２の制
    御回路を有し，前記第１の制御回路が，前記電圧発生装
    置の第１の端子と，前記第１と第２の可変抵抗負荷素子
    間の第１の回路ノードとの間で接続され，制御端子を有
    する第３の可変抵抗負荷素子と，逆変入力端子，非逆変
    入力端子，および出力端子を有し，前記逆変入力端子が
    第１の抵抗素子を介して前記第３の可変抵抗負荷素子に
    接続され，前記非逆変入力端子は前記第３の可変抵抗素
    子の第２の端部に接続され，前記出力端子が前記第３の
    可変抵抗負荷素子の制御端子と第１の共通制御端子の両
    方に接続されている第１の作動増幅器を有し，前記第２
    の制御回路が，前記電圧発生装置の第１の端子と前記第
    １と第２の可変抵抗負荷素子間の第２の回路ノードとの
    間で接続され，制御端子を有している第３の可変抵抗回
    路と，逆変入力端子，非逆変端子，および出力端子を有
    し，前記逆変入力端子が第２の抵抗素子および電圧発生
    装置を介して，第３の可変抵抗回路素子の第１の端部に
    接続され，前記非逆変入力端子が前記第３の可変抵抗回
    路素子の第２の端部に接続され，前記出力端子が前記第
    ３の可変抵抗回路素子の制御端子と第２の共通制御端子
    の両方に接続されている第２の作動増幅器を有している
    ことを特徴とする請求項１記載の可変利得増幅器。
  3. 【請求項３】 前記可変利得増幅器は，第１と第２の入
    力端子と第１と第２の出力端子を有する差動入力ステー
    ジを含む制御回路と，入力脚部および出力脚部を有する
    電流ミラー回路を含んでおり，前記電流ミラー回路の入
    力脚部が差動ステージの第２の出力端子に接続されてお
    り，前記ステージの第１の出力端子と電流ミラー回路の
    出力脚部がそれぞれ第１の作動増幅器の逆変入力端子と
    第２の作動増幅器の逆変入力端子にそれぞれ接続されて
    いることを特徴とする請求項２記載の可変利得増幅器。
  4. 【請求項４】 前記第１と第２の可変抵抗負荷素子が，
    相互に接続されたゲート端子を有する電界効果トランジ
    スタを含んでいることを特徴とする請求項１記載の可変
    利得増幅器。
  5. 【請求項５】 前記第１と第２の可変抵抗回路素子が，
    相互に接続されたゲート端子を有する電界効果トランジ
    スタを含んでいることを特徴とする請求項１記載の可変
    利得増幅器。
  6. 【請求項６】 前記第３の可変抵抗負荷素子と第３の抵
    抗回路素子が，電界効果トランジスタであり，前記制御
    端子がゲート端子であることを特徴とする請求項２記載
    の可変利得増幅器。
  7. 【請求項７】 前記第３の可変抵抗負荷素子と第３の可
    変抵抗回路素子が，電界効果トランジスタであり，制御
    端子がゲート端子であることを特徴とする請求項３記載
    の可変利得増幅器。
  8. 【請求項８】 前記第１と第２の可変負荷素子が，相互
    に接続されたゲート端子を有する電界効果トランジスタ
    を含んでいることを特徴とする請求項２記載の可変利得
    増幅器。
  9. 【請求項９】 前記第１と第２の可変抵抗負荷素子が，
    相互に接続されたゲート端子を有する電界効果トランジ
    スタを含んでいることを特徴とする請求項３記載の可変
    利得増幅器。
  10. 【請求項１０】 前記第１と第２の可変抵抗回路素子
    が，相互に接続されたゲート端子を有する電界効果トラ
    ンジスタを含んでいることを特徴とする請求項２記載の
    可変利得増幅器。
  11. 【請求項１１】 前記第１と第２の可変抵抗回路素子
    が，相互に接続されたゲート端子を有する電界効果トラ
    ンジスタを含んでいることを特徴とする請求項３記載の
    可変利得増幅器。
  12. 【請求項１２】 前記第１と第２の可変抵抗回路素子
    が，相互に接続されたゲート端子を有する電界効果トラ
    ンジスタを含んでいることを特徴とする請求項４記載の
    可変利得増幅器。
  13. 【請求項１３】 第１および第２の入力端子と第１およ
    び第２の出力端子を有する可変利得増幅器において，第
    １と第２の端子を有する電圧発生装置に接続された差動
    ステージで前記増幅器の第１の入力端子を前記電圧発生
    装置の第２の端子に接続し，また，制御端子を有してい
    る第１の可変抵抗負荷素子と，前記増幅器の第２の入力
    端子を前記電圧発生装置の第２の端子に接続し，前記第
    １の可変抵抗負荷素子の前記制御端子に接続された制御
    端子を有している第２の可変抵抗負荷素子と，前記増幅
    器の前記第１の入力端子と前記第１の可変抵抗負荷素子
    との間に配置された第１の出力端子と，前記増幅器の第
    ２の入力端子と前記第２の可変抵抗負荷素子との間に配
    置された第２の出力端子とを含んでいる第１の利得ステ
    ージと，前記電圧発生装置の第１と第２の端子の間に前
    記第１の利得ステージでカスケード接続された第２の利
    得ステージであって，前記電圧発生装置の第１の端子に
    接続され，第１−第２ステージ出力端子，第２の端子，
    および制御端子を形成している第１の端子を有し，前記
    制御端子が前記差動ステージの第１の出力端子に接続さ
    れている第１のトランジスタと，前記電圧発生装置の第
    １の端子に接続され，第１−第２出力端子を形成してい
    る第１の端子，第２の端子，および制御端子を有し，前
    記制御端子が前記差動ステージの第２の出力端子に接続
    されている第２のトランジスタと，前記第１のトランジ
    スタの第２の端子を前記電圧発生装置の第２の端子に接
    続し，また，制御端子を有する第３の可変抵抗負荷素子
    と，前記第２のトランジスタの第２の端子を前記電圧発
    生装置の第２の端子に接続し，前記第３の可変抵抗負荷
    素子の制御端子に接続された制御端子を具備する第４の
    可変抵抗負荷素子を有する第２の利得ステージとを有す
    ることを特徴とする可変利得増幅器。
  14. 【請求項１４】 前記電圧発生装置の第１の端子を，前
    記第１と第２の可変抵抗負荷素子を接続している第１の
    回路ノードに接続し，第１端部端子，第２端部端子，お
    よび制御端子を有している第５の可変抵抗負荷素子と，
    逆変入力端子と，前記第５の可変抵抗負荷素子の第２の
    端部端子に接続された非逆変入力端子と，前記第５の可
    変抵抗負荷素子と第１の可変抵抗負荷素子の前記制御端
    子の両方に接続された出力端子を有する第１の作動増幅
    器と，前記第１の作動増幅器を前記第１の回路ノードに
    接続している第１の固定抵抗素子とを有する第１の制御
    回路と，前記電圧発生装置の第２の端子を前記第３およ
    び第４の可変抵抗負荷素子を結合している第２の回路ノ
    ードに結合しており，第１の端部端子，第２の端部端
    子，そして制御端子を有している第６の可変抵抗負荷素
    子と，逆変入力端子，前記第６の抵抗負荷素子の第２の
    端部に接続された非変入力端子と，そして前記第６の可
    変抵抗負荷素子と前記第４の可変抵抗負荷素子の前記制
    御端子の両方に接続されている出力端子を有する第２の
    作動増幅器と，前記第２の作動増幅器の入力端子を第２
    の電圧発生装置経由で第２の回路ノードに接続している
    第２の固定抵抗素子を有する第２の制御回路とから構成
    されることを特徴とする請求項１３記載の可変利得増幅
    器。
  15. 【請求項１５】 前記可変利得増幅器は，第１の入力端
    子と第２の入力端子を有する第３の制御回路を有し，前
    記第３の制御回路は，第１の入力端子，第２の入力端
    子，前記第１の作動増幅器の逆変入力端子に接続された
    第１の出力端子を有する差動入力ステージと，前記差動
    入力ステージの第２の出力端子に接続された入力脚部，
    前記第２の作動増幅器の逆変入力端部に接続された出力
    脚部を有する電流ミラー回路とを有することを特徴とす
    る請求項１４記載の可変利得増幅器。
  16. 【請求項１６】 第１と第２の入力端子および第１と第
    ２の出力端子を有する可変利得増幅器において，第１の
    端子と第２の端子を有する電圧発生装置に接続された十
    分な差動構造であり，可変負荷を提供し，さらに，エミ
    ッタ負帰還を提供するための第１および第２のインピー
    ダンス手段であって，前記増幅器の第１と第２の入力端
    子を前記電圧発生装置の第２の端子にそれぞれ接続して
    いる第１と第２のインピーダンス手段を含んでいる第１
    の利得ステージと，可変負荷を提供し，エミッタ負帰還
    を提供する第３および第４のインピーダンス手段であっ
    て，前記電圧発生装置の第１の端子を電圧発生装置の第
    ２の端子とそれぞれ結合する第３および第４のインピー
    ダンス手段とから構成される前記第１の利得ステージと
    カスケード接続された第２の利得ステージとから構成さ
    れることを特徴とする可変利得増幅器。
JP17166894A 1993-06-30 1994-06-30 可変利得増幅器 Pending JPH07147523A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP93830284A EP0632583B1 (en) 1993-06-30 1993-06-30 Variable gain amplifier
IT93830284.1 1993-06-30

Publications (1)

Publication Number Publication Date
JPH07147523A true JPH07147523A (ja) 1995-06-06

Family

ID=8215194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17166894A Pending JPH07147523A (ja) 1993-06-30 1994-06-30 可変利得増幅器

Country Status (4)

Country Link
US (1) US5477191A (ja)
EP (1) EP0632583B1 (ja)
JP (1) JPH07147523A (ja)
DE (1) DE69313624T2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499855B1 (ko) * 2002-12-12 2005-07-07 한국전자통신연구원 가변 이득 증폭기
KR100506351B1 (ko) * 2002-12-10 2005-08-05 한국전자통신연구원 가변 이득 증폭기
KR100657822B1 (ko) * 2005-12-09 2006-12-14 한국전자통신연구원 광대역 가변 이득 증폭기
KR100813464B1 (ko) * 2006-11-24 2008-03-13 (주)에프씨아이 저 전력 가변이득증폭기
JP2008182755A (ja) * 1997-01-27 2008-08-07 Qualcomm Inc 高ダイナミックレンジ可変利得増幅器
WO2012099340A3 (ko) * 2011-01-21 2012-09-20 알피니언메디칼시스템 주식회사 가변이득증폭 장치
KR101330197B1 (ko) * 2011-01-21 2013-11-20 알피니언메디칼시스템 주식회사 가변이득증폭 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684429A (en) * 1995-09-14 1997-11-04 Ncr Corporation CMOS gigabit serial link differential transmitter and receiver
US5880631A (en) * 1996-02-28 1999-03-09 Qualcomm Incorporated High dynamic range variable gain amplifier
FR2745666B1 (fr) 1996-02-29 1998-05-22 Sgs Thomson Microelectronics Circuit de reglage de gain automatique utilisant un condensateur pour reduire le couplage de bruit numerique
FR2745665B1 (fr) * 1996-02-29 1998-05-22 Sgs Thomson Microelectronics Circuit de reglage de gain automatique utilisant un amplificateur pour reduire le couplage de bruit numerique
US5901350A (en) * 1996-09-30 1999-05-04 Fairchild Semiconductor Corporation Low distortion large swing frequency down coverter filter amplifier circuit
US5748027A (en) * 1997-02-03 1998-05-05 Maxim Integrated Products, Inc. Low power, high linearity log-linear control method and apparatus
US5990740A (en) * 1997-12-02 1999-11-23 Nokia Mobile Phones Differential amplifier with adjustable linearity
US6084471A (en) * 1997-12-19 2000-07-04 Nokia Mobile Phones Soft-limiting control circuit for variable gain amplifiers
US6882185B1 (en) 1998-07-02 2005-04-19 Qualcomm, Incorporated Exponential current generator and method
US6445251B1 (en) 1998-09-30 2002-09-03 Conexant Systems, Inc. Variable gain amplifier with high linearity and low noise
US6078219A (en) * 1998-10-28 2000-06-20 Ericsson Inc. Wide range single stage variable gain amplifier
IT1313379B1 (it) * 1999-01-18 2002-07-23 St Microelectronics Srl Trasconduttore mos con ampio campo di tarabilita'
US6462584B1 (en) * 1999-02-13 2002-10-08 Integrated Device Technology, Inc. Generating a tail current for a differential transistor pair using a capacitive device to project a current flowing through a current source device onto a node having a different voltage than the current source device
US6356485B1 (en) 1999-02-13 2002-03-12 Integrated Device Technology, Inc. Merging write cycles by comparing at least a portion of the respective write cycle addresses
US6271688B1 (en) 1999-06-17 2001-08-07 Stmicroelectronics S.R.L. MOS transconductor with broad trimming range
US6472908B1 (en) * 2000-02-03 2002-10-29 Applied Micro Circuits Corporation Differential output driver circuit and method for same
US6803819B2 (en) * 2002-05-29 2004-10-12 Integrant Technologies Inc. Variable gain amplifier having improved gain slope characteristic and linearity
JP2017028043A (ja) * 2015-07-21 2017-02-02 住友電気工業株式会社 レーザ駆動回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3684974A (en) * 1968-01-29 1972-08-15 Motorola Inc Automatic gain control rf-if amplifier
FR1600222A (ja) * 1968-12-31 1970-07-20
US4413235A (en) * 1981-02-23 1983-11-01 Motorola, Inc. Low temperature coefficient logarithmic electronic gain controlled amplifier
JPS6066509A (ja) * 1983-09-21 1985-04-16 Sony Corp 利得制御増幅回路
JPS6096012A (ja) * 1983-10-31 1985-05-29 Matsushita Electric Ind Co Ltd 可変利得増幅器
US5365192A (en) * 1993-08-11 1994-11-15 Trimble Navigation Limited AC-coupled single-ended or differential-input radio frequency amplifier integrated circuit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182755A (ja) * 1997-01-27 2008-08-07 Qualcomm Inc 高ダイナミックレンジ可変利得増幅器
JP2010051011A (ja) * 1997-01-27 2010-03-04 Qualcomm Inc 高ダイナミックレンジ可変利得増幅器
KR100506351B1 (ko) * 2002-12-10 2005-08-05 한국전자통신연구원 가변 이득 증폭기
US7046089B2 (en) 2002-12-10 2006-05-16 Electronics And Telecommunications Research Institute Variable gain amplifier
KR100499855B1 (ko) * 2002-12-12 2005-07-07 한국전자통신연구원 가변 이득 증폭기
KR100657822B1 (ko) * 2005-12-09 2006-12-14 한국전자통신연구원 광대역 가변 이득 증폭기
KR100813464B1 (ko) * 2006-11-24 2008-03-13 (주)에프씨아이 저 전력 가변이득증폭기
WO2012099340A3 (ko) * 2011-01-21 2012-09-20 알피니언메디칼시스템 주식회사 가변이득증폭 장치
KR101330197B1 (ko) * 2011-01-21 2013-11-20 알피니언메디칼시스템 주식회사 가변이득증폭 장치

Also Published As

Publication number Publication date
DE69313624D1 (de) 1997-10-09
EP0632583B1 (en) 1997-09-03
US5477191A (en) 1995-12-19
DE69313624T2 (de) 1998-04-02
EP0632583A1 (en) 1995-01-04

Similar Documents

Publication Publication Date Title
JPH07147523A (ja) 可変利得増幅器
US5668468A (en) Common mode stabilizing circuit and method
JPH027522B2 (ja)
JP3088262B2 (ja) 低歪差動増幅回路
JPH0775289B2 (ja) 相互コンダクタンス増幅回路
JPH0563466A (ja) マイクロホーン用高入力インピーダンス・低ノイズ増幅器
US3042875A (en) D.c.-a.c. transistor amplifier
US4101842A (en) Differential amplifier
US6278299B1 (en) Voltage to current converter
JPS645370Y2 (ja)
US4385364A (en) Electronic gain control circuit
JPH0346581Y2 (ja)
JPH0576807B2 (ja)
JPS6132842B2 (ja)
JPH06120747A (ja) 差動増幅器
JPH0527282B2 (ja)
US7342432B2 (en) Mixer circuit having improved linearity and noise figure
JPH06232654A (ja) 演算増幅回路
JPS641785Y2 (ja)
JPH04119005A (ja) 演算増幅回路
JPS6121857Y2 (ja)
KR830001978B1 (ko) 전력 증폭회로
JP2600648B2 (ja) 差動増幅回路
JP2977022B2 (ja) 周波数ミキサ回路
JPH0326670Y2 (ja)