JPH0575404A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPH0575404A JPH0575404A JP3231297A JP23129791A JPH0575404A JP H0575404 A JPH0575404 A JP H0575404A JP 3231297 A JP3231297 A JP 3231297A JP 23129791 A JP23129791 A JP 23129791A JP H0575404 A JPH0575404 A JP H0575404A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- clamp
- transistor
- clamp circuit
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】短いクランプ期間でもす早くクランプが行える
帰還型クランプ回路を提供する。 【構成】帰還型クランプ回路の帰還用アンプ（本図）
で、差動構成のアンプＱ１，Ｑ２とこの定電流源Ｑ５と
の接続点の電圧Ｖ１の最低電圧を、ベースが所定電位Ｖ
２のバイアスされたトランジスタＱ７等により、基準電
圧が入力するトランジスタＱ１がＯＮする電圧よりも低
い電圧の範囲でなるべく高い電圧になるように設定して
おくことにより、入力端子１に高電圧が入力した場合Ｖ
１が少し昇圧しただけでトランジスタＱ１がＯＮするの
です早く出力端子３から信号を出力できる。
帰還型クランプ回路を提供する。 【構成】帰還型クランプ回路の帰還用アンプ（本図）
で、差動構成のアンプＱ１，Ｑ２とこの定電流源Ｑ５と
の接続点の電圧Ｖ１の最低電圧を、ベースが所定電位Ｖ
２のバイアスされたトランジスタＱ７等により、基準電
圧が入力するトランジスタＱ１がＯＮする電圧よりも低
い電圧の範囲でなるべく高い電圧になるように設定して
おくことにより、入力端子１に高電圧が入力した場合Ｖ
１が少し昇圧しただけでトランジスタＱ１がＯＮするの
です早く出力端子３から信号を出力できる。
Description
【０００１】
【産業上の利用分野】本発明はクランプ回路に関し、特
に帰還型のクランプ回路に関する。
に帰還型のクランプ回路に関する。
【０００２】
【従来の技術】帰還型クランプ回路は、図３に示すよう
に入力端子９に入力される信号Ｖｉｎが抵抗Ｒ６とバッ
ファ１０を通ったあとの出力信号Ｖｏｕｔのクランプ期
間電圧が基準電圧Ｖｒｅｆと等しくなるように帰還アン
プ１３が電流Ｉｆｂを制御している。
に入力端子９に入力される信号Ｖｉｎが抵抗Ｒ６とバッ
ファ１０を通ったあとの出力信号Ｖｏｕｔのクランプ期
間電圧が基準電圧Ｖｒｅｆと等しくなるように帰還アン
プ１３が電流Ｉｆｂを制御している。
【０００３】ここで帰還アンプ１３はクランプ期間だけ
ｏｎするが、そのスイッチング方法は図４の従来の帰還
アンプの等価回路図に示すように、帰還アンプとして動
作するトランジスタＱ１，Ｑ２で構成される差動回路の
定電流Ｉ１を、トランジスタＱ８，Ｑ９で構成されるコ
ンパレータで定電流供給用のカレントミラーを構成する
トランジスタＱ５，Ｑ６をＣＰ入力端子５に入力される
クランプパルスにより、ｏｎ−ｏｆｆしている。
ｏｎするが、そのスイッチング方法は図４の従来の帰還
アンプの等価回路図に示すように、帰還アンプとして動
作するトランジスタＱ１，Ｑ２で構成される差動回路の
定電流Ｉ１を、トランジスタＱ８，Ｑ９で構成されるコ
ンパレータで定電流供給用のカレントミラーを構成する
トランジスタＱ５，Ｑ６をＣＰ入力端子５に入力される
クランプパルスにより、ｏｎ−ｏｆｆしている。
【０００４】
【発明が解決しようとする課題】従来のクランプ回路の
帰還アンプのスイッチング方法では、帰還アンプのトラ
ンジスタＱ１，Ｑ２のエミッタ電位がＱ１，Ｑ２，Ｑ５
の接合容量等の影響によりクランプパルスに対応した立
ち上がり、立ち下がりに時間がかかり、図２（ｃ）に示
すような波形になる。映像系の信号処理で使われるクラ
ンプパルスは１μｓ程度の短いものがある為、クランプ
期間に帰還アンプが正常な動作状態にならない、または
クランプ期間が終わっても帰還アンプがｏｆｆしないで
信号期間にかかってしまうなど、クランプ動作が不安定
になるという問題点があった。
帰還アンプのスイッチング方法では、帰還アンプのトラ
ンジスタＱ１，Ｑ２のエミッタ電位がＱ１，Ｑ２，Ｑ５
の接合容量等の影響によりクランプパルスに対応した立
ち上がり、立ち下がりに時間がかかり、図２（ｃ）に示
すような波形になる。映像系の信号処理で使われるクラ
ンプパルスは１μｓ程度の短いものがある為、クランプ
期間に帰還アンプが正常な動作状態にならない、または
クランプ期間が終わっても帰還アンプがｏｆｆしないで
信号期間にかかってしまうなど、クランプ動作が不安定
になるという問題点があった。
【０００５】
【課題を解決するための手段】本発明のクランプ回路
は、帰還アンプの定電流供給トランジスタのコレクタ電
位を、クランプ期間以外はある電位に固定するためのト
ランジスタを備えている。
は、帰還アンプの定電流供給トランジスタのコレクタ電
位を、クランプ期間以外はある電位に固定するためのト
ランジスタを備えている。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のクランプ回路用帰還アン
プの等価回路図である。
る。図１は本発明の一実施例のクランプ回路用帰還アン
プの等価回路図である。
【０００７】トランジスタＱ１，Ｑ２で構成される帰還
アンプ用の差動回路には、トランジスタＱ５，Ｑ６で構
成されるカレントミラー回路により定電流Ｉ１が常時供
給されており、トランジスタＱ５のコレクタにはベース
が電圧Ｖ２でバイアスされたトランジスタＱ７のエミッ
タと、トランジスタＱ９とエミッタ共通でコンパレータ
を形成し、ベースが電圧Ｖ３にバイアスされたトランジ
スタＱ８のコレクタがつながっている。コンパレータを
形成する片方のトランジスタＱ９のベースはＣＰ入力端
子５であり、ここにクランプパルスが供給され、トラン
ジスタＱ８，Ｑ７はクランプパルスと逆位相でｏｎ−ｏ
ｆｆする。ここでトランジスタＱ７のベース電位Ｖ２は
（Ｖ２−ＶBE(Q7)）＋Ｖα＜Ｖｒｅｆ＋ＶBE(Q1)）を満
足する電圧とし、Ｖαはクランプ期間にトランジスタＱ
７がｏｎしない充分な電圧値とする。さらに、定電流Ｉ
１とＩ３はＩ１＜Ｉ３となるように設定しておけば、ク
ランプ期間以外のみトランジスタＱ７がｏｎする為、帰
還アンプの定電流供給トランジスタＱ５のコレクタ電位
は図２（ｂ）のようになり、立ち上がり、立ち下がりの
両方が素早くなる。
アンプ用の差動回路には、トランジスタＱ５，Ｑ６で構
成されるカレントミラー回路により定電流Ｉ１が常時供
給されており、トランジスタＱ５のコレクタにはベース
が電圧Ｖ２でバイアスされたトランジスタＱ７のエミッ
タと、トランジスタＱ９とエミッタ共通でコンパレータ
を形成し、ベースが電圧Ｖ３にバイアスされたトランジ
スタＱ８のコレクタがつながっている。コンパレータを
形成する片方のトランジスタＱ９のベースはＣＰ入力端
子５であり、ここにクランプパルスが供給され、トラン
ジスタＱ８，Ｑ７はクランプパルスと逆位相でｏｎ−ｏ
ｆｆする。ここでトランジスタＱ７のベース電位Ｖ２は
（Ｖ２−ＶBE(Q7)）＋Ｖα＜Ｖｒｅｆ＋ＶBE(Q1)）を満
足する電圧とし、Ｖαはクランプ期間にトランジスタＱ
７がｏｎしない充分な電圧値とする。さらに、定電流Ｉ
１とＩ３はＩ１＜Ｉ３となるように設定しておけば、ク
ランプ期間以外のみトランジスタＱ７がｏｎする為、帰
還アンプの定電流供給トランジスタＱ５のコレクタ電位
は図２（ｂ）のようになり、立ち上がり、立ち下がりの
両方が素早くなる。
【０００８】
【発明の効果】以上説明したように本発明は、帰還型ク
ランプ回路の帰還アンプのスイッチングをする定電流供
給トランジスタの、クランプ期間以外のコレクタ電位を
固定するトランジスタを付加したことにより、帰還アン
プのｏｎ−ｏｆｆを素早くできる為、クランプ期間が短
くてもクランプ動作が安定にできるという効果がある。
ランプ回路の帰還アンプのスイッチングをする定電流供
給トランジスタの、クランプ期間以外のコレクタ電位を
固定するトランジスタを付加したことにより、帰還アン
プのｏｎ−ｏｆｆを素早くできる為、クランプ期間が短
くてもクランプ動作が安定にできるという効果がある。
【０００９】
【図１】本発明の一実施例の等価回路である。
【図２】図１及び図４の回路のトランジスタＱ５のコレ
クタ電位の波形図である。
クタ電位の波形図である。
【図３】本発明の帰還型クランプ回路のブロック図であ
る。
る。
【図４】従来の帰還回路の等価回路図である。
１，２ 入力端子 ３ 出力端子 ４ 高位側電源端子 ５ ＣＰ入力端子 ６ 低電位側電源端子 ７，８ 定電流源 ９ 入力端子 １０ バッファ １１ クランプ容量 １２ クランプ端子 １３ 帰還アンプ １４ 出力端子 Ｑ１，Ｑ２，Ｑ５，Ｑ６ ＰＮＰトランジスタ Ｑ３，Ｑ４，Ｑ７〜Ｑ１０ ＮＰＮトランジスタ Ｒ１〜Ｒ７ 抵抗 Ｖｒｅｆ 基準電圧
Claims (1)
- 【請求項１】 帰還型のクランプ回路において、帰還用
アンプに差動構成のアンプを用い、前記差動アンプの定
電流供給用トランジスタのコレクタにベースがある電位
にバイアスされたトランジスタのエミッタと、差動型の
コンパレータを形成するエミッタ共通トランジスタの一
方のトランジスタのコレクタがつながり、前記コンパレ
ータのエミッタ共通の他方のトランジスタのベースにク
ランプパルスが入力されることを特徴とするクランプ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3231297A JPH0575404A (ja) | 1991-09-11 | 1991-09-11 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3231297A JPH0575404A (ja) | 1991-09-11 | 1991-09-11 | クランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575404A true JPH0575404A (ja) | 1993-03-26 |
Family
ID=16921409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3231297A Pending JPH0575404A (ja) | 1991-09-11 | 1991-09-11 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575404A (ja) |
-
1991
- 1991-09-11 JP JP3231297A patent/JPH0575404A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04315207A (ja) | 電源回路 | |
| US5157347A (en) | Switching bridge amplifier | |
| JPS606576B2 (ja) | 信号変換回路 | |
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| JPH0575404A (ja) | クランプ回路 | |
| JPH04229705A (ja) | 電流増幅装置 | |
| US5907260A (en) | Differential amplifying circuit | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| GB2100086A (en) | Circuit arrangement for the protection of the final state of an integrated circuit power amplifier for vertical deflection in television receivers | |
| JPH0139014Y2 (ja) | ||
| SU1665354A1 (ru) | Компенсационный стабилизатор посто нного напр жени | |
| JP2933443B2 (ja) | 正負波形分離回路 | |
| JPH09305245A (ja) | リモートセンス式電源装置 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPS6244574Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| US5337355A (en) | Supply circuit device for a user's telephone circuit, having a low voltage loss | |
| JP2789926B2 (ja) | 全波整流回路 | |
| JPH0419881Y2 (ja) | ||
| JPH0865061A (ja) | アイドリング電流制御回路 | |
| JPH0441612Y2 (ja) | ||
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JP2723650B2 (ja) | 信号切替回路 | |
| JPS60148207A (ja) | クランプ回路付差動増幅回路 |