JPH0576085B2 - - Google Patents

Description

【発明の詳細な説明】 発明の背景 この発明は、遅延時間の異なる複数の入力信号
の混合を制御するような高周波用等化器に関す
る。

記録された信号、特に磁気的に記録された信号
の再生時においては、周波数レスポンスのロール
オフを補償することが望ましい。

ビデオテープの記録または再生には、信号が周
波数復調器に入力する前にこれが補正されるよう
にしなければならない。オーデイオシステムにお
いてさえも、周波数に関する振幅のロールオフを
補正することが望ましく、また、しばしば必要で
もある。

従来、この補正は直列に接続された複数の遅延
素子を有する遅延装置を利用する等化回路によつ
てなされるようになつている。この遅延装置の最
終出力は、時間遅延によつて生じる位相シフトに
より、合成信号がある定められた周波数範囲以上
にわたつて平坦な周波数レスポンスを有するよう
な既知の方法で、直列接続の遅延素子に沿うタツ
プに結合されている。

ビデオテープ記録再生装置における複数の回転
磁気ヘツドのように、複数の記録用磁気ヘツドを
再生時に用いなければならない状態においては、
このロールオフの修正は各磁気ヘツドに対して異
なつている。また、往々にして周波数特性が平坦
となるように修正される周波数範囲も変えること
が望ましい。

従来、高周波等化回路を制御するのに好適な方
法はいくつか存在するが、これらの従来方法では
磁気媒体から再生される信号中にその制御信号が
入つてしまう。これは明らかに望ましくない。つ
まり、ここで要求するものは等化制御信号を出力
信号に重畳することのない制御可能な高周波用等
化器である。

発明の概要 この発明は、それぞれ対の出力段を有するとと
もに並列に接続された２個の信号制御枝路を、特
に、設けることにより、コントロール信号成分を
混入することなく、２個のまたは２個以上の信号
の混合のコントロールについての問題を解決する
ものである。対の出力段の一方の出力は接地点に
分路され、他方の出力は合成出力端子に接続され
ている。混合されるべき信号の１つは両枝路に供
給される。この第１の信号と混合されるべき第２
及び又は第３の信号は両枝路のそれぞれ別々の枝
路の制御素子にそれぞれ供給される。

その枝路出力段は制御ラインにより制御可能で
あり、予め定められた大きさ及び極性の制御信号
が制御ラインに供給されると、一方の枝路の出力
段の一方は、その出力信号がアースに分路される
こととなり、他方の枝路の対応する出力段は出力
信号を合成出力端子に供給することとなる。もし
も、極性及び大きさの異なる制御信号が制御ライ
ンに供給されると上記出力段の状態は反転する。

２個の枝路は中点で相互に連結されているの
で、混合されるべき第２の信号はそのままの極性
状態で出力段の一方に、極性反転された状態で他
方に、現われるようになる。同様にして、第３の
信号は極性反転された状態で出力段の一方に、極
性反転されない状態で出力段の他方に、それぞれ
現われる。こうして、制御信号ラインに供給され
る制御信号の大きさ及び極性を適当に選定するこ
とにより、第１の信号と第２及び第３の信号と
を、極性反転した状態及び極性反転しない状態に
おいて、種々の割合で合成することが可能であ
り、それらの信号の望むいかなる組み合わせも許
される。同時に、合成出力端子に現われないよう
にされる信号の部分は接地端に分路されるので、
出力信号の振幅は制御信号によつては影響されな
い。従つて、制御信号は合成出力端子にはその信
号の一部としても現われない。

即ち、互いに遅延時間の異なる２またはそれ以
上の入力信号を制御信号に応じて選択的に合成し
て、制御信号を合成出力信号中に混入させないで
合成出力信号を得る高周波用等化器において、１
対の差動接続の第１及び第２のトランジスタ５
４，５６、並びに１対の差動接続の第３及び第４
のトランジスタ７０，７２の内、第１のトランジ
スタ５４及び第３のトランジスタ７０の各コレク
タを第１の電源供給源に接続し、第２のトランジ
スタ５６及び第３のトランジスタ７０の各ベース
に利得制御のための制御信号を供給するための手
段７４，７６，７８を接続し、第１及び第２のト
ランジスタ５４，５６のエミツタを第５のトラン
ジスタ５２のコレクタに夫々接続し、第３及び第
４のトランジスタ７０，７２のエミツタを第６の
トランジスタ６８のコレクタに夫々接続し、第５
のトランジスタ５２のエミツタに第７のトランジ
スタ３８のコレクタを接続し、第６のトランジス
タ６８のエミツタに第８のトランジスタ４２のコ
レクタを接続し、第７のトランジスタ３８及び第
８のトランジスタ４２のエミツタ間を接続し、こ
の接続点を第２の電源供給源に接続し、第５のト
ランジスタ５２のエミツタと第７のトランジスタ
３８のコレクタとの接続点及び第６のトランジス
タ５２のエミツタと第８のトランジスタ４２との
接続点間を、インピーダンス素子６４，６６を介
して接続し、２またはそれ以上の入力信号中の第
１の入力信号を供給するための第１の信号供給手
段｛３６，４０他｝を第７のトランジスタ３８及
び第８のトランジスタ４２の各ベースに接続し、
２またはそれ以上の入力信号中の第２の入力信号
を供給するための第２の信号入力手段｛６０他｝
を第５のトランジスタ５２のベースに接続し、第
２のトランジスタ５６及び第４のトランジスタ７
２の各コレクタを接続し、その接続点から合成出
力信号を得る合成出力端子を導出し、２またはそ
れ以上の入力信号中の第１の入力信号を供給する
ための第１の信号入力手段｛３６，４０他｝また
は２またはそれ以上の入力信号中の第２の入力信
号を供給するための第２の信号入力手段｛６０
他｝の少なくとも一方に遅延信号を供給するよう
にしたことにより、例えば記録再生装置に適用し
た場合においては、記録再生ヘツドの出力を制御
信号によつて選択するにあたり、それと同時に記
録再生ヘツドから得られる出力信号中に制御信号
を混入させることなく、その選択を行うことがで
きるようにしたものである。

高周波等化器が複数の記録用回転ヘツドを有す
るタイプのビテオテープ記録再生装置用の高周波
等化器として使用されるときは、記録ヘツドの回
転を検出する手段と、記録ヘツドの回転角位置を
示す制御信号を得る手段とが設けられる。上記記
録ヘツドの位置制御信号に応じる手段は、記録ヘ
ツドの角位置を表わす制御信号を等化回路の制御
入力に供給する。

従つて、本発明の目的は、出力信号に制御信号
を混入させることなく、制御信号に応じて複数の
信号を混合して取り出すようになした制御回路を
提供することである。

実施例の詳細な説明 先ず、第１図について説明すると、直列接続さ
れた複数の遅延素子１２，１４，１６，１８及び
２０からなる遅延線１０が、入力端子２２とエミ
ツタホロワ接続されたNPNトランジスタのバツ
フア段２４との間に接続される。

遅延線１０において、入力端子２２と遅延素子
１４との間の点２６は１極３投スイツチ２８の一
つの端子を通じてエミツタホロワ接続された
NPNトランジスタ３０のベースに接続される。
スイツチ２８の残りの端子の、一つは接地される
とともに、他は遅延線１０の遅延素子１４と１６
との間の点３２に接続される。したがつて、トラ
ンジスタ３０に供給される遅延信号は、スイツチ
２８の位置によつて選択される。

遅延線バツフア段からの出力はトランジスタ２
４のエミツタに取り出され、コンデンサ３４の一
端側に供給される。このコンデンサ３４の他端側
は抵抗器３６を通じてNPNトランジスタ３８の
ベースに接続されるとともに抵抗器４０を通じて
NPNトランジスタ４２のベースに接続される。
トランジスタ３８及び４２のエミツタはそれぞれ
抵抗器４４及び４６を介して平衡ポテンシヨメー
タ４８の両端にそれぞれ接続される。このポテン
シヨメータ４８の接触子はコンデンサ５０を介し
て接地されるとともに直線的に−12ボルトの電源
に接続される。

トランジスタ３８及び４２は、並列２枝路の等
化回路の下半分を構成する。トランジスタ３８の
コレクタはNPNトランジスタ５２のエミツタに
接続される。トランジスタ５２のコレクタは
NPNトランジスタ５４及び５６のエミツタのそ
れぞれに接続される。トランジスタ５４のベース
は抵抗器５８を通じて接地される。トランジスタ
５２のベースは抵抗器６０とコンデンサ６２の直
列接続を介してトランジスタ３０のエミツタに接
続される。

トランジスタ３８と４２とのコレクタ間におい
て、抵抗６４がコンデンサ６６と直列に接続され
る。トランジスタ４２のコレクタは、２個の
NPNトランジスタ７０及び７２のエミツタにコ
レクタが接続されたトランジスタ６８のエミツタ
に接続される。

トランジスタ５６と７０のベースはそれぞれ抵
抗器７４及び７６を通じて、それぞれ制御信号入
力ライン７８に接続される。トランジスタ７２の
ベースは抵抗器８０を通じて接地される。トラン
ジスタ５６と７２のコレクタは、ともに合成信号
出力ライン８２に接続され、またトランジスタ５
４及び７０のコレクタは、ともに他端が接地され
ているコンデンサ８４の一側に接続される。

トランジスタ６８のベースは抵抗器８６とコン
デンサ８８との直列接続を介して接地される。制
御信号入力ライン７８は、スイツチ９０を介して
調整可能なバイアス源９２と外部制御信号入力端
子９４とに選択的に接続される。

動作について説明すると、バツフア２４より取
り出された最初の信号は対のトランジスタ３８，
４２のベーズに供給される。このときトランジス
タ５４，５６，７０及び７２のすべてが導電状態
にあると、この最初の信号はこれらトランジスタ
のコレクタに現われる。トランジスタ５４と７０
のコレクタはコンデンサ８４を通じて接地されて
いるので、これらトランジスタ５４，７０のコレ
クタの信号は有効に使用されず、トランジスタ５
６及び７２のコレクタに得られる信号のみが合成
信号出力ライン８２に到達する。

トランジスタ３８及び４２のエミツタ抵抗４４
及び４６は同じ値であるので、これらトランジス
タ３８，４２のコレクタから同じ大きさで、かつ
同位相で信号電流が現われる。差動トランジスタ
５４，５６と、一方の差動トランジスタ７０，７
２において、トランジスタ５６のベース電圧が差
動トランジスタ５４のベース電圧より、また、差
動トランジスタ７０のベース電圧が差動トランジ
スタ７２のベース電圧より十分正の制御信号が制
御ライン７８を通じて供給されると、差動トラン
ジスタ５４及び７２は夫々オフ状態となり、一方
差動トランジスタ５４及び７０は夫々オン状態と
なる。

この状態において、トランジスタ５２及び６８
に流れる夫々のコレクタ電流は、トランジスタ５
６及び７０にのみ流れ、トランジスタ５４及び７
２に全く流れない。また、トランジスタ３８のコ
レクタ出力信号電流はトランジスタ５２を通じ
て、更にトランジスタ５６のコレクタを介して出
力信号ライン８２に供給される。また、トランジ
スタ４２のコレクタ出力信号電流もトランジスタ
７０のコレクタを介して接地用コンデンサＣ５１
を介して交流的に接地される。

更に出力ライン８２において、制御信号が十分
大きくなつても、トランジスタ５４及び５６、ト
ランジスタ７０及び７２は夫々差動型回路を形成
しているため、負荷抵抗Ｒ１４２とトランジスタ
７２のコレクタの共通接続点の電流増減は変わら
ない。即ち、この状態でトランジスタ５６と７０
のコレクタ電流が増加した分トランジスタ５４と
７２のコレクタ電流は減少する。この結果負荷抵
抗Ｒ１４２｛抵抗器Ｒ１４１に流れる電流は常に
一定である｝を流れる電流はトランジスタ５６と
トランジスタ７２のコレクタ電流の和であるか
ら、制御電圧が変わつても更に制御電圧が十分正
の場合でも常に一定となる。

即ち、制御信号に対して出力ライン８２の信号
レベルは変化せず、出力ラインには制御信号は全
く現れない（バランスしているからである）。一
方トランジスタ３８及び５２と、トランジスタ４
２及び６８のコレクタ信号電流のみが変化電流と
して夫々トランジスタ５６及び７２のコレクタを
介して信号ライン８２に取り出せる。

負極性の制御信号が制御信号ライン７８に供給
されると、逆の結果が生じる。トランジスタ５６
はトランジスタ５４よりもかなり導電性が低くな
る。したがつて、トランジスタ５２を通じた全て
の信号は接地端に分路されるのに反してトランジ
スタ６８を通じる信号は合成出力端子に接続され
たトランジスタのコレクタに現われる。制御ライ
ン７２に供給される制御電圧についてたとえ何が
なされようと、出力ライン８２上の信号出力のレ
ベルについては何の影響もない。ライン８２上の
信号の直流電流動作点は、ライン７８に供給され
る制御信号入力の変化にかかわらず変化しない。

点２６あるいは３２から導出され、トランジス
タ３０のエミツタに現われる反射的信号は第２の
入力信号を構成する。そして、この信号はトラン
ジスタ５２，５４及び５６からなる左側の枝路に
供給され、また、抵抗器６４とコンデンサ６６を
通じてトランジスタ６８，７０及び７２からなる
右側の枝路に供給される。この信号はトランジス
タ５４及び５６のコレクタに極性反転された状態
で現われ、また、トランジスタ７０及び７２のコ
レクタに極性反転されない状態で現われる。した
がつて、制御信号ライン７８に供給される制御信
号がトランジスタ５４，５６，７０及び７２がす
べて同じ導電状態であるように選定されると、極
性反転された信号とそうでない信号は互いに打ち
消し合うので、トランジスタ３０の出力端に取り
出される信号によるライン８２の出力としては何
も得られない。

しかしながら、ライン７８に供給される制御信
号がトランジスタ５６及び７０がトランジスタ５
４及び７２よりもかなりより導電状態になるよう
に選定されると、トランジスタ３０からの出力信
号の極性反転されたものは、出力ライン８２に現
われ、極性反転されなかつたものは接地端に分路
される。その結果、バツフア段２４から得られた
信号出力から点２６あるいは３２に得られる信号
が減算されることになる。

逆に、ライン７８に供給される信号がトランジ
スタ５４及び７２がトランジスタ５６及び７０よ
りも、かなりより導電状態になるように選定され
ると、トランジスタ３０のエミツタからの信号の
極性反転されたものは、接地端に分路され、極性
反転されなかつたものは出力ライン８２に現われ
る。

この結果、前者の場合は等化回路に対してロー
ルオフ特性を生じさせ、後者の場合は上昇特性と
なる。両場合においては、どのようにしても制御
電圧は直流電流動作点を変えることはなく、しか
も、出力信号の一部として現われることもない。

出力信号ライン８２に接続された、概略的に参
照番号９６により示される回路は、ビデオテープ
記録再生装置（図示せず）の残りの回路にイコラ
イズされた高周波信号出力を供給するときにバツ
フアとして働くものである。

上述した全てのトランジスタには、図に示され
ているように、種々の抵抗と電源からなる周知の
手段により適当なバイアスが与えられている。こ
のバイアス方法は慣用的であるのでより詳細な説
明は省略する。

次に、第１図に示した実施例の変形例が表わさ
れている第２図Ａ及びＢについて説明しよう。

この例においては第１図の実施例の場合と同じ
機能を果たし、また基本的に同様に接続されてい
る同じ素子については、第１図の例の説明に用い
た参照番号と同じものを付す。ただし、この例で
は参照番号に100を加えたものとする。したがつ
て、例えば、第１図のバツフアトランジスタ２４
は第２図Ａではトランジスタ１２４として表わ
す。第２図Ａと第２図Ｂの例の間の違いは以下に
述べる点のみである。他の点においては、第２図
Ａ及びＢの例は、第１図の例と同様に動作し、ま
た構成される。

第２図Ａに示される遅延線１１０においては、
付加的な遅延素子１２１，１２３及び１２５が遅
延素子１２０とトランジスタ１２４のベースとの
間に直列に接続されている。また、タツプ１２７
が、遅延線において、遅延素子１１８と１２０と
の間に設けられ、また、タツプ１２９が遅延素子
１２０と１２１との間に設けられる。さらに、遅
延線において、遅延素子１１６と１１８との間に
タツプ１３１が設けられる。タツプ１３１がロー
タリスイツチ１２８の第４の端子に接続される。
タツプ１２７と１２９はロータリスイツチ１３３
の別々の端子にそれぞれ接続される。このロータ
リスイツチ１３３の可動接点端子はエミツタホロ
ワ構成のNPNトランジスタ１３５のベースに接
続される。

したがつて、トランジスタ１２４，１３０及び
１３５のエミツタに導出される出力信号は、第２
図Ｂに示される等化回路へのそれぞれ第１、第２
及び第３図の入力信号を構成する。

次に、第２図Ｂについて説明するに、第１図の
例と同様に、バツフア段１２４の出力に現われる
第１の信号はトランジスタ１３８と１４２のベー
スに供給される。トランジスタ１３０のエミツタ
に現われる第２の信号はトランジスタ１５２のベ
ースに供給される。トランジスタ１３５のエミツ
タに現われる第３の信号は抵抗器１８６と直列に
接続されたコンデンサ１８８を通じてトランジス
タ１６８のベースに供給される。第１図の例にお
いては、対応するトランジスタ６８のベースは抵
抗とコンデンサの同様の組み合わせを通じて接地
端に接続されていたことが想起されるであろう。

制御信号入力ライン１７８は抵抗１７９を通じ
てスイツチ部品１８１により制御されるホール素
子に接続される。スイツチ部品、１８１は、この
スイツチ部品１８１のホール素子によつてその回
転角位置が検出される記録用回転磁気ヘツドの位
置に対応して外部信号源からある定められた極性
及び又は大きさの制御信号、あるいはこれと異な
る極性及び又は大きさの制御信号を交互に供給す
る。したがつて、各記録再生ヘツドが磁気テープ
から信号を再生しあるいは記録する位置に回転す
ると、その特別の記録再生ヘツドに適切な別の制
御信号が高周波等化回路に供給される。

動作的には、この等化制御回路は第１図を参照
して説明した回路と基本的に同様の働きをなす。
唯一の違いは遅延線１１０中のタツプ１２７ある
いは１２９に得られる信号は、トランジスタアン
プ１３５を通じてトランジスタ１６８のベースの
第３信号入力端子に供給されることである。この
第３の信号はトランジスタ１７０及び１７２のコ
レクタに極性反転された状態で現われるとともに
トランジスタ１５４及び１５６のコレクタに極性
反転されない状態で現われる。さらに、ライン１
７８上に現われる制御信号の大きさ及び極性を適
当に選定することによつて、ライン１８２に導き
出される出力中に制御信号が現われることなく、
望ましい方法で第３の信号と第１及び第２の信号
が合成される。

ちなみに、スイツチ１２８及び１３３は等化回
路中に用いられる複数の遅延素子を選択するため
のものである。

次に、第３図について説明するに、この第３図
には、前述のような等化回路と類似の制御回路
が、複数の磁気ヘツドを切り換えるスイツチとし
て使用される参考例を示す。第１図に示したもの
と同様の動作をする同様の素子には第１図の番号
に200を加えた番号が付されている。

この制御回路においては、トランジスタ２５２
及び２６８のベースは抵抗器２６０及び２８６を
通じて他端側が接地されているコンデンサ２８８
の一端側に接続される。また、トランジスタ２５
２と２６８のエミツタは、第１図及び第２図Ｂの
例のように、抵抗とコンデンサの直列接続を介し
て互いに接続される代わりに、この第３図の例に
おいては、トランジスタ２５２のエミツタは抵抗
器２０４を通じて抵抗器とコンデンサの並列回路
２０３の一端に接続される。この並列回路２０３
の他端はコンデンサ２０２を通じてNPNトラン
ジスタ２０１のエミツタに接続される。このトラ
ンジスタ２０１のベース入力は記録再生ヘツド
（図示せず）の端子２００から導出される。

同様に、トランジスタ２６８のエミツタは抵抗
器２０９を通じて抵抗器とコンデンサとの並列回
路２０８の一端に接続される。この並列回路２０
８の他端はコンデンサ２０７を通じてNPNトラ
ンジスタ２０６のエミツタに接続される。このト
ランジスタ２０６のベース入力は記録再生ヘツド
（図示せず）に連続された端子２０５から導出さ
れる。

第１図及び第２図Ｂに示した回路との他の相違
点は、第３図の制御回路においてはトランジスタ
２３８及び２４２のベースは接地端に接続されて
いるということである。すなわち、トランジスタ
２３８及び２４２のベースは抵抗器２３６及び２
４０を通じて他端側が接地されているコンデンサ
２３４の一端側に接続される。制御信号ライン２
７８は、その入力端の一方がヘツドスイツチ端子
３０２である差動アンプ３００の出力端に接続さ
れる。この端子３０２は、記録再生ヘツドの角位
置を示す信号を供給する第２図Ｂに示したホール
素子スイツチ１８１と同様のヘツド位置検出器
（図示せず）に接続される。こうして、アンプ３
００の出力端に得られる制御信号はライン２７８
を通じて基本的制御回路に伝達される。その結
果、端子２００及び２０５に供給される記録再生
ヘツドの出力を、制御信号によつて選択するに当
たつてそれと同時に記録再生ヘツドから得られる
出力信号中に制御信号を混入させることなく、そ
の選択をなすことができる。

上述の例においては、種々のトランジスタを個
個の素子として説明したが、上述の例におけるト
ランジスタ３８及び４２、そして他の例における
これに対応するものは対のトランジスタである。
また、トランジスタ５２，５４，５６，６８，７
０及び７２、そして他の例におけるこれに対応す
るものは、共通のサブストレートを有する集積回
路からなつている。このことは回路を温度的に安
定にするとともにローコスト化にもなるという利
点がある。

以上述べたように、本発明は、制御信号が信号
出力ラインに混入することなく、複数の信号を混
合して信号を取り出せるようにしたものである。

更に、この本発明は、高周波用等化回路として
用いることができ、また磁気媒体を用い、記録再
生装置、ビデオテープ記録再生装置等の高周波用
等化回路に用いると、明らかに回路特性の向上、
ローコスト化等の利点がある。

【図面の簡単な説明】

第１図はこの発明の第１の例による高周波等化
回路の概要を示す接続図、第２図Ａはこの発明の
第２の例に用いられる遅延線の一例の接続図、第
２図Ｂは第２図Ａに示した遅延回路を用いた第２
の例による等化回路の接続図、第３図はこの発明
の参考例としてのヘツド切換制御回路の接続図で
ある。 ７８は制御信号ライン、８２は合成信号出力ラ
インである。

Claims (1)

1. 【特許請求の範囲】 １ 互いに遅延時間の異なる２またはそれ以上の
   入力信号を制御信号に応じて選択的に合成して、
   上記制御信号を合成出力信号中に混入させないで
   合成出力信号を得る高周波用等化器において、 １対の差動接続の第１及び第２のトランジスタ
   ５４，５６、並びに１対の差動接続の第３及び第
   ４のトランジスタ７０，７２の内、第１のトラン
   ジスタ５４及び第３のトランジスタ７０の各コレ
   クタを第１の電源供給源に接続し、 上記第２のトランジスタ５６及び第３のトラン
   ジスタ７０の各ベースに利得制御のための制御信
   号を供給するための手段７４，７６，７８を接続
   し、 上記第１及び第２のトランジスタ５４，５６の
   エミツタを第５のトランジスタ５２のコレクタに
   夫々接続し、 上記第３及び第４のトランジスタ７０，７２の
   エミツタを第６のトランジスタ６８のコレクタに
   夫々接続し、 上記第５のトランジスタ５２のエミツタに第７
   のトランジスタ３８のコレクタを接続し、上記第
   ６のトランジスタ６８のエミツタに第８のトラン
   ジスタ４２のコレクタを接続し、上記第７のトラ
   ンジスタ３８及び上記第８のトランジスタ４２の
   エミツタ間を接続し、この接続点を第２の電源供
   給源に接続し、 上記第５のトランジスタ５２のエミツタと上記
   第７のトランジスタ３８のコレクタとの接続点及
   び上記第６のトランジスタ５２のエミツタと上記
   第８のトランジスタ４２との接続点間を、インピ
   ーダンス素子６４，６６を介して接続し、 上記２またはそれ以上の入力信号中の第１の入
   力信号を供給するための第１の信号供給手段｛３
   ６，４０他｝を上記第７のトランジスタ３８及び
   上記第８のトランジスタ４２の各ベースに接続
   し、 上記２またはそれ以上の入力信号中の第２の入
   力信号を供給するための第２の信号入力手段｛６
   ０他｝を上記第５のトランジスタ５２のベースに
   接続し、 上記第２のトランジスタ５６及び上記第４のト
   ランジスタ７２の各コレクタを接続し、その接続
   点から上記合成出力信号を得る合成出力端子を導
   出し、 上記２またはそれ以上の入力信号中の第１の入
   力信号を供給するための第１の信号入力手段｛３
   ６，４０他｝または上記２またはそれ以上の入力
   信号中の第２の入力信号を供給するための第２の
   信号入力手段｛６０他｝の少なくとも一方に遅延
   信号を供給するようにしたことを特徴とする高周
   波用等化器。