JPH0576268B2 - - Google Patents
Info
- Publication number
- JPH0576268B2 JPH0576268B2 JP58014381A JP1438183A JPH0576268B2 JP H0576268 B2 JPH0576268 B2 JP H0576268B2 JP 58014381 A JP58014381 A JP 58014381A JP 1438183 A JP1438183 A JP 1438183A JP H0576268 B2 JPH0576268 B2 JP H0576268B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- digital
- starting
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は高調波低減を目的としてパルス幅変調
（PWM）されていると共に電圧調整を目的とし
て高周波断続されている出力電圧を送出するイン
バータ装置に関するものである。
（PWM）されていると共に電圧調整を目的とし
て高周波断続されている出力電圧を送出するイン
バータ装置に関するものである。
従来技術
上述の如きインバータ装置は、本件出願人によ
つて例えば特開昭56−150973号公報によつて提案
されている。しかし、出力電圧を断続即ち第２の
パルス幅変調を容易に達成するための方式はまだ
提案されていない。
つて例えば特開昭56−150973号公報によつて提案
されている。しかし、出力電圧を断続即ち第２の
パルス幅変調を容易に達成するための方式はまだ
提案されていない。
発明の目的
そこで本発明の目的は電圧調整を容易に行うこ
とが出来るインバータ装置を提供することにあ
る。
とが出来るインバータ装置を提供することにあ
る。
発明の構成
上記目的を達成するための本発明は、スイツチ
ング素子のオン・オフ動作によつて直流を交流に
変換するインバータと、所定の周波数信号を発生
する発振器と、前記発振器の出力周波数をデジタ
ル信号で決定された分周比で分周して出力する可
変分周器と、前記インバータの前記スイツチング
素子を制御するために、前記可変分周器の出力周
波数に対応した周波数の高調波成分低減用基本波
を発生する基本波発生回路と、前記可変分周器の
分周比を変えるためのデジタル信号を発生する周
波数制御用デジタルカウンタと、前記周波数制御
用デジタルカウンタを前記インバータの出力周波
数が起動周波数（fs）になるようにプリセツトす
る起動周波数設定回路と、前記インバータの負荷
の起動に同期してクロツク信号の計数を開始して
起動デジタル信号（Dc）を発生する起動用デジ
タルカウンタと、デジタル出力が最小値から最大
値に向かつて徐々に増大し、しかる後前記最大値
から最小値に向かつて徐々に減少することによつ
て得られる論理三角波（DB）を前記基本波の繰
返し周波数よりも十分に高い繰返し周波数で発生
する論理三角波発生回路と、前記起動用デジタル
カウンタから発生した前記起動デジタル信号
（Dc）と前記論理三角波発生回路から供給された
前記論理三角波（DB）とをデジタル比較し、前
記起動デジタル信号（Dc）よりも前記論理三角
波（DB）が小さい期間又は大きい期間に高レベ
ルの出力を発生する起動用デジタル比較器と、前
記起動デジタル信号（Dc）が所定値になつたこ
とに対応して前記負荷の起動期間の完了を検出
し、該検出信号で前記周波数制御用デジタルカウ
ンタのプリセツト状態を解除してクロツクの計数
を開始させるように前記周波数制御用デジタルカ
ウンタを制御する起動完了検出回路と、前記周波
数制御用デジタルカウンタの出力又はその補正信
号からなる基準デジタル信号（DA）と前記論理
三角波（DB）とをデジタル比較し、前記基準デ
ジタル信号（DA）よりも前記論理三角波（DB）
が小さい期間又は大きい期間に高レベルの出力を
発生する主断続制御用デジタル比較器と、前記起
動期間には前記起動用デジタル比較器の出力を送
出し、前記起動期間の終了後には前記主断続制御
用デジタル比較器の出力を送出する選択回路と、
前記選択回路の出力に応答して前記起動期間には
前記インバータの出力電圧が周波数一定の状態で
徐々に増大するように前記基本波又は前記インバ
ータの直流電源電圧を前記起動用デジタル比較器
から得られたパルス列に基づいて断続し、前記起
動期間の終了後には前記インバータの出力電圧が
周波数の増大に追従して増大するように前記基本
波又は前記インバータの直流電源電圧を前記主断
続制御用デジタル比較器から得られたパルス列に
基づいて断続する断続回路と、前記インバータの
前記起動期間後の目標出力周波数に対応するデジ
タル信号を発生する目標周波数設定回路と、前記
目標周波数設定回路から得られたデジタル信号と
前記周波数制御用カウンタの出力デジタル信号と
を比較し、両信号が一致した時に前記周波数制御
用カウンタの計数動作を停止させる出力を発生す
る目標値制御用比較器とから成るインバータ装置
に係わるものである。
ング素子のオン・オフ動作によつて直流を交流に
変換するインバータと、所定の周波数信号を発生
する発振器と、前記発振器の出力周波数をデジタ
ル信号で決定された分周比で分周して出力する可
変分周器と、前記インバータの前記スイツチング
素子を制御するために、前記可変分周器の出力周
波数に対応した周波数の高調波成分低減用基本波
を発生する基本波発生回路と、前記可変分周器の
分周比を変えるためのデジタル信号を発生する周
波数制御用デジタルカウンタと、前記周波数制御
用デジタルカウンタを前記インバータの出力周波
数が起動周波数（fs）になるようにプリセツトす
る起動周波数設定回路と、前記インバータの負荷
の起動に同期してクロツク信号の計数を開始して
起動デジタル信号（Dc）を発生する起動用デジ
タルカウンタと、デジタル出力が最小値から最大
値に向かつて徐々に増大し、しかる後前記最大値
から最小値に向かつて徐々に減少することによつ
て得られる論理三角波（DB）を前記基本波の繰
返し周波数よりも十分に高い繰返し周波数で発生
する論理三角波発生回路と、前記起動用デジタル
カウンタから発生した前記起動デジタル信号
（Dc）と前記論理三角波発生回路から供給された
前記論理三角波（DB）とをデジタル比較し、前
記起動デジタル信号（Dc）よりも前記論理三角
波（DB）が小さい期間又は大きい期間に高レベ
ルの出力を発生する起動用デジタル比較器と、前
記起動デジタル信号（Dc）が所定値になつたこ
とに対応して前記負荷の起動期間の完了を検出
し、該検出信号で前記周波数制御用デジタルカウ
ンタのプリセツト状態を解除してクロツクの計数
を開始させるように前記周波数制御用デジタルカ
ウンタを制御する起動完了検出回路と、前記周波
数制御用デジタルカウンタの出力又はその補正信
号からなる基準デジタル信号（DA）と前記論理
三角波（DB）とをデジタル比較し、前記基準デ
ジタル信号（DA）よりも前記論理三角波（DB）
が小さい期間又は大きい期間に高レベルの出力を
発生する主断続制御用デジタル比較器と、前記起
動期間には前記起動用デジタル比較器の出力を送
出し、前記起動期間の終了後には前記主断続制御
用デジタル比較器の出力を送出する選択回路と、
前記選択回路の出力に応答して前記起動期間には
前記インバータの出力電圧が周波数一定の状態で
徐々に増大するように前記基本波又は前記インバ
ータの直流電源電圧を前記起動用デジタル比較器
から得られたパルス列に基づいて断続し、前記起
動期間の終了後には前記インバータの出力電圧が
周波数の増大に追従して増大するように前記基本
波又は前記インバータの直流電源電圧を前記主断
続制御用デジタル比較器から得られたパルス列に
基づいて断続する断続回路と、前記インバータの
前記起動期間後の目標出力周波数に対応するデジ
タル信号を発生する目標周波数設定回路と、前記
目標周波数設定回路から得られたデジタル信号と
前記周波数制御用カウンタの出力デジタル信号と
を比較し、両信号が一致した時に前記周波数制御
用カウンタの計数動作を停止させる出力を発生す
る目標値制御用比較器とから成るインバータ装置
に係わるものである。
発明の効果
上記発明によれば、論理三角波と基準デジタル
信号との比較に基づいて断続制御用の信号を形成
するので、断続制御を容易に達成することが出来
る。また、起動用デジタルカウンタ、起動用デイ
ジタル比較器、起動完了検出回路が設けたので、
起動を容易に達成することが出来る。
信号との比較に基づいて断続制御用の信号を形成
するので、断続制御を容易に達成することが出来
る。また、起動用デジタルカウンタ、起動用デイ
ジタル比較器、起動完了検出回路が設けたので、
起動を容易に達成することが出来る。
実施例
次に第１図〜第９図を参照して本発明の実施例
に係わるインバータ装置について述べる。インバ
ータ装置を示す第１図に於いて、１はインバータ
であつて、例えば一対の直流電源ライン間に６個
のトランジスタ等のスイツチング素子を３相ブリ
ツジ回路を構成するように接続したものである。
尚この実施例のインバータ１は負荷としての交流
誘導モータ１ａを駆動するための可変周波数及び
可変電圧インバータである。
に係わるインバータ装置について述べる。インバ
ータ装置を示す第１図に於いて、１はインバータ
であつて、例えば一対の直流電源ライン間に６個
のトランジスタ等のスイツチング素子を３相ブリ
ツジ回路を構成するように接続したものである。
尚この実施例のインバータ１は負荷としての交流
誘導モータ１ａを駆動するための可変周波数及び
可変電圧インバータである。
２は高調波低減基本波発生回路であつて、イン
バータ１の出力周波数に対応した繰返し周波数
（数Hz〜数100Hz）を有してインバータ１のスイツ
チング素子を制御する第２図Ａに示すような高調
波低減用基本波を発生するものである。この基本
波発生回路２は特開昭56−150973号公報又は特願
昭57−65635号に開示されているPWM波形成回
路と同じであつて、アツプ・ダウン・カウンタか
ら発生する論理三角波が予め決められた値になつ
たことに応答してPWM波パルスを発生するよう
に構成されている。またこの実施例の基本波発生
回路２はクロツク周波数の変化に応じて三角波の
周波数が変化し、同時に基本波の周波数も変化す
るように構成されている。
バータ１の出力周波数に対応した繰返し周波数
（数Hz〜数100Hz）を有してインバータ１のスイツ
チング素子を制御する第２図Ａに示すような高調
波低減用基本波を発生するものである。この基本
波発生回路２は特開昭56−150973号公報又は特願
昭57−65635号に開示されているPWM波形成回
路と同じであつて、アツプ・ダウン・カウンタか
ら発生する論理三角波が予め決められた値になつ
たことに応答してPWM波パルスを発生するよう
に構成されている。またこの実施例の基本波発生
回路２はクロツク周波数の変化に応じて三角波の
周波数が変化し、同時に基本波の周波数も変化す
るように構成されている。
３は断続回路であつて、基本波発生回路２から
供給される第２図Ａの基本波と点線で囲んで示す
電圧制御回路４から供給される第２図Ｂに示す十
分に周波数の高いパルス列とに応答して基本波を
断続した形態の第２図Ｃの制御パルス（第２の
PWM波）を発生し、これをインバータ１のスイ
ツチング素子のオン・オフ制御信号として供給す
るものである。即ち第２図Ａの波形とＢの波形の
論理積出力に相当するＣの波形を発生する回路で
ある。尚図示が省略されているが、インバータ１
が３相の場合には、３相分の制御パルスが必要で
あるので、３相分の制御パルスを形成する回路が
勿論設けられている。この種の３相制御回路は特
開昭56−150973号公報又は特願昭57−65635号に
開示された方法で容易に達成出来るので、説明を
省略する。
供給される第２図Ａの基本波と点線で囲んで示す
電圧制御回路４から供給される第２図Ｂに示す十
分に周波数の高いパルス列とに応答して基本波を
断続した形態の第２図Ｃの制御パルス（第２の
PWM波）を発生し、これをインバータ１のスイ
ツチング素子のオン・オフ制御信号として供給す
るものである。即ち第２図Ａの波形とＢの波形の
論理積出力に相当するＣの波形を発生する回路で
ある。尚図示が省略されているが、インバータ１
が３相の場合には、３相分の制御パルスが必要で
あるので、３相分の制御パルスを形成する回路が
勿論設けられている。この種の３相制御回路は特
開昭56−150973号公報又は特願昭57−65635号に
開示された方法で容易に達成出来るので、説明を
省略する。
この実施例ではインバータ１によつてモータ１
ａを第３図に示す周波数ｆと出力電圧Ｖとの特性
線に沿つて駆動するように構成されている。即
ち、電圧Ｏ、周波数fS）の第１の点P1から電圧
VA周波数fSの点P2まで変化させ、更に周波数ｆ
と電圧Ｖとをほぼ比例関係に保つて目標周波数fK
と目標電圧VKとの第３の点P3まで上昇させるよ
うに構成されている。
ａを第３図に示す周波数ｆと出力電圧Ｖとの特性
線に沿つて駆動するように構成されている。即
ち、電圧Ｏ、周波数fS）の第１の点P1から電圧
VA周波数fSの点P2まで変化させ、更に周波数ｆ
と電圧Ｖとをほぼ比例関係に保つて目標周波数fK
と目標電圧VKとの第３の点P3まで上昇させるよ
うに構成されている。
第４図は第３図の関係を横軸に時間軸として示
すものである。この第４図Ｄの出力周波数ｆとＥ
の出力電圧Ｖから明らかなように、第３図P1〜
P2区間がt0〜t1の起動期間に対応し、P2〜P3区間
がt1〜t2のｆ／Ｖ上昇区間に対応し、P3点がt2以
後の設定目標運転区間に対応する。
すものである。この第４図Ｄの出力周波数ｆとＥ
の出力電圧Ｖから明らかなように、第３図P1〜
P2区間がt0〜t1の起動期間に対応し、P2〜P3区間
がt1〜t2のｆ／Ｖ上昇区間に対応し、P3点がt2以
後の設定目標運転区間に対応する。
次に第３図及び第４図に示す如く可変周波数及
び可変電圧制御を行うための回路を説明する。第
１図に於いて、５は定周波発振器であり、制御の
基になる周波数信号を発生する。６は可変分周器
即ちレートマルチプライヤであり、発振器５の出
力周波数を分周して次段の基本波発生回路２に供
給する。即ち、この分周器６は基本波発生回路２
の出力周波数を決定するための周波数信号を発生
する。換言すれば、この可変分周器６の出力周波
数に対応して基本波の周波数及びインバータ１の
出力周波数が決定される。
び可変電圧制御を行うための回路を説明する。第
１図に於いて、５は定周波発振器であり、制御の
基になる周波数信号を発生する。６は可変分周器
即ちレートマルチプライヤであり、発振器５の出
力周波数を分周して次段の基本波発生回路２に供
給する。即ち、この分周器６は基本波発生回路２
の出力周波数を決定するための周波数信号を発生
する。換言すれば、この可変分周器６の出力周波
数に対応して基本波の周波数及びインバータ１の
出力周波数が決定される。
７はプリセツト可能な周波数制御用デジタルカ
ウンタであつて、可変分周器６の分周比を制御す
ると共に、インバータ１の出力周波数に対応して
出力電圧を変化させるために基準デジタル信号を
電圧制御回路４に供給するものである。尚このカ
ウンタ７のクロツク入力は発振器５の出力を分周
する分周器８から与えられる。
ウンタであつて、可変分周器６の分周比を制御す
ると共に、インバータ１の出力周波数に対応して
出力電圧を変化させるために基準デジタル信号を
電圧制御回路４に供給するものである。尚このカ
ウンタ７のクロツク入力は発振器５の出力を分周
する分周器８から与えられる。
９は起動周波数設定回路であつて、交流誘導モ
ータ１ａの起動時の周波数を決定するために、カ
ウンタ７を起動周波数fsに対応したデジタルカウ
ント値にプリセツトするためのデジタル信号を起
動時に送出するものである。
ータ１ａの起動時の周波数を決定するために、カ
ウンタ７を起動周波数fsに対応したデジタルカウ
ント値にプリセツトするためのデジタル信号を起
動時に送出するものである。
１０はカウンタ７の計数動作を禁止する制御ラ
インであり、ここに高レベルの禁止信号が入力し
ている期間は起動周波数設定回路９でプリセツト
されたデジタル値をカウンタ７が送出し続ける。
インであり、ここに高レベルの禁止信号が入力し
ている期間は起動周波数設定回路９でプリセツト
されたデジタル値をカウンタ７が送出し続ける。
１１は目標周波数設定回路であつて、起動後に
於けるモータ１ａの目標周波数に対応したデジタ
ル値を出力する。尚目標周波数設定回路１１の出
力は可変制御回路１１ａによつて制御可能であ
る。１２はデジタル比較器であり、目標周波数設
定回路１１から与えられる目標周波数デジタル値
とカウンタ７の出力デジタル値とを比較して両者
が一致した時にカウント停止の出力をカウンタ７
に与えるものである。カウンタ７には上述の如く
種々の回路が付加されているので、インバータ１
の出力周波数を第４図Ｄに示す如く変化させるこ
とが出来る。
於けるモータ１ａの目標周波数に対応したデジタ
ル値を出力する。尚目標周波数設定回路１１の出
力は可変制御回路１１ａによつて制御可能であ
る。１２はデジタル比較器であり、目標周波数設
定回路１１から与えられる目標周波数デジタル値
とカウンタ７の出力デジタル値とを比較して両者
が一致した時にカウント停止の出力をカウンタ７
に与えるものである。カウンタ７には上述の如く
種々の回路が付加されているので、インバータ１
の出力周波数を第４図Ｄに示す如く変化させるこ
とが出来る。
電圧制御回路４はインバータ１の出力電圧をモ
ータ１ａの起動に同期させて第４図Ｅに示す如く
変化させるためのものであり、論理三角波発生回
路１３、起動用デジタルカウンタ１４、起動用デ
ジタル比較器１５、補正基準デジタル信号発生回
路１６、主断続制御用デジタル比較器１７、選択
回路１８、起動完了検出回路１９とを含む。
ータ１ａの起動に同期させて第４図Ｅに示す如く
変化させるためのものであり、論理三角波発生回
路１３、起動用デジタルカウンタ１４、起動用デ
ジタル比較器１５、補正基準デジタル信号発生回
路１６、主断続制御用デジタル比較器１７、選択
回路１８、起動完了検出回路１９とを含む。
第１図の電圧制御回路４を更に詳しく示す第５
図を参照して各部を説明する。起動用デジタルカ
ウンタ１４は第４図のt0時点で発生する起動信号
に応答してクリアされ、この時点からクロツク信
号をカウントし、第４図Ｂに示す起動デジタル信
号DCを発生し、これを比較器１５に送る。
図を参照して各部を説明する。起動用デジタルカ
ウンタ１４は第４図のt0時点で発生する起動信号
に応答してクリアされ、この時点からクロツク信
号をカウントし、第４図Ｂに示す起動デジタル信
号DCを発生し、これを比較器１５に送る。
論理三角波発生回路１３は、発振器２０から与
えられるクロツクをアツプ・ダウンカウンタ２１
で計数することにより、第６図Ａに示すデジタル
信号からなる数ｋHzの論理三角波DBを発生する
回路である。この三角波DBの発生を可能にする
ために、カウンタ制御回路２２、三角波最大値信
号発生回路２３、デジタル比較器２４が設けられ
ている。三角波最大値信号DMは第６図Ａの三角
波DBの頂点に相当するデジタル信号であり、比
較器２４はカウンタ２１の出力DBと最大値信号
DMとを比較し、三角波の頂点であることを検出
する。カウンタ制御回路２２はカウンタ２１を第
６図Ａに示す如く、最小値０から最大値DMまで
アツプカウントさせた後に、比較器２４の出力に
応答して最大値DMから０までダウンカウントさ
せ、カウント零に於けるキヤリ端子のボロー信号
に応答して再び０から最大値DMまでアツプカウ
ントさせるように制御する。またこの制御回路２
２は基本波発生回路２と同期をとるために与えら
れる同期信号に同期するようにもカウンタ２１を
制御する。即ち、好ましい同期状態の時には第７
図に示す関係で三角波を発生し、同期がずれた時
には第８図又は第９図の状態で三角波を発生す
る。第８図及び第９図に示すように同期をとれ
ば、特願昭57−65635号で開示した90度を中心に
対応なPWM波を得るのに好都合となる。
えられるクロツクをアツプ・ダウンカウンタ２１
で計数することにより、第６図Ａに示すデジタル
信号からなる数ｋHzの論理三角波DBを発生する
回路である。この三角波DBの発生を可能にする
ために、カウンタ制御回路２２、三角波最大値信
号発生回路２３、デジタル比較器２４が設けられ
ている。三角波最大値信号DMは第６図Ａの三角
波DBの頂点に相当するデジタル信号であり、比
較器２４はカウンタ２１の出力DBと最大値信号
DMとを比較し、三角波の頂点であることを検出
する。カウンタ制御回路２２はカウンタ２１を第
６図Ａに示す如く、最小値０から最大値DMまで
アツプカウントさせた後に、比較器２４の出力に
応答して最大値DMから０までダウンカウントさ
せ、カウント零に於けるキヤリ端子のボロー信号
に応答して再び０から最大値DMまでアツプカウ
ントさせるように制御する。またこの制御回路２
２は基本波発生回路２と同期をとるために与えら
れる同期信号に同期するようにもカウンタ２１を
制御する。即ち、好ましい同期状態の時には第７
図に示す関係で三角波を発生し、同期がずれた時
には第８図又は第９図の状態で三角波を発生す
る。第８図及び第９図に示すように同期をとれ
ば、特願昭57−65635号で開示した90度を中心に
対応なPWM波を得るのに好都合となる。
起動用デジタル比較器１５に於いては三角波
DBと起動デジタル信号DCとが第６図Ａで示すよ
うに比較され、DC＞DBの期間に高レベル出力を
送出する。起動デジタル信号DCは零から立上る
ので、時間の経過と共に第６図Ｂに示す比較器１
５の出力パルスの幅は大きくなる。即ち、第４図
Ｂに示す如くt0〜t1の区間で起動デジタル信号DC
が徐々に増大すると、比較器１５の出力パルス幅
が大になり、選択回路１８を通して第１図の断続
回路３に与えられる第２図Ｂのパルス幅T1も大
になり、結局、第４図Ｅに示す如く出力電圧が
徐々に増大する。比較器１５の出力は第４図のt0
〜t1の起動期間のみ使用され、その後は、もう一
方の比較器１７の出力が使用される。
DBと起動デジタル信号DCとが第６図Ａで示すよ
うに比較され、DC＞DBの期間に高レベル出力を
送出する。起動デジタル信号DCは零から立上る
ので、時間の経過と共に第６図Ｂに示す比較器１
５の出力パルスの幅は大きくなる。即ち、第４図
Ｂに示す如くt0〜t1の区間で起動デジタル信号DC
が徐々に増大すると、比較器１５の出力パルス幅
が大になり、選択回路１８を通して第１図の断続
回路３に与えられる第２図Ｂのパルス幅T1も大
になり、結局、第４図Ｅに示す如く出力電圧が
徐々に増大する。比較器１５の出力は第４図のt0
〜t1の起動期間のみ使用され、その後は、もう一
方の比較器１７の出力が使用される。
主断続制御用デジタル比較器１７は論理三角波
DBと補正基準デジタル信号発生回路１６から与
えられる補正基準デジタル信号DAとを第６図Ａ
に示す如く比較し、DA＞DBの区間で第６図Ｃに
示す如く高レベルのパルスを発生する。
DBと補正基準デジタル信号発生回路１６から与
えられる補正基準デジタル信号DAとを第６図Ａ
に示す如く比較し、DA＞DBの区間で第６図Ｃに
示す如く高レベルのパルスを発生する。
補正基準デジタル信号発生回路１６はデジタル
加算回路即ちアダー回路であつて、第１図から明
らかなようにカウンタ７の出力と補正信号とを受
け入れ、これらの加算出力を補正基準デジタル信
号DAとして発生する。この補正量はインバータ
１ａの入力電流を最小にするために、第３図に示
す如くｆとＶとを点線で示すように正比例させず
に、実線で示す位置にずらせるように決定されて
いる。従つて、補正が不要の場合にはカウンタ７
の出力を基準デジタル信号DAとして比較器１７
に入力させてもよい。補正基準デジタル信号DA
はカウンタ７の出力に対応しているので、比較器
１７の出力パルスはカウンタ７の出力に対応す
る。
加算回路即ちアダー回路であつて、第１図から明
らかなようにカウンタ７の出力と補正信号とを受
け入れ、これらの加算出力を補正基準デジタル信
号DAとして発生する。この補正量はインバータ
１ａの入力電流を最小にするために、第３図に示
す如くｆとＶとを点線で示すように正比例させず
に、実線で示す位置にずらせるように決定されて
いる。従つて、補正が不要の場合にはカウンタ７
の出力を基準デジタル信号DAとして比較器１７
に入力させてもよい。補正基準デジタル信号DA
はカウンタ７の出力に対応しているので、比較器
１７の出力パルスはカウンタ７の出力に対応す
る。
カウンタ７は、第４図のt0〜t1の起動期間では
出力周波数ｆを一定の起動周波数fSに保つため
に、fSに対応したプリセツト状態に第４図Ｃに示
す如く固定されている。このため、第１図の可変
分周器６の分周比も一定に保たれ、基本波周波数
及びインバータ出力周波数も起動周波数fSに保た
れる。また補正基準デジタル信号発生回路１６を
介して比較器１７に与えられる基準デジタル信号
DCも第４図Ｂに示す如くt0〜t1区間では一定に保
たれる。しかし、選択回路１８によつて起動用デ
ジタル比較器１５の出力が選択されているので、
出力電圧Ｖは第４図Ｅに示す如く徐々に上昇す
る。
出力周波数ｆを一定の起動周波数fSに保つため
に、fSに対応したプリセツト状態に第４図Ｃに示
す如く固定されている。このため、第１図の可変
分周器６の分周比も一定に保たれ、基本波周波数
及びインバータ出力周波数も起動周波数fSに保た
れる。また補正基準デジタル信号発生回路１６を
介して比較器１７に与えられる基準デジタル信号
DCも第４図Ｂに示す如くt0〜t1区間では一定に保
たれる。しかし、選択回路１８によつて起動用デ
ジタル比較器１５の出力が選択されているので、
出力電圧Ｖは第４図Ｅに示す如く徐々に上昇す
る。
第４図のt1時点で第４図Ｃに示す如く周波数の
固定を解除し、第４図Ｄに示す如く出力周波数ｆ
の増大及び第４図Ｂに示す如く補正基準デジタル
信号DAの増大を可能にするための起動完了検出
回路１９は第５図に示す如く、２つのANDゲー
ト２５，２６と、１つのORゲート２７とフリツ
プフロツプ２８とで構成されている。この回路１
９に於けるフリツプフロツプ１９はt0時点の起動
信号でリセツトされ、出力が高レベルに保たれ
る。ANDゲート２５は起動用デジタル比較器１
５から得られるDC＝DB信号と、主断続制御用デ
ジタル比較器１７から得られるDA＝DB信号と補
正基準デジタル信号発生回路１６を構成する加算
回路から得られるキヤリ信号をインバータ２９で
反転した信号とを入力とし、この出力を次段の
ORゲート２７を介してフリツプフロツプ２８の
セツト端子に供給する。即ち、ANDゲート２５
に供給される起動用デジタル比較器１５からの
DC＝DB信号は、第６図Ｄに示す如く、起動用デ
ジタル信号DCが三角波DBを横切る時点t2で瞬間
的に発生する信号即ち第６図Ｂのパルスの前縁微
分パルスに相当する信号であり、主断続制御用デ
ジタル比較器１７からのDA＝DB信号は第６図Ｅ
に示す如く補正基準デジタル信号DAが三角波DB
を横切る時点t1で瞬間的に発生する信号即ち第６
図Ｃのパルス前縁微分パルスに相当する信号であ
り、キヤリ信号をインバータ２９で反転した信号
は正常動作中は高レベル信号であるので、結局、
第６図ＡでDCが徐々に増大してDA＝DB＝DCにな
つた時即ち第４図のt1時点でANDゲート２５か
ら高レベルのパルスが発生し、フリツプフロツプ
２８がセツトされる。フリツプフロツプ２８が第
４図t1でセツトされると、その出力が低レベル
になり、この低レベル信号が第１図のカウンタ７
にカウント動作開始信号即ちカウント禁止解除信
号として供給される。このため、第４図のt1時点
からカウンタ７はクロツクパルスの受入れを許
し、起動周波数設定回路９で与えられたプリセツ
ト値に加算した計数を開始し、分周器６の分周比
が徐々に変化し、結局インバータ１の出力周波数
が第４図Ｄに示す如く起動周波数fSから徐々に上
昇する。また、補正基準デジタル信号DAも第４
図Ｂに示す如く上昇する。尚、補正基準デジタル
信号DAは起動デジタル信号DCよりも小さな傾斜
で上昇する。
固定を解除し、第４図Ｄに示す如く出力周波数ｆ
の増大及び第４図Ｂに示す如く補正基準デジタル
信号DAの増大を可能にするための起動完了検出
回路１９は第５図に示す如く、２つのANDゲー
ト２５，２６と、１つのORゲート２７とフリツ
プフロツプ２８とで構成されている。この回路１
９に於けるフリツプフロツプ１９はt0時点の起動
信号でリセツトされ、出力が高レベルに保たれ
る。ANDゲート２５は起動用デジタル比較器１
５から得られるDC＝DB信号と、主断続制御用デ
ジタル比較器１７から得られるDA＝DB信号と補
正基準デジタル信号発生回路１６を構成する加算
回路から得られるキヤリ信号をインバータ２９で
反転した信号とを入力とし、この出力を次段の
ORゲート２７を介してフリツプフロツプ２８の
セツト端子に供給する。即ち、ANDゲート２５
に供給される起動用デジタル比較器１５からの
DC＝DB信号は、第６図Ｄに示す如く、起動用デ
ジタル信号DCが三角波DBを横切る時点t2で瞬間
的に発生する信号即ち第６図Ｂのパルスの前縁微
分パルスに相当する信号であり、主断続制御用デ
ジタル比較器１７からのDA＝DB信号は第６図Ｅ
に示す如く補正基準デジタル信号DAが三角波DB
を横切る時点t1で瞬間的に発生する信号即ち第６
図Ｃのパルス前縁微分パルスに相当する信号であ
り、キヤリ信号をインバータ２９で反転した信号
は正常動作中は高レベル信号であるので、結局、
第６図ＡでDCが徐々に増大してDA＝DB＝DCにな
つた時即ち第４図のt1時点でANDゲート２５か
ら高レベルのパルスが発生し、フリツプフロツプ
２８がセツトされる。フリツプフロツプ２８が第
４図t1でセツトされると、その出力が低レベル
になり、この低レベル信号が第１図のカウンタ７
にカウント動作開始信号即ちカウント禁止解除信
号として供給される。このため、第４図のt1時点
からカウンタ７はクロツクパルスの受入れを許
し、起動周波数設定回路９で与えられたプリセツ
ト値に加算した計数を開始し、分周器６の分周比
が徐々に変化し、結局インバータ１の出力周波数
が第４図Ｄに示す如く起動周波数fSから徐々に上
昇する。また、補正基準デジタル信号DAも第４
図Ｂに示す如く上昇する。尚、補正基準デジタル
信号DAは起動デジタル信号DCよりも小さな傾斜
で上昇する。
第５図の起動完了検出回路１９に含まれている
もう１つのANDゲート２６は、比較器１５のDC
＝DB信号と比較器２４のDB＝DM信号とを入力と
し、この出力をORゲート２７を介してフリツプ
フロツプ２８にセツト信号として加える。この
ANDゲート２６は補正基準デジタル信号DAが三
角波DBの最大値DM以上に設定された場合に、DB
＝DM＝DC時点で起動完了と見なすための回路で
あり、主として異常動作防止用回路である。
もう１つのANDゲート２６は、比較器１５のDC
＝DB信号と比較器２４のDB＝DM信号とを入力と
し、この出力をORゲート２７を介してフリツプ
フロツプ２８にセツト信号として加える。この
ANDゲート２６は補正基準デジタル信号DAが三
角波DBの最大値DM以上に設定された場合に、DB
＝DM＝DC時点で起動完了と見なすための回路で
あり、主として異常動作防止用回路である。
選択回路１８は第５図に示す如く、ORゲート
３０とANDゲート３１とから成る。ORゲート３
０には比較器１７のDA＞DB信号及び補正基準デ
ジタル信号発生回路１６のキヤリ信号即ちデジタ
ル加算器がオーバーフローした場合の信号が入力
し、ANDゲート３１にはORゲート３０の出力と
比較器１５のDC＞DB信号が入力する。キヤリ信
号は正常動作中には発生しないので、正常時には
選択回路１８はDA＞DB信号とDC＞DB信号とのい
ずれかを選択する。即ち、比較器１７の出力と比
較器１５の出力との両方が発生している期間の
み、ANDゲート３１から高レベルの出力パルス
が送出される。第４図のt0〜t1区間ではDC＜DAで
あるので、比較器１５のDC＞DB出力パルスが比
較器１７のDA＞DB出力パルスよりも幅が狭い。
即ち第６図Ｂ，Ｃの状態にある。この結果、第６
図Ｂに示す比較器１５のパルスに相当する出力が
ANDゲート３１から得られる。一方、第４図の
t1時点以後になると、DC＞DAになるので、DAに
基づく比較器１７の出力パルス幅がDCに基づく
比較器１５の出力パルス幅よりも小さくなり、パ
ルス幅の小さい比較器１７の出力が選択回路１８
で選択される。このため、断続回路３には論理三
角波DBと補正基準デジタル信号DAとの比較に基
づく断続パルスが供給され、これに基づく電圧制
御がなされる。即ち、t1〜t2区間では比較器１７
から得られるパルスの幅は第４図ＢのDAの傾き
に依存して変化し、結局、出力周波数ｆと出力電
圧Ｖとは第４図Ｄ，Ｅに示す如く、t1〜t2のｆ／
Ｖ上昇区間で一定の関係を有して上昇する。
３０とANDゲート３１とから成る。ORゲート３
０には比較器１７のDA＞DB信号及び補正基準デ
ジタル信号発生回路１６のキヤリ信号即ちデジタ
ル加算器がオーバーフローした場合の信号が入力
し、ANDゲート３１にはORゲート３０の出力と
比較器１５のDC＞DB信号が入力する。キヤリ信
号は正常動作中には発生しないので、正常時には
選択回路１８はDA＞DB信号とDC＞DB信号とのい
ずれかを選択する。即ち、比較器１７の出力と比
較器１５の出力との両方が発生している期間の
み、ANDゲート３１から高レベルの出力パルス
が送出される。第４図のt0〜t1区間ではDC＜DAで
あるので、比較器１５のDC＞DB出力パルスが比
較器１７のDA＞DB出力パルスよりも幅が狭い。
即ち第６図Ｂ，Ｃの状態にある。この結果、第６
図Ｂに示す比較器１５のパルスに相当する出力が
ANDゲート３１から得られる。一方、第４図の
t1時点以後になると、DC＞DAになるので、DAに
基づく比較器１７の出力パルス幅がDCに基づく
比較器１５の出力パルス幅よりも小さくなり、パ
ルス幅の小さい比較器１７の出力が選択回路１８
で選択される。このため、断続回路３には論理三
角波DBと補正基準デジタル信号DAとの比較に基
づく断続パルスが供給され、これに基づく電圧制
御がなされる。即ち、t1〜t2区間では比較器１７
から得られるパルスの幅は第４図ＢのDAの傾き
に依存して変化し、結局、出力周波数ｆと出力電
圧Ｖとは第４図Ｄ，Ｅに示す如く、t1〜t2のｆ／
Ｖ上昇区間で一定の関係を有して上昇する。
第１図のカウンタ７のカウントが進み、その出
力が目標周波数設定回路１１で設定した第３図の
目標周波数fKに対応するデジタル出力となると、
比較器１２からカウント停止信号が発生し、カウ
ンタ７はクロツク信号の読み込みを停止し、その
時点のカウント値を出力する。この結果、第４図
に示す如くt2以後に於いては補正基準デジタル信
号DAが一定となり、且つ出力周波数ｆはfKに固
定され、且つ電圧ＶはVKに固定され、設定され
た目標運動状態となる。
力が目標周波数設定回路１１で設定した第３図の
目標周波数fKに対応するデジタル出力となると、
比較器１２からカウント停止信号が発生し、カウ
ンタ７はクロツク信号の読み込みを停止し、その
時点のカウント値を出力する。この結果、第４図
に示す如くt2以後に於いては補正基準デジタル信
号DAが一定となり、且つ出力周波数ｆはfKに固
定され、且つ電圧ＶはVKに固定され、設定され
た目標運動状態となる。
目標周波数fK及び目標電圧VKを変えたい時に
は、検出又は操作に基づいて可変制御回路１１ａ
を動作させ、設定回路１１の出力を変える。また
周波数ｆと電圧Ｖとの関係を変えたい時には回路
１６に与える補正量を変える。
は、検出又は操作に基づいて可変制御回路１１ａ
を動作させ、設定回路１１の出力を変える。また
周波数ｆと電圧Ｖとの関係を変えたい時には回路
１６に与える補正量を変える。
上述から明らかなように本実施例によれば次の
作用効果が得られる。
作用効果が得られる。
(a) 論理三角波DBと基準デジタル信号DAとの比
較に基づいて断続用信号を形成するので、断続
制御を容易に達成することが出来る。
較に基づいて断続用信号を形成するので、断続
制御を容易に達成することが出来る。
(b) 起動用デジタルカウンタ１４と比較器１５と
を設け、Ｖ＝０、ｆ＝fSの第１の点P1からＶ＝
VA、ｆ＝fSの第２の点P2まで電圧を徐々に増
大させるので、起動時の突入電流を容易に抑え
ることが出来る。
を設け、Ｖ＝０、ｆ＝fSの第１の点P1からＶ＝
VA、ｆ＝fSの第２の点P2まで電圧を徐々に増
大させるので、起動時の突入電流を容易に抑え
ることが出来る。
(c) ｆとＶとを単純に比例関係で上昇させずに、
第３図のP′2点をP2点に補正した状態でｆ、Ｖ
を上昇させるので、モータ１ａの電圧降下分等
を補正することが可能になる。これにより、入
力電流を最低にするようなＶ、ｆの供給が出来
る。
第３図のP′2点をP2点に補正した状態でｆ、Ｖ
を上昇させるので、モータ１ａの電圧降下分等
を補正することが可能になる。これにより、入
力電流を最低にするようなＶ、ｆの供給が出来
る。
(d) 共通のカウンタ７の出力に基づいて周波数
ｆ、出力電圧Ｖを制御する構成であるので、回
路構成を簡略化することが出来る。
ｆ、出力電圧Ｖを制御する構成であるので、回
路構成を簡略化することが出来る。
(e) 共通の論理三角波DBを使用して起動と主制
御とを行うので、回路構成の簡略化が出来る。
御とを行うので、回路構成の簡略化が出来る。
(f) 選択回路１８をANDゲート３１で構成した
ので、起動用パルスと主制御用パルスとの選択
を容易に達成することが出来る。
ので、起動用パルスと主制御用パルスとの選択
を容易に達成することが出来る。
(g) 論理三角波DBに基づいて制御するので、製
品の均一化、ｆとＶとの比の変更等を容易に達
成することが出来る。
品の均一化、ｆとＶとの比の変更等を容易に達
成することが出来る。
(h) デジタル処理であるので、第７図〜第９図に
示すような同期化を容易に行うことが出来る。
示すような同期化を容易に行うことが出来る。
変形例
(イ) 実施例ではインバータ１の制御信号即ち基本
波を電圧制御されたパルス幅を有する高周波で
断続したが、この代りに選択回路１８の出力で
インバータ１の直流電源電圧を断続してもよ
い。
波を電圧制御されたパルス幅を有する高周波で
断続したが、この代りに選択回路１８の出力で
インバータ１の直流電源電圧を断続してもよ
い。
(ロ) 第２図Ａには、単純な基本波を示したが、こ
れを種々の高調波成分を除去するために、複雑
なPWM波とする場合にも勿論適用可能であ
る。
れを種々の高調波成分を除去するために、複雑
なPWM波とする場合にも勿論適用可能であ
る。
第１図は本発明の実施例に係わるインバータ装
置を示すブロツク図、第２図は第１図のＡ〜Ｃ点
の状態を原理的に示す波形図、第３図は第１図の
インバータの周波数−電圧関係を示す図、第４図
は第１図のインバータの運転方式を示す図、第５
図は第１図の電圧制御回路を示すブロツク図、第
６図は第５図の各部の状態を示す波形図、第７
図、第８図及び第９図は第５図の論理三角波発生
回路の動作を示す波形図である。 １……インバータ、１ａ……モータ、２……基
本波発生回路、３……断続回路、４……電圧制御
回路、５……発振器、６……可変分周器（レート
マルチプライヤ）、７……周波数制御用カウンタ、
９……起動周波数設定回路、１１……目標周波数
設定回路、１３……論理三角波発生回路、１４…
…起動用デジタルカウンタ、１５……起動用デジ
タル比較器、１６……補正基準デジタル信号発生
回路（加算回路）、１７……主断続制御用デジタ
ル比較器、１８……選択回路、１９……起動完了
検出回路。
置を示すブロツク図、第２図は第１図のＡ〜Ｃ点
の状態を原理的に示す波形図、第３図は第１図の
インバータの周波数−電圧関係を示す図、第４図
は第１図のインバータの運転方式を示す図、第５
図は第１図の電圧制御回路を示すブロツク図、第
６図は第５図の各部の状態を示す波形図、第７
図、第８図及び第９図は第５図の論理三角波発生
回路の動作を示す波形図である。 １……インバータ、１ａ……モータ、２……基
本波発生回路、３……断続回路、４……電圧制御
回路、５……発振器、６……可変分周器（レート
マルチプライヤ）、７……周波数制御用カウンタ、
９……起動周波数設定回路、１１……目標周波数
設定回路、１３……論理三角波発生回路、１４…
…起動用デジタルカウンタ、１５……起動用デジ
タル比較器、１６……補正基準デジタル信号発生
回路（加算回路）、１７……主断続制御用デジタ
ル比較器、１８……選択回路、１９……起動完了
検出回路。
Claims (1)
- 【特許請求の範囲】 １ スイツチング素子のオン・オフ動作によつて
直流を交流に変換するインバータと、 所定の周波数信号を発生する発振器と、 前記発振器の出力周波数をデジタル信号で決定
された分周比で分周して出力する可変分周器と、 前記インバータの前記スイツチング素子を制御
するために、前記可変分周器の出力周波数に対応
した周波数の高調波成分低減用基本波を発生する
基本波発生回路と、 前記可変分周器の分周比を変えるためのデジタ
ル信号を発生する周波数制御用デジタルカウンタ
と、 前記周波数制御用デジタルカウンタを前記イン
バータの出力周波数が起動周波数（fs）になるよ
うにプリセツトする起動周波数設定回路と、 前記インバータの負荷の起動に同期してクロツ
ク信号の計数を開始して起動デジタル信号（Dc）
を発生する起動用デジタルカウンタと、 デジタル出力が最小値から最大値に向かつて
徐々に増大し、しかる後前記最大値から最小値に
向かつて徐々に減少することによつて得られる論
理三角波（DB）を前記基本波の繰返し周波数よ
りも十分に高い繰返し周波数で発生する論理三角
波発生回路と、 前記起動用デジタルカウンタから発生した前記
起動デジタル信号（Dc）と前記論理三角波発生
回路から供給された前記論理三角波（DB）とを
デジタル比較し、前記起動デジタル信号（Dc）
よりも前記論理三角波（DB）が小さい期間又は
大きい期間に高レベルの出力を発生する起動用デ
ジタル比較器と、 前記起動デジタル信号（Dc）が所定値になつ
たことに応答して前記負荷の起動期間の完了を検
出し、該検出信号で前記周波数制御用デジタルカ
ウンタのプリセツト状態を解除してクロツクの計
数を開始させるように前記周波数制御用デジタル
カウンタを制御する起動完了検出回路と、 前記周波数制御用デジタルカウンタの出力又は
その補正信号からなる基準デジタル信号（DA）
と前記論理三角波（DB）とをデジタル比較し、
前記基準デジタル信号（DA）よりも前記論理三
角波（DB）が小さい期間又は大きい期間に高レ
ベルの出力を発生する主断続制御用デジタル比較
器と、 前記起動期間には前記起動用デジタル比較器の
出力を送出し、前記起動期間の終了後には前記主
断続制御用デジタル比較器の出力を送出する選択
回路と、 前記選択回路の出力に応答して前記起動期間に
は前記インバータの出力電圧が周波数一定の状態
で徐々に増大するように前記基本波又は前記イン
バータの直流電源電圧を前記起動用デジタル比較
器から得られたパルス列に基づいて断続し、前記
起動期間の終了後には前記インバータの出力電圧
が周波数の増大に追従して増大するように前記基
本波又は前記インバータの直流電源電圧を前記主
断続制御用デジタル比較器から得られたパルス列
に基づいて断続する断続回路と、 前記インバータの前記起動期間後の目標出力周
波数に対応するデジタル信号を発生する目標周波
数設定回路と、 前記目標周波数設定回路から得られたデジタル
信号と前記周波数制御用カウンタの出力デジタル
信号とを比較し、両信号が一致した時に前記周波
数制御用カウンタの計数動作を停止させる出力を
発生する目標値制御用比較器と、 から成るインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58014381A JPS59144372A (ja) | 1983-01-31 | 1983-01-31 | インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58014381A JPS59144372A (ja) | 1983-01-31 | 1983-01-31 | インバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59144372A JPS59144372A (ja) | 1984-08-18 |
| JPH0576268B2 true JPH0576268B2 (ja) | 1993-10-22 |
Family
ID=11859462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58014381A Granted JPS59144372A (ja) | 1983-01-31 | 1983-01-31 | インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59144372A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0591331U (ja) * | 1992-05-14 | 1993-12-14 | ダイワ精工株式会社 | 魚釣用電動リ−ル等に使用されるバッテリ− |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56150973A (en) * | 1980-04-22 | 1981-11-21 | Sanken Electric Co Ltd | Method of controlling inverter of pulse width modulating system |
-
1983
- 1983-01-31 JP JP58014381A patent/JPS59144372A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0591331U (ja) * | 1992-05-14 | 1993-12-14 | ダイワ精工株式会社 | 魚釣用電動リ−ル等に使用されるバッテリ− |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59144372A (ja) | 1984-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07112360B2 (ja) | Ｐｗｍインバ−タの制御方法および装置 | |
| JPH0728559B2 (ja) | 可変速発電システムの運転方法 | |
| US6009007A (en) | Pulse-density-modulated controller with dynamic sequence | |
| JPS59106874A (ja) | 負荷電流の瞬時値制御方式 | |
| JPH0576268B2 (ja) | ||
| JP2003088131A (ja) | Ｐｗｍ回路およびこのｐｗｍ回路を用いたインバータ装置 | |
| JPH01311859A (ja) | 電圧パルス発生方法及び回路 | |
| JPH0417037B2 (ja) | ||
| EP0293844B1 (en) | A control apparatus for pwm-controlled, variable voltage/variable frequency inverters | |
| JPS6127991B2 (ja) | ||
| JP2002186251A (ja) | 電力変換装置の制御装置 | |
| JPH0763147B2 (ja) | Ｐｌｌ回路 | |
| JPH0332391A (ja) | 可変速交流電動機用ｐｗｍ形インバータのパルス制御装置 | |
| JPH0588051B2 (ja) | ||
| JPH0145275Y2 (ja) | ||
| JP2738138B2 (ja) | 電流形ｐｗｍコンバータの制御方法 | |
| JPS591072B2 (ja) | 正弦波インバ−タ | |
| JPH02164277A (ja) | 電圧形インバータの制御回路 | |
| JPS62230365A (ja) | 電圧形ｐｗｍインバ−タ制御装置 | |
| JPS6325909Y2 (ja) | ||
| JPS61254075A (ja) | 電源回路 | |
| JPS62181675A (ja) | インバ−タの波形生成回路 | |
| JPH0442909B2 (ja) | ||
| JPS6066674A (ja) | 同期形ｐｗｍインバ−タのキヤリヤ周波数切替方法 | |
| JPH0564550B2 (ja) |