JPH0576810B2 - - Google Patents
Info
- Publication number
- JPH0576810B2 JPH0576810B2 JP59117561A JP11756184A JPH0576810B2 JP H0576810 B2 JPH0576810 B2 JP H0576810B2 JP 59117561 A JP59117561 A JP 59117561A JP 11756184 A JP11756184 A JP 11756184A JP H0576810 B2 JPH0576810 B2 JP H0576810B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- diode
- grounded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/282—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable
- H03K3/2823—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable using two active transistor of the same conductivity type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、フエザータツチ式のスイツチ回路に
関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a feather touch type switch circuit.
従来例の構成とその問題点
近年、多くの音響装置にフエザータツチ式のス
イツチ回路が使用されており、大半はその主要部
分は集積回路（以下「IC」と称す）により構成
されている。そして、そのICは端子数を削除す
る為に切換制御の入力端子が表示器駆動出力等の
機能を兼用したＩ／Ｏ端子構成となつている事が
多い。Conventional configurations and their problems In recent years, feather touch type switch circuits have been used in many audio devices, and the main part of most of them is comprised of integrated circuits (hereinafter referred to as "ICs"). In order to reduce the number of terminals, these ICs often have an I/O terminal configuration in which the input terminal for switching control also functions as a display drive output.
ところでこの種のICを用いたスイツチ回路で
は、接点数は増やさなくても良いが切換制御端子
のみ増やしたいという事が生じてくる場合があ
る。例えば入力信号切換スイツチとして使用した
場合、切換制御端子の１つに「TUNER」という
状態を与えている時、これを「FM」と「AM」
という様に２つの状態に分けて制御したいといつ
た場合などがあげられる。 However, in a switch circuit using this type of IC, there may be cases where it is not necessary to increase the number of contacts, but only the number of switching control terminals. For example, when used as an input signal changeover switch, when one of the changeover control terminals is set to ``TUNER'', it can be set to ``FM'' and ``AM''.
An example of this is when you want to control two states separately.
これを実現するため従来では、ICの接点数に
余裕がなければさらにICを追加して制御端子数
を増やさなければならなかつた。 In order to achieve this, conventionally, if there was not enough IC contacts, it was necessary to add more ICs to increase the number of control terminals.
これは、切換制御端子が表示器駆動出力と兼用
となつたタイプのICでは、切換制御信号はダイ
オード等の使用によりOR回路構成を採用して分
ける事ができるが、表示器駆動出力は分離する事
が困難な為、ICの追加によらなければ切換制御
端子の増加はできないのであり、コストアツプの
要因となつていた。 This is because in a type of IC where the switching control terminal is also used as the display drive output, the switching control signal can be separated by using an OR circuit configuration using a diode, etc., but the display drive output is separated. Since this is difficult, the number of switching control terminals cannot be increased without adding an IC, which is a factor in increasing costs.
発明の目的
本発明は上記従来の欠点を解消するもので、簡
単な構成の回路を追加する事により切換制御端子
数を増加できる、相互リセツト機能と自己状態保
持機能とをあわせ持つスイツチ回路を提供するこ
とを目的とする。Purpose of the Invention The present invention solves the above-mentioned conventional drawbacks, and provides a switch circuit that has both a mutual reset function and a self-state holding function, and can increase the number of switching control terminals by adding a circuit with a simple configuration. The purpose is to
発明の構成
上記目的を達成するため、本発明のスイツチ回
路は、一端が接地された自己復帰型の第１，第２
のスイツチと、端子のレベルから第１，第２のス
イツチが操作されたことを読み取つて前記端子の
レベルをＬレベルに保持する集積回路との間に介
装されて、第１，第２のスイツチの他端に接続さ
れた第１，第２の表示器の通電を制御するスイツ
チ回路であつて、エミツタが接地されコレクタが
第１のスイツチの前記他端に接続されたシリコン
トランジスタからなる第１のトランジスタと、エ
ミツタが接地されコレクタが第１のトランジスタ
のベースに接続された第２のトランジスタと、一
端が第２のトランジスタのベースに接続され他端
が第１のトランジスタのコレクタに接続された第
１のダイオードと、一端が電源に接続され他端が
第１のトランジスタのベースに接続された第１の
抵抗と、エミツタが接地されコレクタが第２のス
イツチの前記他端に接続されたシリコントランジ
スタからなる第３のトランジスタと、エミツタが
接地されコレクタが第３のトランジスタのベース
に接続された第４のトランジスタと、一端が第４
のトランジスタのベースに接続され他端が第３の
トランジスタのコレクタに接続された第２のダイ
オードと、一端が電源に接続され他端が第３のト
ランジスタのベースに接続された第２の抵抗と、
一端が第１のトランジスタのベースに接続され他
端が第３のトランジスタのコレクタに接続された
ゲルマニウムダイオードからなる第３のダイオー
ドと、一端が第３のトランジスタのベースに接続
され他端が第１のトランジスタのコレクタに接続
されたゲルマニウムダイオードからなる第４のダ
イオードとを備え、第２のトランジスタのベース
と第４のトランジスタのベースを集積回路の前記
端子に接続した構成としたものである。Structure of the Invention In order to achieve the above object, the switch circuit of the present invention has self-returning type first and second switch circuits whose one end is grounded.
and an integrated circuit that reads from the level of the terminal that the first and second switches have been operated and maintains the level of the terminal at the L level. A switch circuit for controlling energization of first and second indicators connected to the other end of the switch, the switch circuit comprising a silicon transistor whose emitter is grounded and whose collector is connected to the other end of the first switch. a second transistor whose emitter is grounded and whose collector is connected to the base of the first transistor; one end is connected to the base of the second transistor and the other end is connected to the collector of the first transistor. a first resistor having one end connected to the power supply and the other end connected to the base of the first transistor; an emitter connected to ground and a collector connected to the other end of the second switch; a third transistor made of a silicon transistor; a fourth transistor whose emitter is grounded and whose collector is connected to the base of the third transistor;
a second diode connected to the base of the transistor and the other end connected to the collector of the third transistor; and a second resistor, one end connected to the power supply and the other end connected to the base of the third transistor. ,
a third diode consisting of a germanium diode, one end of which is connected to the base of the first transistor and the other end of which is connected to the collector of the third transistor; and a fourth diode made of a germanium diode connected to the collector of the transistor, and the base of the second transistor and the base of the fourth transistor are connected to the terminal of the integrated circuit.
実施例の説明
以下、本発明の一実施例について、図面に基づ
いて説明する。DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例におけるスイツチ回
路の回路図で、１は第１の表示器、２は第２の表
示器、３は出力端子、４は電源端子、５はICの
Ｉ／Ｏ端子、SW1は自己復帰型の第１のスイツ
チ、SW2は自己復帰型の第２のスイツチ、Q1は
NPNシリコントランジスタからなる第１のトラ
ンジスタ、Q2はNPNトランジスタからなる第２
のトランジスタ、Q3はNPNシリコントランジス
タからなる第３のトランジスタ、Q4はNPNトラ
ンジスタからなる第４のトランジスタ、D1は第
１のダイオード、D2は第２のダイオード、D3は
ゲルマニウムダイオードからなる第３のダイオー
ド、D4はゲルマニウムダイオードからなる第４
のダイオード、R1は第１の抵抗、R2は第２の抵
抗である。前記出力端子３は、切換制御入力端子
と表示器駆動出力端子とが兼用となつたICの
Ｉ／Ｏ端子５に接続されている。 FIG. 1 is a circuit diagram of a switch circuit according to an embodiment of the present invention, in which 1 is a first display, 2 is a second display, 3 is an output terminal, 4 is a power supply terminal, and 5 is an IC I/O terminal. O terminal, SW 1 is self-reset type first switch, SW 2 is self-reset type second switch, Q 1 is
The first transistor is made of NPN silicon transistor, Q2 is the second transistor made of NPN transistor.
transistor, Q 3 is the third transistor consisting of an NPN silicon transistor, Q 4 is the fourth transistor consisting of an NPN transistor, D 1 is the first diode, D 2 is the second diode, D 3 is the germanium diode. D 4 is the third diode consisting of germanium diode, D 4 is the fourth diode consisting of germanium diode
, R 1 is the first resistor, and R 2 is the second resistor. The output terminal 3 is connected to an I/O terminal 5 of an IC which serves as both a switching control input terminal and a display drive output terminal.
次に動作を説明する。先ず、第１のスイツチ
SW1が押されたとすると、ICへの出力端子３は
第１のダイオードD1により接地され、ICのＩ／
Ｏ端子５は内部の表示器駆動出力回路により接地
された状態を保つ。その事により第２のトランジ
スタQ2及び第４のトランジスタQ4はオフする。
そこで第１のトランジスタQ1は第１の抵抗R1に
より電圧がベースに印加されてオンとなる。一
方、第３のトランジスタQ3も同様に第２の抵抗
R2によりベースに電圧が印加されるが、第４の
ダイオードD4がゲルマニウムダイオードであり
そのカソードが第１のスイツチSW1を通して接地
されているので、シリコントランジスタからなる
第３のトランジスタQ3はオンできず、オフの状
態となる。このとき、第１の表示器１は第１のト
ランジスタQ1がオンとなるので点灯し、又この
状態は第１のスイツチSW1が解除された後も継続
され自己状態を保持する事となる。 Next, the operation will be explained. First, the first switch
If SW 1 is pressed, the output terminal 3 to the IC is grounded by the first diode D 1 , and the IC's I/
The O terminal 5 is kept grounded by an internal display drive output circuit. This turns off the second transistor Q 2 and the fourth transistor Q 4 .
Therefore, the first transistor Q 1 is turned on by applying a voltage to its base through the first resistor R 1 . On the other hand, the third transistor Q 3 also has a second resistance.
A voltage is applied to the base by R 2 , but since the fourth diode D 4 is a germanium diode and its cathode is grounded through the first switch SW 1 , the third transistor Q 3 consisting of a silicon transistor It cannot be turned on and remains off. At this time, the first display 1 lights up because the first transistor Q 1 is turned on, and this state continues even after the first switch SW 1 is released and maintains its self-state. .
次に第２のスイツチSW2が押された場合、上記
の説明と同じく第２のダイオードD2によりICへ
の出力端子３を接地し続けると共に、第４のダイ
オードD4としてゲルマニウムダイオードを用い
てNPNシリコントランジスタからなる第１のト
ランジスタQ1をオフさせる。これにより第１の
表示器１が消灯すると共に、第４のダイオード
D4によりベースがクランプされていた第３のト
ランジスタQ3がオンし、第２の表示器２が点灯
する。第２のスイツチSW2が解除された後もこの
状態は継続される。 Next, when the second switch SW 2 is pressed, the second diode D 2 continues to ground the output terminal 3 to the IC as described above, and the fourth diode D 4 is a germanium diode. The first transistor Q1 , which is an NPN silicon transistor, is turned off. As a result, the first indicator 1 turns off, and the fourth diode
The third transistor Q 3 whose base has been clamped by D 4 is turned on, and the second indicator 2 lights up. This state continues even after the second switch SW2 is released.
さらにIC側で出力端子３以外の切換制御端子
が接地された場合は、IC自体の相互リセツト回
路により出力端子３はリセツトされて接地が解除
される事により、第２及び第４のトランジスタ
Q2，Q4は共にオンする。この事により第１のト
ランジスタQ1あるいは第３のトランジスタQ3の
うちオンしていた方のトランジスタもオフされ、
同時にそのトランジスタにより駆動されていた表
示器１または２も消灯し、出力端子３は接地され
た状態が解除される。 Furthermore, if the switching control terminals other than output terminal 3 are grounded on the IC side, the mutual reset circuit of the IC itself resets output terminal 3 and releases the grounding, thereby resetting the second and fourth transistors.
Q 2 and Q 4 are both turned on. As a result, whichever of the first transistor Q 1 or the third transistor Q 3 was turned on is also turned off.
At the same time, the display device 1 or 2 that was being driven by the transistor also goes out, and the output terminal 3 is released from the grounded state.
発明の効果
以上説明したように本発明によれば、切換制御
端子と表示器駆動出力とが兼用となつた端子を有
するICの切換制御端子を、IC本体を追加する事
なく増設できる。Effects of the Invention As explained above, according to the present invention, the switching control terminal of an IC having a terminal that serves both as a switching control terminal and a display drive output can be added without adding an IC main body.
図面は本発明の一実施例におけるスイツチ回路
の回路図である。
１……第１の表示器、２……第２の表示器、
SW1……第１のスイツチ、SW2……第２のスイツ
チ、Q1……第１のトランジスタ、Q2……第２の
トランジスタ、Q3……第３のトランジスタ、Q4
……第４のトランジスタ、D1……第１のダイオ
ード、D2……第２のダイオード、D3……第３の
ダイオード、D4……第４のダイオード、R1……
第１の抵抗、R2……第２の抵抗。
The drawing is a circuit diagram of a switch circuit in one embodiment of the present invention. 1...First display device, 2...Second display device,
SW 1 ...First switch, SW2 ...Second switch, Q1...First transistor, Q2 ... Second transistor, Q3 ...Third transistor, Q4
... Fourth transistor, D 1 ... First diode, D 2 ... Second diode, D 3 ... Third diode, D 4 ... Fourth diode, R 1 ...
First resistance, R 2 ...second resistance.
Claims (1)
スイツチと、端子のレベルから第１，第２のスイ
ツチが操作されたことを読み取つて前記端子のレ
ベルをＬレベルに保持する集積回路との間に介装
されて、第１，第２のスイツチの他端に接続され
た第１，第２の表示器の通電を制御するスイツチ
回路であつて、エミツタが接地されコレクタが第
１のスイツチの前記他端に接続されたシリコント
ランジスタからなる第１のトランジスタと、エミ
ツタが接地されコレクタが第１のトランジスタの
ベースに接続された第２のトランジスタと、一端
が第２のトランジスタのベースに接続され他端が
第１のトランジスタのコレクタに接続された第１
のダイオードと、一端が電源に接続され他端が第
１のトランジスタのベースに接続された第１の抵
抗と、エミツタが接地されコレクタが第２のスイ
ツチの前記他端に接続されたシリコントランジス
タからなる第３のトランジスタと、エミツタが接
地されコレクタが第３のトランジスタのベースに
接続された第４のトランジスタと、一端が第４の
トランジスタのベースに接続され他端が第３のト
ランジスタのコレクタに接続された第２のダイオ
ードと、一端が電源に接続され他端が第３のトラ
ンジスタのベースに接続された第２の抵抗と、一
端が第１のトランジスタのベースに接続され他端
が第３のトランジスタのコレクタに接続されたゲ
ルマニウムダイオードからなる第３のダイオード
と、一端が第３のトランジスタのベースに接続さ
れ他端が第１のトランジスタのコレクタに接続さ
れたゲルマニウムダイオードからなる第４のダイ
オードとを備え、第２のトランジスタのベースと
第４のトランジスタのベースを集積回路の前記端
子に接続したスイツチ回路。1 Self-reset type first and second switches with one end grounded, and an integrated circuit that reads from the terminal level that the first and second switches have been operated and maintains the terminal level at L level. A switch circuit that is interposed between the first and second switches and controls the energization of the first and second indicators connected to the other ends of the first and second switches, the emitter being grounded and the collector being grounded. a first transistor made of a silicon transistor connected to the other end of the switch; a second transistor whose emitter is grounded and whose collector is connected to the base of the first transistor; and one end connected to the base of the second transistor. and the other end is connected to the collector of the first transistor.
a first resistor having one end connected to a power supply and the other end connected to the base of the first transistor, and a silicon transistor having an emitter grounded and a collector connected to the other end of the second switch. a fourth transistor whose emitter is grounded and whose collector is connected to the base of the third transistor; one end is connected to the base of the fourth transistor and the other end is connected to the collector of the third transistor; a second resistor having one end connected to the power supply and the other end connected to the base of the third transistor; and a second resistor having one end connected to the base of the first transistor and the other end connected to the third transistor. a third diode consisting of a germanium diode connected to the collector of the transistor; and a fourth diode consisting of a germanium diode connected at one end to the base of the third transistor and at the other end connected to the collector of the first transistor. A switch circuit comprising: a base of a second transistor and a base of a fourth transistor connected to the terminal of the integrated circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59117561A JPS60261215A (en) | 1984-06-07 | 1984-06-07 | switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59117561A JPS60261215A (en) | 1984-06-07 | 1984-06-07 | switch circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60261215A JPS60261215A (en) | 1985-12-24 |
| JPH0576810B2 true JPH0576810B2 (en) | 1993-10-25 |
Family
ID=14714858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59117561A Granted JPS60261215A (en) | 1984-06-07 | 1984-06-07 | switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60261215A (en) |
-
1984
- 1984-06-07 JP JP59117561A patent/JPS60261215A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60261215A (en) | 1985-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0576810B2 (en) | ||
| JPH0317469Y2 (en) | ||
| JP2592990B2 (en) | Voltage control circuit | |
| JPS6350746Y2 (en) | ||
| JP2538240Y2 (en) | Analog switch circuit with logic circuit | |
| JPH03103631U (en) | ||
| JPH0422519Y2 (en) | ||
| KR0161472B1 (en) | Decoder | |
| JP2909125B2 (en) | Switch circuit | |
| JPS61195640U (en) | ||
| JPH0545003Y2 (en) | ||
| JPS5910829Y2 (en) | AM-FM switching circuit | |
| JPS6114200Y2 (en) | ||
| JPS5844677Y2 (en) | Warmer body warmer | |
| JPH0332111Y2 (en) | ||
| JPS62108615A (en) | Switching circuit | |
| JPS6399419U (en) | ||
| JPS59103408A (en) | Muting device | |
| JPS6079836U (en) | Electronic switch overcurrent protection circuit | |
| JPS59134238U (en) | switch circuit | |
| JPS5912624A (en) | Key input circuit | |
| JPH06164351A (en) | Current switch circuit | |
| JPS6037936U (en) | Operation display circuit | |
| JPS58104031U (en) | trigger circuit | |
| JPH0174634U (en) |