JPH0577330B2 - - Google Patents

Description

【発明の詳細な説明】 〔概 要〕 半導体装置の製造方法、とくに、微細配線層の
形成方法に関し、 所定配線パターンに対応して基板上の絶縁層に
形成された溝内にタングステン(W)等の高融点金属
を選択成長させることによつて、平坦かつ微細な
配線層を自己整合的に形成する際に、該配線層中
に空洞等の欠陥が発生することを防止可能な形成
方法を提供することを目的とし、 基板表面に堆積された第１の絶縁層に、所定の
配線パターンに対応する形状を有し且つ該表面か
ら深さＤに位置する底面を有する溝を形成し、該
溝が設けられた該第１の絶縁層を有する該基板表
面に、厚さd₁（但しd₁＜Ｄ）を有する半導体層も
しくは金属層を堆積し、該半導体層もしくは金属
層上に、厚さd₂（但しｄ＋d₂＜Ｄ）を有する第２
の絶縁層を形成し、該半導体層もしくは金属層と
該第２の絶縁層によつて覆われた該溝内に、少な
くとも該第２の絶縁層の選択的除去に対するマス
ク材を充填し、該マスク材から表出する該第２の
絶縁層を除去して、該溝の少なくとも底面に該第
２の絶縁層を選択的に残留させ、少なくとも該溝
の底面に残留する該第２の絶縁層をマスクとし
て、表出する該半導体層もしくは金属層を除去
し、該溝の底面に該半導体層もしくは金属層を選
択的に残留させ、該マスク材および該溝の少なく
とも底面に残留する該第２の絶縁層を選択的に除
去して、該溝の少なくとも底面に該半導体層もし
くは金属層を表出し、該溝の少なくとも底面に表
出した該半導体層もしくは金属層を核として該溝
内部に高融点金属を気相成長させる諸工程を包含
することから構成される。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法、とくに、微
細幅かつ平坦な平面を有する配線層の形成方法に
関する。

〔従来の技術〕

半導体装置の高集積化にともない、配線の微細
化が要求されている。現状では、リソグラフ技術
とエツチング技術を駆使して形成された幅1.2μｍ
程度のアルミニウム薄膜配線が主用されている。
しかしながら、アルミニウム配線においては、い
わゆるアルミニウム（Al）原子のエレクトロマ
イグレーシヨンや応力マイグレーシヨンを生じや
すく、とくに配線が微細化した場合には、これら
の現象による断線が発生しやすくなり、信頼性の
保証が困難になる。

これに対して、タングステン(W)を配線材料とし
て用いる方法がある。タングステンはアルミニウ
ムに比べて熱膨張率が小さく、また、原子間結合
が強いため、これを配線層に用いても、上記のよ
うなマイグレーシヨンが生じにくい。しかしなが
ら、一般に、タングステン薄膜はアルミニウム薄
膜に比べて下地絶縁層との接着性が低く、また、
薄膜内部に発生する応力が大きい。このため、成
膜時あるいは後熱処理において、下地から剥離し
やすいという問題がある。

すなわち、タングステン薄膜は、通常、CVD
法やスパツタリング法等により形成される。その
内部応力は成膜条件により左右されるが、一般
に、大きな圧縮応力を生じる。シリコンウエハ等
の基板全面に形成されたタングステン薄膜に大き
な圧縮応力が存在すると、下地絶縁層との接着力
の低い個所に応力集中が生じ、ここで剥離しやす
くなる。

一方、配線が微細化すると、この上に層間絶縁
層または保護絶縁層を形成した場合、配線間の谷
部が絶縁物で完全に埋められず、配線が露出した
部分が生じる。その結果、絶縁不良や、その後の
処理で使用した種々の薬品や水の長期間にわたる
残留による配線の腐食等が発生し、半導体装置の
信頼性が低下する。このような理由から、微細配
線が形成された表面が平坦であることが望まし
い。

そこで、半導体回路基板上に形成された絶縁層
に所定配線パターンに対応する溝を設け、この溝
を配線材料で埋める構造の配線が提案されてい
る。（例えば特開昭62−141740および62−243324） この構造によれば、タングステン薄膜と下地絶
縁層その接着面積が増加して剥離が生じ難くな
り、また配線層は下地絶縁層と同一面を成すの
で、この上に形成される層間絶縁層の絶縁不良等
の問題を避けることができる。

〔発明が解決しようとする課題〕

上記出願は、気体状のタングステン化合物を水
素還元することにより、絶縁層に形成された凹状
の溝内にタングステン(W)のような配線用材料を充
填する際に、絶縁物から成る溝側面に多結晶シリ
コン層をあらかじめ形成しておくものである。こ
れにより、タングステンは多結晶シリコン層上に
選択的に成長し、遂には溝内を充填してしまうに
至る。このようにして、溝が形成された絶縁層表
面と平坦な表面を成すタングステン配線が、所定
配線パターンに対応して自己整合的に形成され
る。

しかしながら、溝幅が小さくなると、溝内部の
側面における成長速度の差が顕著になる。すなわ
ち、溝の開口部に近い側面部分ほど成長速度が大
きく、溝の底に近い側面部分における成長速度は
小さい。その結果、溝底部がタングステンで完全
に埋められる前に、溝開口部が比較的高速度で成
長したタングステンにより塞がれてしまい、溝を
充填する配線層中に空洞が生じる。この現象は、
溝の深さを大きく、すなわち、厚い配線層を形成
しようとするほど著しい。上記のような空洞が生
じた部分では、タングステン層の厚さが小さくな
つており、配線抵抗が増大するばかりでなく、下
地とのコンタクト抵抗の増大や接触不良、あるい
は、電流密度の増大に伴う自己発熱により加速さ
れたエレクトロマイグレーシヨンによる断線が発
生しやすい。

したがつて、本発明は、所定配線パターンに対
応して基板上の絶縁層に形成された溝内にタング
ステン等の高融点金属を選択成長させることによ
つて平坦かつ微細な配線層を自己整合的に形成す
る際に、該配線層中に空洞のような欠陥が発生す
ることを防止可能な形成方法を提供することを目
的とする。

〔課題を解決するための手段〕

上記目的は、基板表面に堆積された第１の絶縁
層に、所定の配線パターンに対応する形状を有し
且つ該表面から深さＤに位置する底面を有する溝
を形成する工程と、該溝が設けられた該第１の絶
縁層を有する該基板表面に、厚さd₁（但しd₁＜Ｄ）
を有する半導体層もしくは金属層を堆積する工程
と、該半導体層もしくは金属層上に、厚さd₂（但
しd₁＋d₂＜Ｄ）を有する第２の絶縁層を形成する
工程と、該半導体層もしくは金属層と該第２の絶
縁層によつて覆われた該溝内に、少なくとも該第
２の絶縁層の選択的除去に対するマスク材を充填
する工程と、該マスク材から表出する該第２の絶
縁層を除去して、該溝の少なくとも底面に該第２
の絶縁層を選択的に残留させる工程と、少なくと
も該溝の底面に残留する該第２の絶縁層をマスク
として、表出する該半導体層もしくは金属層を除
去し、該溝の底面に該半導体層もしくは金属層を
選択的に残留させる工程と、該マスク材および該
溝の少なくとも底面に残留する該第２の絶縁層を
選択的に除去して、該溝の少なくとも底面に該半
導体層もしくは金属層を表出する工程と、該溝の
少なくとも底面に表出した該半導体層もしくは金
属層を核として該溝内部に高融点金属を気相成長
させる工程とを包含することを特徴とする本発明
に係る半導体装置の製造方法によつて達成され
る。

〔作 用〕

絶縁層に設けられた所定微細幅の溝の底面にの
み、例えば多結晶シリコン層を形成し、この多結
晶シリコンを核として、タングステン等の高融点
金属を選択成長させる。その結果、溝は底部ある
いは底部と側面の下部からタングステン等によつ
て埋められ、溝の開口部近傍は最後に埋められる
ため、溝を充填する配線層に空洞が生じることが
なく、高信頼性の微細かつ平坦な配線層を形成す
ることができる。また、溝を深くしても配線層中
に空洞が生じ難いため、配線層の厚さを従来より
大きくでき、低抵抗の配線を得ることができる。

〔実施例〕

第１図は本発明の実施例の工程を示す模式的要
部断面図であつて、以下に第１図を参照しながら
本発明を説明する。

第１図ａに示すように、シリコン（Si）基板１
上に、周知の方法を用いて、素子分離層２および
層間絶縁層であるPSG（燐珪酸ガラス）層３を形
成する。素子分離層２はシリコン基板１上に画定
された図示しない能動領域を分離する。そして、
PSG層３は素子分離層２上から前記能動領域に
わたつて形成されている。この能動領域には半導
体素子または回路が形成されており、PSG層３
には、前記能動領域におけるコンタクト領域ある
いは素子分離層２上を走る図示しない下層配線に
対応するコンタクト窓（図示省略）が設けられて
おり、このコンタクト窓は、例えば周知のSiH₄
還元法を用いて選択成長させたタングステン等に
より埋められているものとする。なお、PSG層
３の厚さは0.8μｍ程度である。

次いで、第１図ｂに示すように、PSG層３が
形成されたシリコン基板１の全面に、周知の
CVD法を設けいて、厚さ約1.2μｍの第２のPSG
層４を形成したのち、所定の配線パターンに対応
する開口が設けられたレジストマスク１０を形成
する。そして、例えば周知のリアクテイブイオン
エツチング（RIE）法を用いて、レジストマスク
１０から表出するPSG層４を選択的に除去し、
第１図ｃに示すように、PSG層４に溝５を形成
する。溝５は前記配線パターンに対応し、図示し
ない位置で、前記コンタクト窓上に達し、このコ
ンタクト窓に充填されているタングステンの溝５
の底面に表出している。

溝５を形成したのち、例えば周知のCVD法を
用いて、第１図ｄに示すように、シリコン基板１
の全面に、厚さ約1000Åの多結晶シリコン層６を
形成する。次いで、例えば熱酸化法により、多結
晶シリコン層６の表面に厚さ約700ÅのSiO₂層７
を形成する。本実施例においては、溝５の深さＤ
は、PSG層４の厚さ1.2μｍと等しく、多結晶シリ
コン層６の厚さd₁とSiO₂層７の厚さd₂との間に
は、d₁＋d₂＜Ｄなる関係が保たれている。

次いで、第１図ｅに示すように、シリコン基板
１の全面に、例えばフオトレジストのような高分
子層８′を塗布し、所定温度でベーキングしたの
ち、これを、酸素プラズマ処理等の方法を用い
て、溝５周囲のSiO₂層７が表出するまで除去す
る。その結果、第１図ｆに示すように、溝５内部
に高分子層８が埋め込まれた状態となる。

高分子層８をマスクとして、表出するSiO₂層
７を選択除去する。これは、例えばシリコン基板
１を緩衝弗酸溶液中に浸漬することにより行われ
る。上記選択除去により、第１図ｇに示すよう
に、溝５の周囲および溝５の内部の側面には、多
結晶シリコン層６が表出される。上記選択除去の
結果、溝５の側面下部にSiO₂層７が残留してい
る場合等、必要に応じて、CF₄およびCHF₃をエ
ツチングガスとしてRIEを施し、残留SiO₂層７を
除去する。エツチングした結果、溝５の側面下部
に若干のSiO₂が残留しても差支えない。

次いで、シリコン基板１に酸素プラズマ処理を
施して、溝５内部の高分子層８を除去する。その
結果、高分子層８によつてマスクされていた
SiO₂層７が、第１図ｈに示すように、溝５の底
面に表出する。溝５の底面をSiO₂層７でマスク
した状態で、多結晶シリコン層６を選択除去す
る。この選択除去においては、例えばCF₄をエツ
チングガスとする等方性プラズマエツチングが用
いられ、これにより、第１図ｉに示すように、溝
５内部側面の多結晶シリコン層６も除去される。
なお、上記において、溝５内部の高分子層８を除
去する前に、上記等方性プラズマエツチングを行
つて多結晶シリコン層６を選択除去し、このの
ち、酸素プラズマによつて高分子層８を除去する
順序としてもよい。

次いで、例えばシリコン基板１を緩衝弗酸溶液
に浸漬して、溝５底面に存在するSiO₂層７を除
去する。これにより、第１図ｊに示すように、溝
５底面に残留する多結晶シリコン層６が表出され
る。

上記のようにして、底面に多結晶シリコン層６
が残留した状態で、溝５内部にタングステンを選
択成長させる。この選択成長方法としては、例え
ば６弗化タングステン（WF₆）のような気体状
のタングステン化合物を、水素ガスで還元して金
属タングステンを析出させる水素還元法を用い
る。その条件の例は、成長温度が400℃、WF₆お
よびH₂の各流量が10sccmおよび2sccm、反応ガ
スの全圧が0.2Torrである。これにより、溝５底
面に存在する多結晶シリコン層６を核としてタン
グステン層が成長開始し、開口部に向かつて成長
が行われる。溝５の側面からは成長が行われな
い。その結果、第１図ｋに示すように、溝５内は
底面方向から成長したタングステンにより埋めら
れ、所定の幅および厚さを有するタングステン配
線層９が形成される。

上記ののち、図示しない層間絶縁層の形成、こ
の層間絶縁層に対するコンタクト窓の形成、上層
アルミニウム配線の形成、保護絶縁層の形成、ボ
ンデイング用の開口の形成等、通常の半導体装置
と同様の工程を経て、本発明の半導体装置が完成
される。

なお、上記おける高分子層８として、例えばポ
リイミド系の樹脂等、フオトレジスト以外の高分
子材料を用いても差支えない。また、溝５内にタ
ングステンを選択成長させる方法として、水素の
代わりにSiH₄（シラン）を用いてWF₆を還元する
方法を用いることも可能である。さらに、タング
ステン以外の高融点金属配線層を形成する場合に
は、WF₆の代わりに当該金属の気体状化合物を
用いて同様の工程を適用すればよい。さらにま
た、多結晶シリコン層６をシリコンを過剰に含む
タングステンシリサイド等の金属層に置き換えて
もよい。

また、上記実施例においては、溝５の深さＤが
PSG層４の厚さｔと等しい場合を示したが、
PSG層４に設けられる溝の深さがｔ＜Ｄであつ
ても、本発明が適用できることは言うまでもな
い。

〔発明の効果〕

本発明によれば、タングステン等の高融点金属
から成る配線層を、内部に空洞を生じさせること
なく形成でき、微細幅かつ平坦な配線を必要とす
る高密度半導体装置の信頼性を向上する効果があ
る。

【図面の簡単な説明】

第１図は本発明の実施例の工程を示す模式的要
部断面図である。 図において、１はシリコン基板、２は素子分離
層、３と４はPSG層、５は溝、６は多結晶シリ
コン層、７はSiO₂層、８は高分子層、９はタン
グステン配線層、１０はレジストマスクである。

Claims (1)

1. 【特許請求の範囲】 １ 基板表面に堆積された第１の絶縁層に、所定
   の配線パターンに対応する形状を有し且つ該表面
   から深さＤに位置する底面を有する溝を形成する
   工程と、 該溝が設けられた該第１の絶縁層を有する該基
   板表面に、厚さd₁（但しd₁＜Ｄ）を有する半導体
   層もしくは金属層を堆積する工程と、 該半導体層もしくは金属層上に、厚さd₂（但し
   d₁＋d₂＜Ｄ）を有する第２の絶縁層を形成する工
   程と、 該半導体層もしくは金属層と該第２の絶縁層に
   よつて覆われた該溝内に、少なくとも該第２の絶
   縁層の選択的除去に対するマスク材を充填する工
   程と、 該マスク材から表出する該第２の絶縁層を除去
   して、該溝の少なくとも底面に該第２の絶縁層を
   選択的に残留させる工程と、 少なくとも該溝の底面に残留する該第２の絶縁
   層をマスクとして、表出する該半導体層もしくは
   金属層を除去し、該溝の底面に該半導体層もしく
   は金属層を選択的に残留させる工程と、 該マスク材および該溝の少なくとも底面に残留
   する該第２の絶縁層を選択的に除去して、該溝の
   少なくとも底面に該半導体層もしくは金属層を表
   出する工程と、 該溝の少なくとも底面に表出した該半導体層も
   しくは金属層を核として該溝内部に高融点金属を
   気相成長させる工程 とを包含することを特徴とする半導体装置の製造
   方法。 ２ 該高融点金属の気相成長工程後に、該半導体
   層もしくは金属層と該高融点金属とを合金化させ
   るための熱処理を施す工程を包含することを特徴
   とする請求項１の半導体装置の製造方法。 ３ 該第１の絶縁層を有する該基板表面上に堆積
   された該半導体層にドナーまたはアクセプターと
   なる不純物をドープする工程と、 該不純物をドープされた該半導体層の抵抗を下
   げるため熱処理を施す工程 とを包含することを特徴とする請求項１または２
   の半導体装置の製造方法。