JPH057788B2

JPH057788B2 -

Info

Publication number: JPH057788B2
Application number: JP58096064A
Authority: JP
Inventors: Kazunori Yamaji; Takashi Nakamura; Hiroshi Kihara
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1983-05-31
Filing date: 1983-05-31
Publication date: 1993-01-29
Also published as: JPS59221813A

Description

【発明の詳細な説明】産業上の利用分野この発明は高速度現象をテレビカメラを用いて
撮像し、その撮像出力を例えばVTRに記録する
ような高速度ビデオシステムにおいて、上記記
VTRに記録するビデオ信号として好適なものを
得るビデオ信号発生装置に関する。

背景技術とその問題点従来、高速度現象を撮像して記録する装置とし
ては、高速度フイルムカメラがあるが、これは即
時に再現できないという欠点があつた。この欠点
を補うために、テレビカメラを用いて高速度現象
を撮像し、それをVTR等に記録して即時再現を
可能にすべく種々の研究開発が行なわれてきた。

通常のテレビカメラは周知のように１枚の画面
（１フイールド）を電気信号に変換するのに最低
１／６０秒の時間を要する。したがつてこれより速い
速度で変化する動的物体を捉えることはできな
い。

この問題を解決するため、例えば特公昭52−
26416号公報には撮像管の視野を複数個のセクシ
ヨンに分割し、この分割された各１セクシヨン部
分に被写体全体が位置するようにし、各セクシヨ
ンに対応する走査時間だけ撮像管上の被写体像を
走査することによつて高速度現象の撮像を可能に
する技術が開示されている。

また、特公昭55−13631号公報には、複数個の
蓄積効果のある撮像管に順次一定間隔毎に一定時
間、被写体の光学像を与え、各撮像管からの撮像
信号をそれぞれ複数個の記録装置に供給して、高
速度現象の時間像を連続的に記録するようにした
技術が開示されている。

しかし、特公昭52−26416号公報記載の技術で
は、実質的に視野が狭くなるので動的物体の周辺
だけの映像しか得られないことになる。また、動
的物体の移動範囲も分割された１セクシヨン内に
限られ、一般的な使用には不適当である。また、
特公昭55−13631号公報記載の技術では、複数個
の蓄積効果のある撮像素子と、複数個の記録装置
とを必要とするから、構成が複雑となり、実際の
使用には著しく不便となる。

上記のような技術とは別の技術としてテレビカ
メラにて通常の、すなわち、標準テレビジヨン信
号を得る場合のＮ（Ｎは２以上の整数）倍の走査
速度を以つて撮像された撮像信号を、VTRを用
いてそのまゝ記録することも考えられる。しかし
ながら、この場合には通常のＮ倍の高速度で撮像
して得た高速度のビデオ信号を高速のままで記録
するものであるため、記録帯域もＮ倍必要にな
る。このため、回転ヘツドの回転数を通常の場合
のＮ倍にし、ビデオ信号に対するFM変調の搬送
波周波数も通常の場合のＮ倍にするとともにベー
スバンドでの処理もＮ倍の特性にしなければなら
ない。さらに、記録トラツクの傾き角等を通常の
場合の記録パターンに合わせて互換性をとること
を考えると、テープ走行速度もＮ倍にしなければ
ならない。

そして、このようにＮ倍の速度で記録した信号
を通常の回転ヘツドの回転速度及びテープ走行速
度でVTRで再生することにより高速度現象が視
覚的に捉えられるわけであるが、記録時のエンフ
アシスと再生時のデエンフアシスの対応関係や被
FM変調信号の周波数安定度等の記録・再生回路
の特性を保証することが非常に困難になる。ま
た、記録時、Ｎ倍のベースバンドで処理したもの
を再生時、1/Nにして処理したとしても、諸特性
を保証するのは非常に困難である。また、記録信
号のFM変調の搬送波周波数が通常のVTRの場
合のＮ倍になると、回転ヘツドのインピーダン
ス、ロータリトランスの特性等が問題となり、Ｎ
の値の大きいシステムは実際上不可能になる。

さらに、回転ヘツドの回転数を記録時と再生時
とで変えると、回転ヘツドドラムとテープ間に介
在するエアフイルム層の厚さが変化して、テープ
上のヘツドの走査状態が異なり、また、ヘツドの
テープに対する接触圧も変化し、再生感度が低下
するおそれがある。

一方、走査速度が通常の標準走査速度のテレビ
カメラの出力を所定のタイミングづつずらせるこ
とにより等価的に高速度のビデオ信号を得るとい
う方式も知られるている。しかし、この場合には
通常の速度で動作するビデオ機器の数が増加する
とともに複雑な機構が必要になるという欠点があ
る。

発明の目的この発明は走査速度が通常の場合よりも高速度
のテレビカメラからの信号を、上記のような欠点
を生じることなく、走査速度が通常の速度のテレ
ビカメラからの出力信号と同様にして処理するこ
とを可能にすることを目的とする。

発明の概要この発明は、走査速度が標準走査速度のＮ（Ｎ
は２以上の整数）倍のテレビカメラと、このテレ
ビカメラよりの映像信号を高速のサンプリングレ
ートでＡ／Ｄ変換するＡ／Ｄ変換回路と、この
Ａ／Ｄ変換回路の出力デジタル信号を速度変換す
るためのメモリと、このメモリの出力信号をＤ／
Ａ変換するＤ／Ａ変換回路とを有し、上記Ａ／Ｄ
変換回路の出力デジタル信号は上記高速のサンプ
リングレートの状態で上記メモリに書き込み、こ
のメモリからの読み出し時に上記サンプリングレ
ートを1/Nにするとともにこのメモリから出力を
Ｎチヤンネル並列に読み出すことにより、上記メ
モリの出力にＮチヤンネルの標準走査速度の並列
デジタルビデオ信号がフイールド単位で得られる
ようにしたビデオ信号発生装置である。

したがつて、この発明によればＤ／Ａ変換回路
の出力として標準走査速度のビデオ信号がフイー
ルド単位でＮチヤンネル得られるので、この出力
信号を通常の速度で信号処理することが可能にな
るものである。

実施例以下、この発明の一実施例を図を参照しながら
説明しよう。

第１図はこの発明装置の原理的構成の一例の系
統図を示すものである。同図において１はテレビ
カメラでこれは通常の走査速度のＮ倍の走査速度
で動作するようになつている。この例では例えば
３倍の走査速度で動作するようになつている。し
たがつて、このテレビカメラ１の出力ビデオ信号
は通常の走査速度のテレビカメラの場合の３倍の
周波数帯域を持つものである。通常のテレビカメ
ラのビデオ信号の帯域は、6MHz程度であるから
このテレビカメラ１の出力ビデオ信号は18MHz以
上の帯域をもつことになる。また、このテレビカ
メラ１の出力ビデオ信号は走査速度が３倍速であ
るから標準テレビジヨン信号の１フイールドの期
間、即ちNTSCカラー映像信号の場合には1/60秒
の期間に３フイールド分の映像信号が得られるこ
とになる。

このテレビカメラ１の出力ビデオ信号はローパ
スフイルタ２を通してＡ／Ｄ変換回路３に供給さ
れる。ローパスフイルタ２は信号帯域を制限する
ためのもので、この例では20MHz以下の信号を通
過させるような特性とされる。またＡ／Ｄ変換回
路３では通常の走査速度のテレビカメラからの出
力ビデオ信号をサンプリングする場合の３倍速の
速度でサンプリングされる。通常のテレビジヨン
信号のサンプリングレートはその帯域が6MHz程
度であることから色副搬送波周波数f_SCを考慮し
て例えば14.3MHz（4f_SC）や13.5MHz程度が通常
用いられる。この例の場合のＡ／Ｄ変換回路３に
おけるサンプリングレートはその３倍であるから
42.9MHzや40.5MHz程度が選択されることにな
る。

この例では40.5MHzのサンプリングレートとさ
れ、この40.5MHzのクロツク信号CK_NがこのＡ／
Ｄ変換回路３に供給され、１サンプル当たり例え
ば８ビツトのデジタル信号に変換される。

このＡ／Ｄ変換退路３の出力デジタル信号は速
度変換回路４において同じく40.5MHzのクロツク
信号CK_Nによつて標準のテレビジヨン信号の１フ
イールド期間FS当たり、３フイールド分がメモ
リに書き込まれる。これと同時にこの１フイール
ド期間FSにその前に書き込まれていたデジタル
ビデオ信号が1/3のクロツクレート即ち通常の速
度の場合の13.5MHzのクロツク信号CK_Oによつて
３フイールド分が並列に３チヤンネルの信号とし
て読み出される。そして並列に読み出されたデジ
タルビデオ信号がそれぞれＤ／Ａ変換回路５₁，
５₂，５₃においてアナログビデオ信号に戻され、
出力端子６₁，６₂，６₃に導出される。

この場合、速度変換回路４からの並列３チヤン
ネルの各チヤンネルの信号はフイールド単位で得
られるもので、例えば１フイールド期間FSで読
み出される３フイールド分の映像信号の１番目の
１フイールド分の映像信号は第１チヤンネルの信
号として出力端子６₁に、２番目の１フイールド
分の映像信号は第２チヤンネルの信号として出力
端子６₂に、３番目の１フイールド分の映像信号
は第３チヤンネルの信号として出力端子６₃に、
それぞれ得られるようにされる。そして、各チヤ
ンネルの信号はサンプリングレートが1/3になさ
れるので、通常の速度の映像信号となる。したが
つて、出力端子６₁，６₂，６₃にそれぞれ得られ
るビデオ信号は通常の走査速度のテレビカメラか
らのビデオ信号に全く等しい。ただし、この場合
出力端子６₁，６₂，６₃のそれぞれに得られる信
号はテレビカメラ１からの高速ビデオ信号の３フ
イールドおきの信号、即ち例えば出力端子６₁に
得られる信号は第１フイールド目のビデオ信号の
後は例えば第４フイールド目の信号が次に続きそ
の後、７フイールド目、10フイールド目というよ
うに高速ビデオ信号のフイールド順序で言うと間
欠的になつている。しかしビデオ信号自体は通常
のものと全く等しいものである。

こうして、第１図の回路によれば高速の走査速
度のテレビカメラで撮像して得たテレビジヨン信
号が速度変換されて標準テレビジヨン信号と同じ
速度の信号が並列に得られることになる。

したがつて、この並列の各チヤンネル毎の信号
は、通常の速度の信号を取り扱う場合と同様に処
理することが可能になる。

そして、この３チヤンネルの信号を次のような
特殊なVTRによつて例えばSMPTEタイプＣフ
オーマツトのパターンを形成するように記録し、
これをこのフオーマツトの記録テープを再生でき
る通常のVTRで再生することにより、高速現象
をいわばスローモーシヨンで再生画像として視る
ことができる。

第２図はその特殊なVTRの回転ヘツド装置の
一例を示すもので、３個の回転ヘツドH₁，H₂，
H₃が等角間隔即ち120゜角間隔で取り付けられ、
一方、テープ８が案内ドラム７の周面に所定角度
Ω状に巻き付けられ、この３個のヘツドH₁，
H₂，H₃によつて並列３チヤンネルの映像信号を
準じ記録するようにすることができるようにされ
る。

この場合、この回転ヘツド装置を有するVTR
はSMPTEタイプＣフオーマツトの記録をなすよ
うに設計されるため、回転ヘツドの回転速度は標
準テレビジヨン信号の１フイールドにつき１回転
の割合の速度とされ、通常のSMPTEタイプＣフ
オーマツトの記録をなすVTRの場合と同じにさ
れるが、テープ速度がこの場合３倍にされる。そ
して、テープ速度を３倍としたことにより、
SMPTEタイプＣフオーマツトの場合とはトラツ
クのテープの長手方向に対する傾き角が異なるこ
ととなる。これはテープ８をドラム７に斜めに巻
き付ける時の角度（いわゆるスチル角）を調整す
ることによりSMPTEタイプＣフオーマツトのも
のに一致させることができる。

このようにすれば第３図に示すようにヘツド
H₁によつて３本おきのトラツクT₁₁，T₁₂，T₁₃…
が形成され、ヘツドH₂によつてその隣りの位置
の３本おきのトラツクT₂₁，T₂₂，T₂₃…が形成さ
れ、ヘツドH₃によつて残りの３本おきのヘツド
T₃₁，T₃₂，T₃₃…が形成される。この場合、テー
プ速度が３倍速であるからヘツドH₁が走査し始
めてからヘツドH₂が走査し始めるまでの間にテ
ープはSMPTEタイプＣフオーマツトの１トラツ
ク分ずれることになる。つまり、記録トラツクの
ピツチもSMPTEタイプＣフオーマツトのものと
同一となり、完全にSMPTEタイプＣフオーマツ
トに一致する。

このようなVTRによつて、出力端子６₁，６₂，
６₃に得られる各チヤンネルの信号をFM変調し
た信号を、例えば端子６₁に得られるビデオ信号
のFM変調信号をヘツドH₁により、端子６₂に得
られるビデオ信号のFM変調信号をヘツドH₂によ
り、端子６₃に得られるビデオ信号のFM変調信
号をヘツドH₃により、それぞれ記録するように
すれば順次その１フイールド分ずつの映像信号が
各１本ずつのトラツクT₁₁，T₂₁，T₃₁，T₁₂，
T₂₂，T₃₂…として記録されることになる。この
場合、出力端子６₁，６₂，６₃に得られる信号を
VTRに記録するにあたつてはヘツド角間隔分、
即ち１フイールド期間FSの1/3の期間分ずつずれ
るようにされる。

前述したように、このようにして記録したテー
プをSMPTEタイプＣフオーマツトで記録された
テープを再生できる（１個の回転ヘツドを用い
る）通常のVTRによつて再生すれば、通常の場
合の３倍の速度の画像が、速度が1/3にされて再
生されることになり、いわゆる通常速度に対する
スローモーシヨンの場合と同様にして高速度現象
を目で捉えられる画像として再現することができ
るものである。

なお、この例のようにテレビカメラ１における
走査速度を通常の走査速度のＮ倍速にする場合
に、そのＮの値を奇数にした場合には、各出力端
子に得られる信号は奇数フイールドＯ、偶数フイ
ールドＥ、奇数フイールドＯ、偶数フイールドＥ
と交互に続く信号となり、そのうちの１チヤンネ
ルの信号をモニタすることにより通常の速度のテ
レビカメラで撮像したのと同様の画像が得られる
ことになる。即ち、例えばテレビカメラ１の走査
速度を４倍速にした場合には、その高速のビデオ
信号の４フイールド分毎に並列に出力信号を取り
出すことになるため、第４図に示すようにある１
フイールド期間FSにおいて得られるビデオ信号
が、例えば第１チヤンネルが奇数フイールドＯで
あるとすると第２チヤンネルは偶数フイールド
Ｅ、第３チヤンネルは奇数フイールドＯ、第４チ
ヤンネルは偶数フイールドＥとなり、次の１フイ
ールド期間FSにおいても同様に奇数Ｏ、偶数Ｅ、
奇数Ｏ、偶数Ｅとなるため第１チヤンネルのビデ
オ信号は常に奇数フイールドＯ、第２チヤンネル
のビデオ信号は常に偶数フイールドＥ…というよ
うな信号になり、各チヤンネルの信号としてはイ
ンターレースを考えた通常のテレビジヨン信号と
は異なる態様の信号が得られてしまう。これに対
してこの例のような奇数倍例えば３倍速の場合に
は、第５図に示すように、ある１フイールド期間
FSにおいて第１チヤンネルは奇数フイールドＯ、
第２チヤンネルは偶数フイールドＥ、第３チヤン
ネルは奇数フイールドＯとなり、次の１フイール
ド期間FSにおいては第１チヤンネルは偶数フイ
ールドＥ、第２チヤンネルは奇数フイールドＯ、
第３チヤンネルは偶数フイールドＥというように
なるため、各チヤンネルには奇数Ｏ、偶数Ｅ、奇
数Ｏ、偶数Ｅと交互に並ぶ通常のインターレース
を考えたテレビジヨン信号と同様のものが得られ
る。

第１図の回路における速度変換回路４は具体的
には１フイールド分の容量をもつフイールドメモ
リ回路が３個設けられ、これに順次高速ビデオ信
号が書き込まれ、またこの３個のフイールドメモ
リ回路より1/3のサンプリングレートで、３チヤ
ンネル並列に読み出されるようにされるものであ
る。

第６図は、この速度変換回路４の具体構成の一
例で、３個のフイールドメモリ１１₁，１１₂，１
１₃が設けられ、Ａ／Ｄ変換回路３よりの高速デ
ジタルビデオ信号がこれらフイールドメモリ１１
_１，１１₂，１１₃に供給されている。そして、書
き込みアドレス設定回路１２からの書き込みアド
レス信号ADW₁，ADW₂，ADW₃がそれぞれのフ
イールドメモリ１１₁，１１₂，１１₃に供給され
るとともに、読み出しアドレス設定回路１３から
の読み出しアドレス信号ADR₁，ADR₂，ADR₃
がそれぞれフイールドメモリ１１₁，１１₂，１１
_３に供給されている。書き込みアドレス信号設定
回路１２には40.5MHzの通常速度の３倍速のクロ
ツク信号CK_Nが供給され、これにて通常速度の３
倍速で変化する書き込みアドレス信号ADW₁〜
ADW₃が形成される。一方、読み出しアドレス設
定回路１３には13.5MHzの通常速度のクロツク信
号CK_Oが供給され、通常速度で変化するアドレス
信号ADR₁〜ADR₃が形成される。これらフイー
ルドメモリ１１₁，１１₂，１１₃のメモリアクセ
ス動作は書き込みと読み出しが時分割になされる
もので、見かけ上、書き込みと読み出しが同時に
できるようになるものである。即ち、第７図に示
すように高速のデジタルビデオ信号DV（第７図
Ａ）が書き込みアドレス設定回路１２からの書き
込み信号によりフイールドメモリ１１₁，１１₂，
１１₃に順次書き込まれるものであるが、第７図
Ｂ，Ｃ，Ｄから明らかなようにその書き込みタイ
ミングは通常速度のテレビジヨン信号の１フイー
ルド期間FSの1/3期間分ずつ遅れることになる。
これは例えば１フイールド期間FSのうちの1/3ず
つの期間F₁，F₂，F₃毎にメモリ１１₁，１１₂，１
１₃を順次切り換えることによりなされ、書き込
みアドレス設定回路１２においては各1/3期間
F₁，F₂，F₃において同じアドレスを繰り返し設
定することになる。したがつて、アドレス信号
ADW₁，ADW₂及びADW₃は同じものであるから
共通でもよい。そして、第７図Ｂ，Ｃ，Ｄに示す
ように期間FSの初めの1/3期間F₁においてはフイ
ールドメモリ１１₁に高速テレビジヨン信号の奇
数フイールドの信号O₁が書き込まれ、次の1/3期
間F₂においては高速ビデオ信号の偶数フイール
ドの信号E₁がフイールドメモリ１１₂に書き込ま
れ、更に次の1/3期間F₃においてはフイールドメ
モリ１１₃に高速ビデオ信号の次の奇数フイール
ドのビデオ信号O₂が書き込まれ、以下これが順
次繰り返されることになる。

そして、高速ビデオ信号の書き込みと同時にそ
の書き込まれた信号が即座に各フイールドメモリ
から1/3の速度で順次読み出されることになる。
したがつて、読み出しアドレス設定回路１３から
の各フイールドメモリ１１₁，１１₂，１１₃に供
給される読み出しアドレス信号ADR₁，ADR₂，
ADR₃は同じアドレスデータが期間FSの1/3の期
間分ずつ順次ずれて供給されることになる。従つ
て第７図Ｅ，Ｆ，Ｇに示すようにフイールドメモ
リ１１₁，１１₂，１１₃から読み出された信号は
それぞれ1/3FSの期間ずつずれた状態で得られる
ことになる。そしてこれが出力端子６₁，６₂，６
_３に得られるものである。

前述したように、第２図に示すような回転ヘツ
ド装置を有するVTRで３チヤンネル分の映像信
号を記録する場合にはそれぞれ１チヤンネルあた
り1/3FSの期間分ずつずれた状態で記録する必要
があるが、この第６図の例のような速度変換回路
４を用いれば他に特別に遅延用のバツフアメモリ
を用いることなく、そのまま記録することが可能
になるものである。

なお、フイールドメモリ１１₁，１１₂，１１₃
のアクセスタイムが遅い場合にはデジタル信号の
書き込み時及び読み出し時においてシリアル−パ
ラレル変換及びパラレル−シリアル変換等の処理
を必要とすることは一般の場合と同様である。

第８図は速度変換回路４の他の具体的構成例で
ある。この例の場合には、フイールドメモリ１１
_１，１１₂，１１₃において速度変換をなすのでは
なく、１水平ライン分のビデオ信号を記憶するだ
けの容量を有するラインメモリにより速度変換を
行なうものである。すなわち、ラインメモリは少
なくとも３個設けられ、その３個のラインメモリ
に高速のサンプリングレートでＡ／Ｄ変換回路３
からの高速デジタルビデオ信号が書き込まれ、そ
れが通常速度のサンプリングレートで３ライン並
列に読み出されることにより速度変換がなされる
ものである。そして、この例では、特にメモリの
速度を考慮して３サンプル毎に並列にメモリに書
き込むようにするものである。

この例の場合には、通常速度の場合のサンプリ
ング周波数を13.5MHzとして３倍速のサンプリン
グレートを40.5MHzしたことに意味が生じる。即
ち、この例の場合のＡ／Ｄ変換のサンプリング周
波数の決定条件を考えると、水平走査周波数f_Hは
NTSC方式の場合は15.75kHz、PAL方式の場合
は15.625kHzであつて、これらの公倍数であるこ
とが望ましい。なぜならNTSC方式だけでなく
PAL方式にもそのまま適応できるからである。
また有効画面における１水平ライン当りのクロツ
ク数がPAL方式の場合とNTSC方式の場合にお
いて同程度であることが望ましい。さらに、この
例の場合のように、３倍速で、３サンプル毎に処
理し、且つ、１水平期間毎に３ライン分並列に出
力するようにする場合には、１水平ライン当りの
クロツク数が３の倍数であることが望ましい。

以上の条件を満足するサンプリング周波数は、
通常速度の場合は13.5MHzで、NTSC方式の信号
の１水平ライン当たり858サンプル、PAL方式の
信号の１水平ライン当たり864サンプルとなり、
上記の条件をすべて満足するものである。したが
つて、通常速度に対して13.5MHz及び３倍速に対
して40.5MHzと、サンプリング周波数を選定する
ことはNTSC方式の信号だけでなくPAL方式の
信号を考慮した場合に非常に有益なものである。

次に、第８図例の構成について説明する。Ａ／
Ｄ変換回路３の出力信号は、40.5MHzのクロツク
信号CK_Nによつて駆動されるシフトレジスタ２１
において３サンプル並列の信号に変換される。即
ち、３サンプル毎にシフトレジスタ２１にＡ／Ｄ
変換回路３１の出力デジタル信号が取り込まれ、
これが13.5MHzのクロツク信号CK_Oによつてラツ
チ回路２２に３サンプル並列の状態でラツチさ
れ、その３サンプル毎の信号がラインメモリに書
き込まれる。

前述もしたようにこの例では３水平ライン分並
列に出力信号を得るので、原理的にはラインメモ
リは３個でよいが、水平ライン毎の信号として出
力信号が得られることを利用してライン毎の信号
として必要な処理、例えばテレビカメラから得ら
れたビデオ信号の高域成分を強調して画像の輪郭
を鮮鋭にすることができるように特に考慮されて
いる。

このためラインメモリは６個設けられる。そし
てラツチ回路２２からの３サンプル並列の信号は
これら６個のラインメモリ２３₁，２３₂…２３₆
に順次書き込まれる。即ち、６個のラインメモリ
２３₁，２３₂，…２３₆に３サンプル並列で、し
たがつて、13.5MHzのクロツク信号CK_Oのタイミ
ングでラツチ回路２２の出力が１水平ライン分ず
つ書き込まれるものであるが、通常のテレビジヨ
ン信号の１水平走査期間HSの1/3の初めの期間
H_Aにおいてはラインメモリ２３₁に、次の1/3HS
の期間H_Bにおいてラインメモリ２３₂に、その次
の1/3HSの期間H_Cにラインメモリ２３₃に、…と
いうようにして順次ラツチ回路２２の出力が高速
ビデオ信号の１ライン分ずつ６本のラインメモリ
２３₁〜２３₆に書き込まれる。この状態を第９図
に示す。

この６本のラインメモリ２３₁〜２３₆に書き込
まれた信号はセレクタ２４において連続する５ラ
イン分の信号が選択されて取り出され、これが３
ライン並列の状態で取り出す場合の、その３ライ
ンの各ラインについての高域強調回路としてのイ
メージエンハンサ２５₁，２５₂，２５₃に供給さ
れる。これと同時にこのセレクタ２４の出力の連
続する５ラインL₀，L₁，L₂，L₃，L₄の信号S₀，
S₁，S₂，S₃，S₄の内の特定の３ラインの信号S₁，
S₂，S₃がイメージエンハンサ２５₁，２５₂，２５
_３における遅延両を考慮した遅延回路２６₁，２６
_２，２６₃を通し、また、後述するように水平方向
の高域強調信号の加算回路２７₁，２７₂，２７₃
及び垂直方向の高域強調信号の加算回路２８₁，
２８₂，２８₃を通じて、フイールドメモリ１１₁，
１１₂，１１₃に供給される。この場合、セレクタ
２４より得られる信号が５ライン分とされるのは
イメージエンハンサ２５₁，２５₂，２５₃におい
て垂直方向の高域強調信号を得る場合には後述す
るように、高域強調すべきラインの前のラインと
後のラインの信号が必要であるため、出力として
取り出す３ラインの信号に対して１つ前のライン
と、１つ後のラインの信号を読み出す必要がある
からである。ラインメモリが６個というのは、読
み出しと書き込みに当つてメモリアクセスが確実
にできるような最小限の場合である。原理的に
は、ラインメモリは８個必要となるが、読み出し
と書き込みを前述のように１メモリアクセスを書
き込み期間と読み出し期間とで時分割に行なうこ
とにより６本にすることができるわけである。セ
レクタ２４におけるラインメモリの選択は、例え
ば、「１」「２」「３」の水平ラインの情報を取り
出すときはラインメモリ２３₁〜２３₅が選択され
て、第９図に示すようにその５つのラインメモリ
２３₁〜２３₅より５ライン分の信号が並列に読み
出され、次に「４」「５」「６」の水平ラインの情
報を取り出すときはラインメモリ２３₄，２３₅，
２３₀，２３₁，２３₂が選択され、以下、必要な
５ライン分の信号が得られるラインメモリが選択
されるようにされる。これは、予め選択すべきラ
インをプログラムしておくことにより容易に実現
できる。

そして、この高域強調のなされた信号が前述の
例と同様にして1/3FSの期間分ずつずれた状態で
フイールドメモリ１１₁，１１₂，１１₃から順次
読み出されるようになる。

即ち、並列３ライン分のデータは13.5MHzのク
ロツクレートで、書き込みアドレス設定回路１
２′からの書き込みアドレス信号ADW₁′，
ADW₂′，ADW₃′により３ライン並列の状態で順
次高速ビデオ信号の１フイールド分ずつ書き込ま
れる。即ち、第１０図に示すように３ラインメモ
リ２３₂，２３₃，２３₄からの水平ラインL₁，L₂，
L₃の信号S₁，S₂，S₃が13.5MHzのクロツクレート
で同時にフイールドメモリ１１₁，１１₂，１１₃
の所定アドレス位置に順次書き込まれるもので、
この場合、書き込みアドレスはその上位２ビツト
がラインのアドレスを示し、下位ビツトがそのラ
イン内のどのサンプル位置を示すかの信号とされ
る。第１０図に示すメモリの記憶内容は、図上１
つのセクシヨンが１ライン分の容量に相当するも
のである。前述と同様に読み出しも同時に行なわ
れるわけであるが、書き込みは３ライン並列に同
時に書き込まれるのに対し、読み出しは１ライン
ずつ順次正しい順序でなされるものである。次に
この読み出し時に1/3FSの期間分ずつずれて出力
される状態を以下説明することにする。

第１０図Ａはフイールドメモリ１１₁の内容を
示し、同図Ｂはフイールドメモリ１１₂、同図Ｃ
はフイールドメモリ１１₃の内容を、それぞれ示
している。今、高速ビデオ信号の第１フイールド
目の情報を第１のフイールドメモリ１１₁に書き
終つた段階では、この第１のフイールドメモリ１
１₁の読み出しは、その87.5ライン分まで進んで
いることになる。そして、高速ビデオ信号の第２
フイールド目の情報を第２フイールドメモリ１１
_２に書き終つた段階では第１フイールドメモリ１
１₁の読み出しは175ラインまで進むと共に、第２
フイールドメモリ１１₂の読み出しが87ライン
（第２フイールドは偶数フイールドであるためそ
の頭の部分の1Hは0.5水平期間分の信号しかない
ため）まで進むことになる。そして、高速ビデオ
信号の第３フイールド目の情報を第３フイールド
メモリ１１₃に書き終つた段階では第１フイール
ドメモリ１１₁の読み出しは262.5ラインまで進
み、第２フイールドメモリ１１₂の読み出しは
174.5ラインまで進み、第３フイールドメモリ１
１₃の読み出しは87.5ラインまで進む。以下同様
にして書き込み、読み出しが行なわれ、３つのフ
イールドメモリ１１₁，１１₂，１１₃の出力には
１／３FSの期間分ずつずれた状態の信号が得られ
る。ところでこの場合、第１１図からも明らかな
ように１フイールド分の信号は262.5水平ライン
で、３で割り切れないから、書き込み時に厳格に
１／３FSの期間分ずつフイールドメモリ１１₁，１
１₂，１１₃を切り換えてしまうと３ライン並列の
データが正しくフイールドメモリ１１₁，１１₂，
１１₃に書き込めないことになつてしまう。この
ことを考慮して実際的には第１、第２及び第３の
フイールドメモリ１１₁，１１₂，１１₃への書き
込みはそれぞれ３ラインのデジタルデータが並列
に正しく取り込まれるように1/3FSの期間分より
も若干長くされ、第１１図に示すように奇数フイ
ールドから偶数フイールドに変わる時はその書き
込み期間が２個のメモリに亘つて重なるようにさ
れる。即ち、同じデータが２個のメモリに書き込
まれるようにされる。このようにすれば１ライン
分のデータが２個のフイールドメモリに分けられ
て書き込まれてしまうような事態が防げることに
なる。勿論テープ上の記録トラツクとしても信号
が重なつて記録されることになるが、この重なる
期間は垂直帰線期間であり、何等信号処理的には
影響はないものである。この例の場合のオーバラ
ツプ期間は、例えば相互に1.5水平ライン期間合
計３水平ライン期間とされている。

次にイメージエンハンサ２５₁，２５₂，２５₃
の具体的構成について説明する。

第１２図はその一例、でセレクタ２４からの連
続する５ラインL₀，L₁，L₂，L₃，L₄の信号S₀，
S₁，S₂，S₃，S₄がそれぞれレベル調整回路３０₀，
３０₁，３０₂，３０₃，３０₄を通じて所定レベル
に調整された後、出力として得べき３ラインL₁，
L₂，L₃の信号のうちの最初のラインL₁の信号S₁
についてのイメージエンハンサ２５₁にはその前
のラインL₀とそのラインL₁とその後のラインL₂
の信号S₀，S₁，S₂が供給され、また次のライン
L₂の信号S₂についてのイメージエンハンサ２５₂
には同様にしてラインL₁，L₂，L₃の信号S₁，S₂，
S₃が供給され、更に３ラインの最後のラインL₃
の信号S₃についてのイメージエンハンサ２５₃に
は同様にしてラインL₂，L₃，L₄の信号S₂，S₃，
S₄がそれぞれ供給される。つまり、出力として得
べきラインについてのイメージエンハンサにその
前後のラインの信号が供給されるものである。こ
れらイメージエンハンサ２５₁，２５₂，２５₃の
構成は同じものであるので、説明の簡単なため、
ここでは３ラインの最初のラインL₁の信号につ
いてのイメージエンハンサ２５₁の構成のみを説
明し、他は省略する。

即ち、このイメージエンハンサ２５₁において
は、先ず、垂直方向の鮮鋭度を上げるため信号I_V
を得る回路にこれら３ライン分の信号が供給され
て次のような処理がなされる。即ちラインL₀の
信号S₀（第１３図Ａ）とラインL₂の信号S₂（第１
３図Ｂ）が加算回路３１に供給されてS₁＋S₂なる
合成信号が得られる。この合成信号はレベル調整
回路３２に供給されて1/2にレベル減衰され、第
１３図Ｃに示すような信号S_Mがこれより得られ
る。そして、このレベル調整回路３２の出力信号
S_MとラインL₁の信号S₁（同図Ｄ）が減算回路３３
において減算され、これよりL₀＋L₂／２−L₁なる信号が得られこれがノイズ除去回路３４を通じてレ
ベル調整回路３５に供給され所定の垂直方向の輪
郭強調信号I_V（同図Ｅ）がこれより得られ、これ
が遅延回路２６₁を通じたラインL₁の信号に対し
て加算回路２８₁において加えられる。ここで、
ノイズ除去回路３４は第１３図Ｅに示すように信
号I_Vのベース部分にのつているノイズを除去する
ためのもので、いわゆるベースクリツプ回路であ
る。

レベル調整回路３２からの信号S_MとラインL₁
の情報信号S₁は、また、加算回路３６において加
算され、これよりL₀＋L₂／２＋L₁なる信号が得られ、これがレベル調整回路３７においてさらに1/
２にレベル減衰される。この信号はラインL₁の信
号S₁とその前後の信号S₀，S₂による平均値補間の
信号、つまりラインL₁の位置にあるべき信号の
合成信号であつてラインL₁の信号と見なせる。
このレベル調整回路３７からのラインL₁の信号
は水平方向の輪郭強調信号I_Hを得る回路４０に供
給される。この水平方向の輪郭強調信号I_Hを得る
回路４０は垂直方向のそれと同様にして輪郭強調
信号I_Hが形成されるもので、レベル調整回路３７
の出力信号が、設定された所定時間（１水平走査
期間よりも十分小さい微小時間）〓の遅延回路４
１及び同じ時間〓の遅延回路４２を通じて２〓遅
らされた信号が加算回路４３に供給されてレベル
調整回路３７からの信号と加算され、それがレベ
ル調整回路４４において1/2減衰される。また、
遅延回路４１によつて〓だけ遅らされた信号から
レベル調整回路３７の出力信号が減衰回路４５に
おいて減算され、これより第１３図Ｅに示したの
と同様の信号が得られる。そしてこれが垂直方向
の強調信号I_Vと同様にノイズ除去回路４６を通
じ、レベル調整回路４７を通じて、遅延回路２６
_１を通じたラインL₁の信号S₁に加算回路２７₁にお
いて加算される。

こうして得られた垂直、水平の両方向の輪郭強
調信号が加算された状態の信号が前述のようにフ
イールドメモリ１１₁に書き込まれるものである。
ラインL₂及びL₃の信号S₂及びS₃についてのイメ
ージエンハンサ２５₂及び２５₃も全く同様であつ
て、フイールドメモリ１１₂及び１１₃には輪郭強
調された信号が供給されていることになる。

この例のように、速度変換にあたつてフイール
ドメモリを用いるだけでなく、その前段において
ラインメモリを設け、このラインメモリにおいて
予め速度変換を行なつておくようにすることによ
りライン毎の信号が得られるので、ライン毎に必
要な処理がこの速度変換と同時に容易に行なうこ
とができるものである。しかも、それはデジタル
信号の状態で行えるので非常に信号の処理がしや
すいという利益がある。

以上はテレビカメラ１として走査速度が３倍の
ものを用いた場合の例であるが、走査速度は３倍
に限らず、前述のような並列信号として奇数、偶
数フイールドが交互になるようにすることを考慮
すれば、奇数倍速の走査速度のテレビカメラを用
いることが可能である。

第１４図の例はテレビカメラが３倍速と５倍速
の走査速度に切り換えることができるものを用い
た場合の例である。

この例の場合には、前述の説明からも明らかな
ようにテレビカメラの走査速度を３倍速または５
倍速で動作させるのと同期して各種のタイミング
信号をそれに応じて切り換える必要がある。即
ち、第１４図に示すようにテレビカメラ１を３倍
速と５倍速の走査速度に切り換えるための切換ス
イツチ５１が設けられ、これにより３倍速用及び
５倍速用のカメラ用タイミング信号t₃及びt₅が切
り換えられるようにする。また、カメラ出力はス
イツチ回路５２を通じて３倍速用のローパスフイ
ルタ２Ａと５倍速用のローパスフイルタ２Ｂにカ
メラ１の走査速度の切り換えに応じて切り換えら
れる。さらに、Ａ／Ｄ変換回路３のサンプリング
クロツク信号もスイツチ回路５３により速度切り
換えに応じて３倍速用のクロツクCK₃と５倍速用
のクロツクCK₅に切り換えられる。速度変換回路
４における書き込みクロツクはスイツチ回路５４
により、またアドレス信号もセレクタ５５により
３倍速用アドレスAD₃と５倍速用のアドレスAD₅
に切り換えられる。この場合、通常速度の読み出
しクロツクCK₀は当然のことながら切り換える必
要はない。

速度変換回路４の出力はこの例では５個のＤ／
Ａ変換回路５₁，５₂，５₃，５₄，５₅に供給される
ようにされるが、３倍速の時にはその内の３個の
Ｄ／Ａ変換回路５₁，５₂，５₃が用いられるよう
にされている。

この例によれば３倍速のものと５倍速のものを
１個のハードウエアをもつて実現することが可能
となる。したがつて、５倍速用のシステムが別に
必要とならず、非常に便利である。

発明の効果以上のようにして、この発明によれば標準テレ
ビジヨン信号の走査速度のＮ倍の走査速度のテレ
ビカメラよりの高速ビデオ信号を、通常の、即ち
標準テレビジヨン信号と等しい速度の信号として
取り出すことができる。したがつて、この高速の
信号の処理は標準のテレビジヨン信号と全く同様
に扱うことができるので、冒頭で述べたような従
来の高速の信号を取り扱う場合に生じる欠点は全
く生じない。

また、この発明においては、Ｎ倍速のビデオ信
号の速度を1/Nにするのと同時にＮチヤンネル並
列にフイールド単位で取り出すようにするので、
各チヤンネルの信号を見ると通常の標準方式のテ
レビジヨン信号と全く同じ状態の信号が得られ、
各チヤンネルの信号をそれぞれモニタで視れば通
常の画像がそのまま得られるものとなる。

また、これらＮチヤンネル並列のビデオ信号を
図の例のような特殊のVTRによつて所定の
SMPTEタイプＣフオーマツトの記録をなすよう
にすれば、その記録信号を通常のSMPTEタイプ
Ｃフオーマツトの記録テープを再生するVTRに
より再生することにより高速現象をゆつくりした
状態で即ちスローモーシヨンの状態で視ることが
可能になる。

【図面の簡単な説明】

第１図はこの発明の原理的構成を説明するため
の系統図、第２図及び第３図はこの発明により得
られた信号を記録するVTRの一例を説明するた
めの図、第４図及び第５図はＮチヤンネル並列の
出力ビデオ信号のフイールドの連続性を説明する
ための図、第６図はこの説明の要部の一例の系統
図、第７図はその説明のための図、第８図はこの
発明の要部の他の例の系統図、第９図、第１０図
及び第１１図はその説明のための図、第１２図は
第８図の例の一部の回路の一例の系統図、第１３
図は第１２図の回路の説明のための波形図、第１
４図はこの発明の他の例の系統図である。１は走査速度高速のテレビカメラ、３はＡ／Ｄ
変換回路、４はメモリを有する速度変換回路、５
_１〜５₃はＤ／Ａ変換回路である。

Claims

【特許請求の範囲】

１走査速度が標準走査速度のＮ（Ｎは２以上の
整数）倍のテレビカメラと、このテレビカメラよ
りの映像信号を高速のサンプリングレートでＡ／
Ｄ変換するＡ／Ｄ変換回路と、このＡ／Ｄ変換回
路の出力デジタル信号を速度変換するためのメモ
リと、このメモリの出力信号をＤ／Ａ変換する
Ｄ／Ａ変換回路とを有し、上記Ａ／Ｄ変換回路の
出力デジタル信号は上記高速のサンプリングレー
トの状態で上記メモリに書き込まれ、このメモリ
からの読み出し時に上記サンプリングレートが1/
Ｎにされるとともにこのメモリから出力がＮチヤ
ンネル並列に読み出されることにより、上記メモ
リの出力にＮチヤンネルの標準走査速度の並列デ
ジタルビデオ信号がフイールド単位で得られるよ
うにしたビデオ信号発生装置。