JPH057866B2 - - Google Patents
Info
- Publication number
- JPH057866B2 JPH057866B2 JP18377986A JP18377986A JPH057866B2 JP H057866 B2 JPH057866 B2 JP H057866B2 JP 18377986 A JP18377986 A JP 18377986A JP 18377986 A JP18377986 A JP 18377986A JP H057866 B2 JPH057866 B2 JP H057866B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- substrate
- connection
- semiconductor element
- electrical connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 14
- 229920005989 resin Polymers 0.000 description 15
- 239000011347 resin Substances 0.000 description 15
- 229920005992 thermoplastic resin Polymers 0.000 description 6
- 238000002788 crimping Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、導電パターンを有する基板と集積回
路等の半導体素子との電気的接続方法に係り、特
に基板上に一括接続を確実に行うことができるよ
うにしたものである。
路等の半導体素子との電気的接続方法に係り、特
に基板上に一括接続を確実に行うことができるよ
うにしたものである。
集積回路等を導電パターンを持つ基板上に実装
する場合の電気的接続方法としては、従来から圧
着、導体ペーストもしくは導電性接着剤による接
着、ワイヤボンデイングによる接続、フイルムキ
ヤリアによる接続、フリツプチツプによる接着、
異方導電材料による接着などが行われていた。
する場合の電気的接続方法としては、従来から圧
着、導体ペーストもしくは導電性接着剤による接
着、ワイヤボンデイングによる接続、フイルムキ
ヤリアによる接続、フリツプチツプによる接着、
異方導電材料による接着などが行われていた。
圧着、導体ペーストもしくは導電性接着剤によ
る接着は、導電パターン上に集積回路等を載せて
加熱もしくは超音波を与えながら圧着したり、ハ
ンダ等の導電体のペーストで接続するものであ
り、ワイヤボンデイングは、導電パターンを有す
る基板上の所定の位置に配置した半導体素子の電
極と導電パターンの接続パツド間を金あるいはア
ルミニウム線からなるワイヤ等で圧着接続するも
のである。
る接着は、導電パターン上に集積回路等を載せて
加熱もしくは超音波を与えながら圧着したり、ハ
ンダ等の導電体のペーストで接続するものであ
り、ワイヤボンデイングは、導電パターンを有す
る基板上の所定の位置に配置した半導体素子の電
極と導電パターンの接続パツド間を金あるいはア
ルミニウム線からなるワイヤ等で圧着接続するも
のである。
フイルムキヤリアによる接続は、所定の間隔を
持つて形成されたバンプを有するフイルムをキヤ
リアとして基板上にバンプを転写し、該バンプを
介して半導体装置の電極とフエースダウンで電気
的接続を行うものであり（特開昭60−92648号公
報参照）、フリツプチツプによる接続はLSIチツ
プの電極パツド部にハンダボールを形成し、これ
を介して導電パターンを有する基板上の接続パツ
ド部にフエースダウンでハンダ付けする方法であ
る。これらの方法は接続パツドを半導体装置の周
辺ばかりでなく内部にも形成出来ること、接続が
機械的に強固である利点がある。
持つて形成されたバンプを有するフイルムをキヤ
リアとして基板上にバンプを転写し、該バンプを
介して半導体装置の電極とフエースダウンで電気
的接続を行うものであり（特開昭60−92648号公
報参照）、フリツプチツプによる接続はLSIチツ
プの電極パツド部にハンダボールを形成し、これ
を介して導電パターンを有する基板上の接続パツ
ド部にフエースダウンでハンダ付けする方法であ
る。これらの方法は接続パツドを半導体装置の周
辺ばかりでなく内部にも形成出来ること、接続が
機械的に強固である利点がある。
異方導電材料による接続は、樹脂等の絶縁膜中
に金属粒（例えばハンダ等）が混在された異方導
電性を有するフイルムを半導体素子と導電パター
ンを有する基板の間にはさみ両者を通電して電気
的接続を行うものである。
に金属粒（例えばハンダ等）が混在された異方導
電性を有するフイルムを半導体素子と導電パター
ンを有する基板の間にはさみ両者を通電して電気
的接続を行うものである。
ところで前記の各技術には次のような問題点が
ある。
ある。
圧着、導体ペーストもしくは導電性接着剤によ
る接着は信頼性が低いこと、導電パターンの間隔
から来る接続ピツチが約300μｍが限界に近く装
置の小型化が望めないという問題点がある。
る接着は信頼性が低いこと、導電パターンの間隔
から来る接続ピツチが約300μｍが限界に近く装
置の小型化が望めないという問題点がある。
ワイヤボンデイングによる接着は各電極毎にボ
ンデイングを行うのでボンデイング箇所が多くな
るとそれに比例して作業時間がかかること、接続
ピツチが90〜100μｍ程度が限界となるなどの問
題点がある。
ンデイングを行うのでボンデイング箇所が多くな
るとそれに比例して作業時間がかかること、接続
ピツチが90〜100μｍ程度が限界となるなどの問
題点がある。
フイルムキヤリアによる接続、フリツプチツプ
による接続では電気的接続は強固であるが接続ま
での工程数が多く、半導体素子の電極をフエース
ダウン（素子表面を下側にした状態）で接続を行
うため完成品の歩留りを低下させること、装置の
価格が増大すること、さらに接続ピツチがそれぞ
れ約250μｍ、約100μｍが限界である等の問題点
がある。
による接続では電気的接続は強固であるが接続ま
での工程数が多く、半導体素子の電極をフエース
ダウン（素子表面を下側にした状態）で接続を行
うため完成品の歩留りを低下させること、装置の
価格が増大すること、さらに接続ピツチがそれぞ
れ約250μｍ、約100μｍが限界である等の問題点
がある。
異方導電材料による接続は、異方導電性フイル
ムを集積回路に接続させることにより集積回路等
半導体素子の破壊や通電する場合の電流密度が高
くなりすぎるとそこに熱をもつので大電流に使用
することが困難である等の問題点があつた。
ムを集積回路に接続させることにより集積回路等
半導体素子の破壊や通電する場合の電流密度が高
くなりすぎるとそこに熱をもつので大電流に使用
することが困難である等の問題点があつた。
従つて本発明の目的は、これらの問題点を除去
するために基板の導電パターン上に正確に電気的
接続が得られてかつ製造コストを低くおさえるこ
とが出来る電気的接続方法を提供するものであ
る。
するために基板の導電パターン上に正確に電気的
接続が得られてかつ製造コストを低くおさえるこ
とが出来る電気的接続方法を提供するものであ
る。
本発明は上面に導電パターンを有する基板の電
気的接続箇所に複数個の金属突起を形成しそれを
介して電気的接続を行うものである。
気的接続箇所に複数個の金属突起を形成しそれを
介して電気的接続を行うものである。
このように接続箇所に導電性突起を複数個設け
て電気的接続を行うことによつて基板と集積回路
等半導体素子の平行度に多少の不完全状態があつ
ても接続を確実に行わせることができる。
て電気的接続を行うことによつて基板と集積回路
等半導体素子の平行度に多少の不完全状態があつ
ても接続を確実に行わせることができる。
はじめに本発明の原理を第１図および第２図に
もとづき説明する。
もとづき説明する。
第１図において、１は導電性パターンを持つ基
板、２は該導電パターン上の接続パツド、３は導
電性突起、４は集積回路素子のような電気的接続
を必要とする半導体素子であり、５はその電極部
分を示す。
板、２は該導電パターン上の接続パツド、３は導
電性突起、４は集積回路素子のような電気的接続
を必要とする半導体素子であり、５はその電極部
分を示す。
まず、第１図ａ，ｂに示す如く、上面に導電パ
ターンを有する基板１上の接続パツド２に、例え
ば電解・無電解メツキ等の金属形成工程によつて
高さ方向に導電性突起３を複数個形成する。それ
から第１図ｃ，ｄに示す如く、半導体素子４の表
面を下にして電極５と基板１上の接続パツド２と
の位置合せ後、圧着あるいは合金化により電気的
接続を行う。
ターンを有する基板１上の接続パツド２に、例え
ば電解・無電解メツキ等の金属形成工程によつて
高さ方向に導電性突起３を複数個形成する。それ
から第１図ｃ，ｄに示す如く、半導体素子４の表
面を下にして電極５と基板１上の接続パツド２と
の位置合せ後、圧着あるいは合金化により電気的
接続を行う。
また、第２図ａ，ｂに示す如く、導電性突起３
の形成後ポリマー等の樹脂膜６を突起の表面に被
覆あるいは分散させてから、同図ｃに示す如く、
半導体素子４と接続を行うこともできる。この場
合樹脂は接着剤として作用するとともに、電気的
接続を行つた時点で導電性突起３上の樹脂６は流
動し電気的接続のさまたげとはならない。
の形成後ポリマー等の樹脂膜６を突起の表面に被
覆あるいは分散させてから、同図ｃに示す如く、
半導体素子４と接続を行うこともできる。この場
合樹脂は接着剤として作用するとともに、電気的
接続を行つた時点で導電性突起３上の樹脂６は流
動し電気的接続のさまたげとはならない。
本発明の複数の実施例を第３図〜第８図につい
て説明する。
て説明する。
図中同一符号部は同一部分を表わすものとす
る。
る。
第３図は本発明の第一実施例を示し、図におい
て左図は基板１の一部の平面図、右図はそのＣ−
C′断面図〔ａに例示）を示し、７はフオトレジス
ト、８はフオトレジストの開口部、９は樹脂球を
示す。
て左図は基板１の一部の平面図、右図はそのＣ−
C′断面図〔ａに例示）を示し、７はフオトレジス
ト、８はフオトレジストの開口部、９は樹脂球を
示す。
(1) まず上面に導電パターを有する基板１上の接
続パツド２上の所定の位置にフオトリソグラフ
イによりフオトレジスト７に開口部８を設け
る。この場合例えば100μｍ角の接続パツド２
上に直径20μｍの開口部を５箇所設けたものを
示している〔第３図ａ〕。
続パツド２上の所定の位置にフオトリソグラフ
イによりフオトレジスト７に開口部８を設け
る。この場合例えば100μｍ角の接続パツド２
上に直径20μｍの開口部を５箇所設けたものを
示している〔第３図ａ〕。
(2) 次に電解メツキ技術により接続パツド２の開
口部８に導電性突起３としてニツケルあるいは
金を高さ方向に約5μｍ成長させた〔第３図
ｂ〕。
口部８に導電性突起３としてニツケルあるいは
金を高さ方向に約5μｍ成長させた〔第３図
ｂ〕。
(3) 基板１の表面上に熱可塑性樹脂膜６として粘
度の低い樹脂をデイツプで基板上にのせ、スピ
ンによる遠心力を応用することにより塗布膜の
厚さが均一で薄くなるように塗布した〔第３図
ｃ〕。
度の低い樹脂をデイツプで基板上にのせ、スピ
ンによる遠心力を応用することにより塗布膜の
厚さが均一で薄くなるように塗布した〔第３図
ｃ〕。
(4) 続いて接続パツド２上の導電性突起３間のす
きまに直径5μｍ程度の熱可塑性樹脂球９を配
置する。これは単にばらまいただけで圧力がか
かれば十分に横方向に移動できるし、接続パツ
ド２以外の領域に流れこんでも問題はない〔第
３図ｄ〕。
きまに直径5μｍ程度の熱可塑性樹脂球９を配
置する。これは単にばらまいただけで圧力がか
かれば十分に横方向に移動できるし、接続パツ
ド２以外の領域に流れこんでも問題はない〔第
３図ｄ〕。
(5) 集積回路等の半導体素子４の電極５を下にし
て基板１の接続パツド２上において接続する場
所の位置合せを行つてから熱圧着し、その後加
圧したまま冷却して接続を完成する。熱圧着し
た時点で塗布した樹脂膜６と樹脂球９が融解し
て基板１と半導体素子４間、あるいは基板１と
導電性突起３、導電性突起３と被接続部材であ
る半導体素子４との間がより一層接着性の向上
した樹脂膜９′によつて覆われる。なお９″は圧
着した時に残る気泡を示す〔第３図ｅ〕。
て基板１の接続パツド２上において接続する場
所の位置合せを行つてから熱圧着し、その後加
圧したまま冷却して接続を完成する。熱圧着し
た時点で塗布した樹脂膜６と樹脂球９が融解し
て基板１と半導体素子４間、あるいは基板１と
導電性突起３、導電性突起３と被接続部材であ
る半導体素子４との間がより一層接着性の向上
した樹脂膜９′によつて覆われる。なお９″は圧
着した時に残る気泡を示す〔第３図ｅ〕。
この実施例では導電性突起３の形成後樹脂膜６
と樹脂球９を接続パツド２上に配置したものにつ
いて説明したが、本発明はこれに限られるもので
はなく、熱可塑性樹脂球９を配置せずに樹脂膜６
を塗布後半導体素子４と熱圧着等により接続させ
たり（第４図参照）、反対に樹脂膜６を塗布せず
に熱可塑性樹脂球９を直接配置してから（第５図
ａ）、半導体素子４との接続を行つても（第６図
ｂ）同様の効果を得ることができる。
と樹脂球９を接続パツド２上に配置したものにつ
いて説明したが、本発明はこれに限られるもので
はなく、熱可塑性樹脂球９を配置せずに樹脂膜６
を塗布後半導体素子４と熱圧着等により接続させ
たり（第４図参照）、反対に樹脂膜６を塗布せず
に熱可塑性樹脂球９を直接配置してから（第５図
ａ）、半導体素子４との接続を行つても（第６図
ｂ）同様の効果を得ることができる。
またさらに導電性突起３の形成後樹脂膜６の塗
布や熱可塑性樹脂球９の配置を行わず半導体素子
４に加圧治具を用いて常に両者間に圧力がかかる
ようにして圧着による接触接続を行うこともでき
る（第６図）。
布や熱可塑性樹脂球９の配置を行わず半導体素子
４に加圧治具を用いて常に両者間に圧力がかかる
ようにして圧着による接触接続を行うこともでき
る（第６図）。
導電性突起３の材料として先の実施例ではニツ
ケルあるいは金を用いた例について説明したが、
この導電性突起３を形成後その表面に半導体素子
４の電極５と合金化し易い材料例えばアルミニウ
ムから成る被膜を形成し、両者の電気的接続が形
成されると導電性突起３の表面に半導体素子４例
えば集積回路のアルミニウム電極と合金化した部
分３′が形成されるものや〔第７図ａ〕、あるいは
導電性突起３自体を合金形成可能な材料で形成し
てもよい〔第７図ｂ〕。
ケルあるいは金を用いた例について説明したが、
この導電性突起３を形成後その表面に半導体素子
４の電極５と合金化し易い材料例えばアルミニウ
ムから成る被膜を形成し、両者の電気的接続が形
成されると導電性突起３の表面に半導体素子４例
えば集積回路のアルミニウム電極と合金化した部
分３′が形成されるものや〔第７図ａ〕、あるいは
導電性突起３自体を合金形成可能な材料で形成し
てもよい〔第７図ｂ〕。
導電性突起の形状も前記実施例では円柱形のも
ので説明したが本発明はこれに限られるものでは
なく、第８図ａ−１，〜ａ−３あるいはｂ−１〜
ｂ−３にそれぞれ示すように、環礁状に形成しそ
の中央部に熱可塑性樹脂球９を介在させて基板１
と被接続部材４との接着性の向上をはかることも
できる。
ので説明したが本発明はこれに限られるものでは
なく、第８図ａ−１，〜ａ−３あるいはｂ−１〜
ｂ−３にそれぞれ示すように、環礁状に形成しそ
の中央部に熱可塑性樹脂球９を介在させて基板１
と被接続部材４との接着性の向上をはかることも
できる。
本発明により基板の導電パターン上に複数個設
けた導電性突起を介して被接続部材である半導体
素子と接続するため、必ずしも表面の平行度が保
たれていない基板上に被接続部材を接続させる場
合にも突起のどれかによつて確実に接続が遂行さ
れる効果があり、機械的強度とともに信頼性が増
大する。
けた導電性突起を介して被接続部材である半導体
素子と接続するため、必ずしも表面の平行度が保
たれていない基板上に被接続部材を接続させる場
合にも突起のどれかによつて確実に接続が遂行さ
れる効果があり、機械的強度とともに信頼性が増
大する。
また基板と半導体素子が接触して半導体素子が
破壊したりすることもなく、フイルムキヤリア方
式のように接続バンプを転写する等の複雑な工程
を用いず従来からある技術を利用した比較的短い
プロセスで接続が遂行するので、作業時間を短縮
することが出来るとともに装置全体のコストを低
く押さえることができる。
破壊したりすることもなく、フイルムキヤリア方
式のように接続バンプを転写する等の複雑な工程
を用いず従来からある技術を利用した比較的短い
プロセスで接続が遂行するので、作業時間を短縮
することが出来るとともに装置全体のコストを低
く押さえることができる。
また接続ピツチが例えば約100μｍ程度と短か
くすることができ、装置の小型化がすすめられ
る。
くすることができ、装置の小型化がすすめられ
る。
第１図及び第２図は本発明の原理説明図、第３
図は本発明の第一実施例の工程説明図、第４図〜
第８図は本発明の他の実施例をそれぞれ示す。 １……基板、２……接続パツド、３……導電性
突起、４……半導体素子、５……電極、６……樹
脂膜、９……樹脂球。
図は本発明の第一実施例の工程説明図、第４図〜
第８図は本発明の他の実施例をそれぞれ示す。 １……基板、２……接続パツド、３……導電性
突起、４……半導体素子、５……電極、６……樹
脂膜、９……樹脂球。
Claims (1)
- １ 導電パターンを有する基板と半導体素子との
電極部分とを電気的に接続させる方法において、
基板上の電気的接続領域にその領域面積より小さ
い導電性突起を複数個形成し、それらの突起を介
して被接続部材の電極部分を重ね合せて電気的接
続を行うことを特徴とする基板と半導体素子との
電気的接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18377986A JPS6340331A (ja) | 1986-08-05 | 1986-08-05 | 基板と半導体素子との電気的接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18377986A JPS6340331A (ja) | 1986-08-05 | 1986-08-05 | 基板と半導体素子との電気的接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6340331A JPS6340331A (ja) | 1988-02-20 |
| JPH057866B2 true JPH057866B2 (ja) | 1993-01-29 |
Family
ID=16141795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18377986A Granted JPS6340331A (ja) | 1986-08-05 | 1986-08-05 | 基板と半導体素子との電気的接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6340331A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0617557A (ja) * | 1992-07-01 | 1994-01-25 | Nippon Steel Corp | 降伏点の異なる鋼材を組合せた構造物用耐震壁 |
| US10115691B2 (en) | 2016-05-13 | 2018-10-30 | Canon Kabushiki Kaisha | Module, method for manufacturing the same, and electronic device |
-
1986
- 1986-08-05 JP JP18377986A patent/JPS6340331A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0617557A (ja) * | 1992-07-01 | 1994-01-25 | Nippon Steel Corp | 降伏点の異なる鋼材を組合せた構造物用耐震壁 |
| US10115691B2 (en) | 2016-05-13 | 2018-10-30 | Canon Kabushiki Kaisha | Module, method for manufacturing the same, and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6340331A (ja) | 1988-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10170412B2 (en) | Substrate-less stackable package with wire-bond interconnect | |
| JP3006885B2 (ja) | 相互接続のためのコンタクト構造、介在体、半導体アセンブリおよび方法 | |
| US7915718B2 (en) | Apparatus for flip-chip packaging providing testing capability | |
| KR20150041029A (ko) | Bva 인터포저 | |
| KR20010069223A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JPH1065070A (ja) | 半導体チップ相互接続及びカプセル封じのために選択的に充填される接着剤 | |
| US9461009B1 (en) | Method and apparatus for assembling a semiconductor package | |
| US5569956A (en) | Interposer connecting leadframe and integrated circuit | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| JP2003258009A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100533847B1 (ko) | 캐리어 테이프를 이용한 적층형 플립 칩 패키지 | |
| JPH057866B2 (ja) | ||
| JP5151584B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3370842B2 (ja) | 半導体装置の実装構造 | |
| JP2002190544A (ja) | 配線基板、半導体装置、及びその製造方法 | |
| JP3851585B2 (ja) | プリント配線板へのベアチップ半導体素子の接続方法 | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11260950A (ja) | 半導体装置及びその製造方法 | |
| JPH11251471A (ja) | 半導体装置及びその製造方法 | |
| JP2001326245A (ja) | 半導体装置およびその製造方法 | |
| JP2000299399A (ja) | 半導体装置 |