JPH0580166B2 - - Google Patents
Info
- Publication number
- JPH0580166B2 JPH0580166B2 JP61066376A JP6637686A JPH0580166B2 JP H0580166 B2 JPH0580166 B2 JP H0580166B2 JP 61066376 A JP61066376 A JP 61066376A JP 6637686 A JP6637686 A JP 6637686A JP H0580166 B2 JPH0580166 B2 JP H0580166B2
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- transistor
- current source
- constant current
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、差動増幅器の入出力をレベルシフ
トさせる回路に関するものである。
トさせる回路に関するものである。
従来のベース接地回路を定電流源としてもつ差
動増幅器として電子通信学会論文誌’83／12Vol.
J66−ＣNo.12に示された構成を図２に、この差動
増幅器の利得を電流源に与えるバイアスによつて
変化させる構成を図３に示す。これらの図におい
て、１は入力信号端子、２はトランジスタ、３１
は、抵抗でありエミツタフオロワを構成し、バイ
アスは前段の回路より与えられる。６は抵抗、７
はトランジスタであり差動増幅回路を構成し、８
はトランジスタ、９，１０は抵抗、１１は可変抵
抗、１２はトランジスタ、２９は抵抗であり、差
動増幅器のベース接地定電流源とそのバイアス回
路である。２３はトランジスタ、３０は抵抗であ
りエミツタフオロワを構成している。２７は出力
信号端子、２８は電源である。
動増幅器として電子通信学会論文誌’83／12Vol.
J66−ＣNo.12に示された構成を図２に、この差動
増幅器の利得を電流源に与えるバイアスによつて
変化させる構成を図３に示す。これらの図におい
て、１は入力信号端子、２はトランジスタ、３１
は、抵抗でありエミツタフオロワを構成し、バイ
アスは前段の回路より与えられる。６は抵抗、７
はトランジスタであり差動増幅回路を構成し、８
はトランジスタ、９，１０は抵抗、１１は可変抵
抗、１２はトランジスタ、２９は抵抗であり、差
動増幅器のベース接地定電流源とそのバイアス回
路である。２３はトランジスタ、３０は抵抗であ
りエミツタフオロワを構成している。２７は出力
信号端子、２８は電源である。
次に動作について説明する。第２図は従来のベ
ース接地回路を定電流源としてもつ差動増幅回路
であり、入力信号端子１より入力された信号は差
動増幅されて出力信号端子２７へ出力される。こ
で差動増幅器の利得Ｇは次式で表わされる。
ース接地回路を定電流源としてもつ差動増幅回路
であり、入力信号端子１より入力された信号は差
動増幅されて出力信号端子２７へ出力される。こ
で差動増幅器の利得Ｇは次式で表わされる。
Ｇ＝αeI0／2kT・RC ……(1)
ここでｅは電気素量、I0はベース接地されたト
ランジスタ８で構成する定電流源を流れる電流、
Rcはトランジスタ７のコレクタに接続された抵
抗６、ｋはボルツマン定数、Ｔは絶対温度、αは
エミツタ電流とコレクタ電流の比である。
ランジスタ８で構成する定電流源を流れる電流、
Rcはトランジスタ７のコレクタに接続された抵
抗６、ｋはボルツマン定数、Ｔは絶対温度、αは
エミツタ電流とコレクタ電流の比である。
式(1)より差動増幅器の利得は電流源を流れる電
流I0に比例する。第２図の構成において、定電流
源を流れる電流I0は抵抗１０，２９と、ベース・
コレクタ間を短絡してダイオード接続したトラン
ジスタ１２によつて与えられるベース接地回路へ
のバイアス電圧と抵抗９によつて決定され、次式
で表わされる。
流I0に比例する。第２図の構成において、定電流
源を流れる電流I0は抵抗１０，２９と、ベース・
コレクタ間を短絡してダイオード接続したトラン
ジスタ１２によつて与えられるベース接地回路へ
のバイアス電圧と抵抗９によつて決定され、次式
で表わされる。
I0＝V0−VBE1／R0，
V0＝R1VBE2＋R2VCC／R1＋R2 ……(2)
ここで、R1，R2，R0はそれぞれ抵抗１０，２
９，９，VBE1，VBE2はトランジスタ８，１２のベ
ース・エミツタ間電圧、VCCは電源２８の電圧で
ある。(1)式及び(2)式より、定電流源のバイアスを
与える抵抗R1，R2を変化させることによつて、
差動増幅器の利得を調整することが可能である。
９，９，VBE1，VBE2はトランジスタ８，１２のベ
ース・エミツタ間電圧、VCCは電源２８の電圧で
ある。(1)式及び(2)式より、定電流源のバイアスを
与える抵抗R1，R2を変化させることによつて、
差動増幅器の利得を調整することが可能である。
第３図の構成は、定電流源のバイアスを与える
抵抗の一方を可変抵抗として、差動増幅器の利得
を調整できるようにしたもので、その利得は次式
で表わされる。
抵抗の一方を可変抵抗として、差動増幅器の利得
を調整できるようにしたもので、その利得は次式
で表わされる。
Ｇ＝αeRC／2kTR0・
（R1VBE2＋RVVCC／R1＋RV−VBE1） ……(3)
ここでRVは可変抵抗１１である。(3)式よりRV
で表わされる可変抵抗１１を調整することにより
差動増幅器の利得を変化させることができるが、
この場合には定電流源を流れる電流が変化するた
めに、トランジスタ７のコレクタの電位が変化す
る。直流結合された回路では、トランジスタ２の
バイアスは前段に接続された回路より、また次段
に接続する回路のバイアスは出力信号端子２７に
かかるバイアスによつて与えられる。このため差
動増幅器の利得を変化させると、直流バイアス電
圧の変動により差動増幅器を構成するトランジス
タ７または次段に接続される回路のトランジスタ
が飽和してしまう場合がある。
で表わされる可変抵抗１１を調整することにより
差動増幅器の利得を変化させることができるが、
この場合には定電流源を流れる電流が変化するた
めに、トランジスタ７のコレクタの電位が変化す
る。直流結合された回路では、トランジスタ２の
バイアスは前段に接続された回路より、また次段
に接続する回路のバイアスは出力信号端子２７に
かかるバイアスによつて与えられる。このため差
動増幅器の利得を変化させると、直流バイアス電
圧の変動により差動増幅器を構成するトランジス
タ７または次段に接続される回路のトランジスタ
が飽和してしまう場合がある。
従来の差動増幅器は以上のように構成されてい
るので、定電流源にバイアスを与える抵抗を調整
して差動増幅器の利得を変化させる場合、差動増
幅器を構成するトランジスタまたは次段に接続さ
れる回路のトランジスタが飽和するなどの問題点
があつた。
るので、定電流源にバイアスを与える抵抗を調整
して差動増幅器の利得を変化させる場合、差動増
幅器を構成するトランジスタまたは次段に接続さ
れる回路のトランジスタが飽和するなどの問題点
があつた。
本発明は上記のような問題点を解消するために
なされたもので、定電流源にバイアスを与える抵
抗を調整して差動増幅器の利得を変化させても、
差動増幅器を構成するトランジスタまたは次段に
接続される回路のトランジスタが飽和しないよう
に、差動増幅器の入出力部に差動増幅器の利得に
対応してシフト量を変化させるレベルシフト回路
を得ることを目的とする。
なされたもので、定電流源にバイアスを与える抵
抗を調整して差動増幅器の利得を変化させても、
差動増幅器を構成するトランジスタまたは次段に
接続される回路のトランジスタが飽和しないよう
に、差動増幅器の入出力部に差動増幅器の利得に
対応してシフト量を変化させるレベルシフト回路
を得ることを目的とする。
この発明に係る差動増幅器利得適応型レベルシ
フト回路は、差動増幅器の利得を調整する定電流
源のバイアスを、レベルシフト回路のシフト量を
決定する回路の入力信号としても共用することに
より、差動増幅器の利得に対応したレベルシフト
を行なうようにしたものである。
フト回路は、差動増幅器の利得を調整する定電流
源のバイアスを、レベルシフト回路のシフト量を
決定する回路の入力信号としても共用することに
より、差動増幅器の利得に対応したレベルシフト
を行なうようにしたものである。
この発明における差動増幅器利得適応型レベル
シフト回路は、信号増幅用の差動増幅器の定電流
源のバイアスを正相の入力とするレベルシフト用
の差動増幅器を有し、このレベルシフト用の差動
増幅器の正相、逆相出力で信号増幅用の差動増幅
器の入出力部に接続されたレベルシフト回路のシ
フト量を制御する。
シフト回路は、信号増幅用の差動増幅器の定電流
源のバイアスを正相の入力とするレベルシフト用
の差動増幅器を有し、このレベルシフト用の差動
増幅器の正相、逆相出力で信号増幅用の差動増幅
器の入出力部に接続されたレベルシフト回路のシ
フト量を制御する。
以下、この発明の一実施例を図について説明す
る。第１図において、１は入力信号端子、２はト
ランジスタ、３は抵抗であり入力部のレベルシフ
ト回路を構成する。４はトランジスタ、５は抵抗
で入力部レベルシフト回路の定電流源となる。６
は抵抗、７はトランジスタで信号増幅用の差動増
幅器DA１を構成し、８はトランジスタ、９，１
０は抵抗、１１は可変抵抗、１２はトランジスタ
で差動増幅器DA１の定電流源及びそのバイアス
回路である。１３は抵抗、１４，１５はトランジ
スタ、１６は抵抗でありレベルシフト用の差動増
幅器DA２及び定電流源を構成し、１７，１８は
抵抗、１９はトランジスタでレベルシフト用差動
増幅器DA２の逆相入力となる。２０，２１は抵
抗、２２はトランジスタでレベルシフト用差動増
幅器DA２の定電流源バイアスである。２３はト
ランジスタ、２４は抵抗で出力部のレベルシフト
回路を構成し、２５はトランジスタ、２６は抵抗
で出力部レベルシフト回路の定電流源である。２
７は出力信号端子、２８は電源である。
る。第１図において、１は入力信号端子、２はト
ランジスタ、３は抵抗であり入力部のレベルシフ
ト回路を構成する。４はトランジスタ、５は抵抗
で入力部レベルシフト回路の定電流源となる。６
は抵抗、７はトランジスタで信号増幅用の差動増
幅器DA１を構成し、８はトランジスタ、９，１
０は抵抗、１１は可変抵抗、１２はトランジスタ
で差動増幅器DA１の定電流源及びそのバイアス
回路である。１３は抵抗、１４，１５はトランジ
スタ、１６は抵抗でありレベルシフト用の差動増
幅器DA２及び定電流源を構成し、１７，１８は
抵抗、１９はトランジスタでレベルシフト用差動
増幅器DA２の逆相入力となる。２０，２１は抵
抗、２２はトランジスタでレベルシフト用差動増
幅器DA２の定電流源バイアスである。２３はト
ランジスタ、２４は抵抗で出力部のレベルシフト
回路を構成し、２５はトランジスタ、２６は抵抗
で出力部レベルシフト回路の定電流源である。２
７は出力信号端子、２８は電源である。
次に実施例の動作について説明する。第１図に
おいて、差動増幅器DA１の定電流源のバイアス
を設定する可変抵抗１１の値を大きくすると、定
電流源を流れる電流が増加して差動増幅器DA１
の利得が増加するが、トランジスタ７のコレクタ
電位が下がり、トランジスタ７のベース電位が一
定の場合にはコレクタ・ベース間の電圧VCBが減
少し、コレクタ電位の降下が大きいとトランジス
タ７が飽和する。反対に可変抵抗１１の値を小さ
くすると定電流源を流れる電流が減少して差動増
幅器DA１の利得が減少するが、トランジスタ７
のコレクタ電位が上がることにより出力信号端子
２７の電位が上昇して、電位の上昇が大きいと次
段に接続された回路のトランスタが飽和する。こ
のことから、差動増幅器DA１の利得が増加して
トランジスタ７のコレクタ電位が下降した場合
は、差動増幅器DA１の入力電位も低電位側にレ
ベルシフトさせ、反対に差動増幅器DA１の利得
が減少してトランジスタ７のコレクタ電位が上昇
した場合には出力信号端子２７の電位を低電位側
にレベルシフトさせることによつて、トランジス
タ７または次段に接続された回路のトランジスタ
の飽和を防止することができる。
おいて、差動増幅器DA１の定電流源のバイアス
を設定する可変抵抗１１の値を大きくすると、定
電流源を流れる電流が増加して差動増幅器DA１
の利得が増加するが、トランジスタ７のコレクタ
電位が下がり、トランジスタ７のベース電位が一
定の場合にはコレクタ・ベース間の電圧VCBが減
少し、コレクタ電位の降下が大きいとトランジス
タ７が飽和する。反対に可変抵抗１１の値を小さ
くすると定電流源を流れる電流が減少して差動増
幅器DA１の利得が減少するが、トランジスタ７
のコレクタ電位が上がることにより出力信号端子
２７の電位が上昇して、電位の上昇が大きいと次
段に接続された回路のトランスタが飽和する。こ
のことから、差動増幅器DA１の利得が増加して
トランジスタ７のコレクタ電位が下降した場合
は、差動増幅器DA１の入力電位も低電位側にレ
ベルシフトさせ、反対に差動増幅器DA１の利得
が減少してトランジスタ７のコレクタ電位が上昇
した場合には出力信号端子２７の電位を低電位側
にレベルシフトさせることによつて、トランジス
タ７または次段に接続された回路のトランジスタ
の飽和を防止することができる。
第１図において、差動増幅器DA１の入出力部
に接続されたトランジスタ２及び抵抗３、そして
トランジスタ２３及び抵抗２４で構成されるレベ
ルシフト回路は、トランジスタ４及び抵抗５、そ
してトランジスタ２５及び抵抗２６で構成される
それぞれの定電流源を流れる電流と、抵抗３，２
４とのそれぞれの積でシフト量の決まるレベルシ
フト回路である。またレベルシフト量はレベルシ
フト用の定電流源を構成するトランジスタ４及び
２５のベースへのバイアスにより設定される。
に接続されたトランジスタ２及び抵抗３、そして
トランジスタ２３及び抵抗２４で構成されるレベ
ルシフト回路は、トランジスタ４及び抵抗５、そ
してトランジスタ２５及び抵抗２６で構成される
それぞれの定電流源を流れる電流と、抵抗３，２
４とのそれぞれの積でシフト量の決まるレベルシ
フト回路である。またレベルシフト量はレベルシ
フト用の定電流源を構成するトランジスタ４及び
２５のベースへのバイアスにより設定される。
第１図において、差動増幅器DA１の定電流源
のバイアスを正相の入力とするレベルシフト回路
用の差動増幅器DA２を設け、逆相の入力として
定電流源のバイアス回路と同様な回路を接続し、
抵抗１７は抵抗１０と、抵抗１８は差動増幅器
DA１が基準とする利得のときの可変抵抗１１と
同じ値とする。そしてこのレベルシフト用差動増
幅器DA２の正相出力は入力部側レベルシフト回
路の定電流源のバイアスに、逆相出力は出力部側
レベルシフト回路の定電流源のバイアスとする。
両レベルシフト回路のシフト量は、差動増幅器
DA１が基準とする利得においてトランジスタ７
及び次段に接続される回路のトランジスタが飽和
しないシフト量にそれぞれ設定する。
のバイアスを正相の入力とするレベルシフト回路
用の差動増幅器DA２を設け、逆相の入力として
定電流源のバイアス回路と同様な回路を接続し、
抵抗１７は抵抗１０と、抵抗１８は差動増幅器
DA１が基準とする利得のときの可変抵抗１１と
同じ値とする。そしてこのレベルシフト用差動増
幅器DA２の正相出力は入力部側レベルシフト回
路の定電流源のバイアスに、逆相出力は出力部側
レベルシフト回路の定電流源のバイアスとする。
両レベルシフト回路のシフト量は、差動増幅器
DA１が基準とする利得においてトランジスタ７
及び次段に接続される回路のトランジスタが飽和
しないシフト量にそれぞれ設定する。
さらにレベルシフト回路用の差動増幅器DA２
の利得を適当に設定することにより、信号増幅用
差動増幅器DA１の利得が基準とする利得から変
化してトランジスタ７のコレクタ電位が変化して
も、レベルシフト用の定電流源を流れる電流を制
御して、トランジスタ７のコレクタ電位の変化分
と等しいレベルシフト量を増減することができ
る。こうすることにより、信号増幅用差動増幅器
DA１の利得が変化しても、トランジスタ７のコ
レクタ・ベース間電圧を一定に保ち、そして出力
信号端子２７の電位も一定に保つことができるよ
うになり、トランジスタ７及び次段に接続される
回路のトランジスタの飽和が防止できる。
の利得を適当に設定することにより、信号増幅用
差動増幅器DA１の利得が基準とする利得から変
化してトランジスタ７のコレクタ電位が変化して
も、レベルシフト用の定電流源を流れる電流を制
御して、トランジスタ７のコレクタ電位の変化分
と等しいレベルシフト量を増減することができ
る。こうすることにより、信号増幅用差動増幅器
DA１の利得が変化しても、トランジスタ７のコ
レクタ・ベース間電圧を一定に保ち、そして出力
信号端子２７の電位も一定に保つことができるよ
うになり、トランジスタ７及び次段に接続される
回路のトランジスタの飽和が防止できる。
また、上記実施例では差動増幅器DA１の入出
力部の両方にレベルシフト回路を設けたものを示
したが、必要に応じて入力部または出力部のどち
らか一方にだけ設けてもよい。
力部の両方にレベルシフト回路を設けたものを示
したが、必要に応じて入力部または出力部のどち
らか一方にだけ設けてもよい。
以上のように、この発明によれば差動増幅器の
利得を変化させても差動増幅器のトランジスタ及
び次段に接続される回路のトランジスタの飽和を
防止できるように構成したので、差動増幅器の利
得調整範囲を広くできる効果がある。
利得を変化させても差動増幅器のトランジスタ及
び次段に接続される回路のトランジスタの飽和を
防止できるように構成したので、差動増幅器の利
得調整範囲を広くできる効果がある。
第１図はこの発明の一実施例による利得調整の
可能な差動増幅器及びトランジスタの飽和を防止
する差動増幅利得適応型レベルシフト回路の構成
図、第２図は従来のベース接地回路を定電流源と
してもつ差動増幅器の構成図、第３図は利得調整
可能な差動増幅器の構成図である。 １は入力信号端子、２はトランジスタ、３は抵
抗、４はトランジスタ、５は抵抗、６は抵抗、
７，８はトランジスタ、９，１０は抵抗、１１は
可変抵抗、１２はトランジスタ、１３は抵抗、１
４，１５はトランジスタ、１６，１７，１８は抵
抗、１９はトランジスタ、２０，２１は抵抗、２
２，２３はトランジスタ、２４は抵抗、２５はト
ランジスタ、２６は抵抗、２７は出力信号端子、
２８は電源、２９，３０，３１は抵抗である。な
お、図中、同一符号は同一、又は相当部分を示
す。
可能な差動増幅器及びトランジスタの飽和を防止
する差動増幅利得適応型レベルシフト回路の構成
図、第２図は従来のベース接地回路を定電流源と
してもつ差動増幅器の構成図、第３図は利得調整
可能な差動増幅器の構成図である。 １は入力信号端子、２はトランジスタ、３は抵
抗、４はトランジスタ、５は抵抗、６は抵抗、
７，８はトランジスタ、９，１０は抵抗、１１は
可変抵抗、１２はトランジスタ、１３は抵抗、１
４，１５はトランジスタ、１６，１７，１８は抵
抗、１９はトランジスタ、２０，２１は抵抗、２
２，２３はトランジスタ、２４は抵抗、２５はト
ランジスタ、２６は抵抗、２７は出力信号端子、
２８は電源、２９，３０，３１は抵抗である。な
お、図中、同一符号は同一、又は相当部分を示
す。
Claims (1)
- １ 第一の定電流源を備えた信号増幅用の第一の
差動増幅器と、この第一の定電流源に接続され、
バイアスを供給するとともに、該バイアスを可変
することにより前記第一の差動増幅器の利得を可
変する第一のバイアス回路と、前記第一の差動増
幅器の入力側と出力側に接続され、第一および第
二のレベルシフト回路と、上記第一と第二のレベ
ルシフト回路のそれぞれに接続され、該レベルシ
フト回路を駆動する第二および第三の定電流源
と、第四の定電流源を備え一方の入力を前記第一
のバイアス回路に接続され、正相側出力を前記第
二の定電流源に接続してバイアスを供給し、逆相
側出力を前記第三の定電流源に接続してバイアス
を供給する第二の差動増幅器と、前記第二の差動
増幅器の他方の入力に接続されバイアスを供給す
る第二のバイアス回路と、前記第四の定電流源に
接続されバイアスを供給する第三のバイアス回路
とを備えたことを特徴とする差動増幅器利得適応
型レベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61066376A JPS62222705A (ja) | 1986-03-25 | 1986-03-25 | 差動増幅器利得適応型レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61066376A JPS62222705A (ja) | 1986-03-25 | 1986-03-25 | 差動増幅器利得適応型レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62222705A JPS62222705A (ja) | 1987-09-30 |
| JPH0580166B2 true JPH0580166B2 (ja) | 1993-11-08 |
Family
ID=13314044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61066376A Granted JPS62222705A (ja) | 1986-03-25 | 1986-03-25 | 差動増幅器利得適応型レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62222705A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5215676B2 (ja) * | 2008-01-16 | 2013-06-19 | シャープ株式会社 | 可変利得増幅器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60158707A (ja) * | 1984-01-27 | 1985-08-20 | Sony Corp | トランジスタ回路 |
-
1986
- 1986-03-25 JP JP61066376A patent/JPS62222705A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62222705A (ja) | 1987-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4456887A (en) | Differential amplifier | |
| KR20010042366A (ko) | 와이드다이내믹레인지 가변이득 증폭기 | |
| JPH0121642B2 (ja) | ||
| GB2107948A (en) | Variable gain circuits | |
| JP2556265B2 (ja) | 半導体集積回路 | |
| EP0481630B1 (en) | High efficiency cross-coupled folded cascode circuit | |
| JPS6155288B2 (ja) | ||
| JPH08237054A (ja) | 利得可変回路 | |
| JPS6333727B2 (ja) | ||
| JP2625552B2 (ja) | フィルタ回路 | |
| KR860000440B1 (ko) | 신호레벨제어회로 | |
| JPS6027449B2 (ja) | プツシユ・プル型増幅器 | |
| JP2714269B2 (ja) | 等価インダクタンス回路 | |
| JPH0580166B2 (ja) | ||
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| JPS62173807A (ja) | 定電流源バイアス回路 | |
| JPH0474010A (ja) | 差動増幅器 | |
| JPH0513051Y2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPH08185233A (ja) | 可変電圧回路 | |
| JPH04369113A (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| JPH033404B2 (ja) | ||
| JPS5834045B2 (ja) | 電圧制御可変利得回路 | |
| JP3528332B2 (ja) | 可変利得増幅器 | |
| JP3082247B2 (ja) | 定電圧回路 |