JPH0580695B2 - - Google Patents

Info

Publication number
JPH0580695B2
JPH0580695B2 JP13590487A JP13590487A JPH0580695B2 JP H0580695 B2 JPH0580695 B2 JP H0580695B2 JP 13590487 A JP13590487 A JP 13590487A JP 13590487 A JP13590487 A JP 13590487A JP H0580695 B2 JPH0580695 B2 JP H0580695B2
Authority
JP
Japan
Prior art keywords
control
channel
data
input
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13590487A
Other languages
English (en)
Other versions
JPS63298660A (ja
Inventor
Kenji Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP13590487A priority Critical patent/JPS63298660A/ja
Publication of JPS63298660A publication Critical patent/JPS63298660A/ja
Publication of JPH0580695B2 publication Critical patent/JPH0580695B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入出力インタフエース制御方式に関
し、特にデータチヤネル装置および通信回線間に
おける入出力インタフエース制御方式に関する。
〔従来の技術〕
従来、この種の入出力インタフエース制御方式
におけるコントロール系コマンドの動作時には、
入出力制御装置がデータチヤネルからコマンドに
付加される制御情報を転送シーケンスで受信し、
該情報で指示された制御動作を行つた後、データ
チヤネルに対して終了報告を報告シーケンスで行
なう。この時、制御情報は通常1バイト程度の短
いものであるにもかかわらず、その制御動作時間
が長い場合が多く、起動シーケンスでいつたんデ
ータチヤネルとの結合を切り、その後、入出力制
御装置からの起動により制御情報を受信する転送
シーケンスを実行した上で、チヤネル結合を切り
入出力制御装置側で制御動作が終了したら、再び
入出力制御装置からの起動で報告シーケンスに移
行する。
〔発明が解決しようとする問題点〕
上述した従来の入出力インタフエース制御方式
は、入出力制御装置がその制御動作期間中にデー
タチヤネルを占有することの無いよう、各シーケ
ンス毎に一旦データチヤネルとの結合を切り、制
御動作を完了した入出力制御装置からの起動で次
のシーケンスに移行する。このとき入出力制御装
置は、データチヤネルとの間でチヤネルが空いて
いるのを確認して再びチヤネル結合するための情
報を授受し合う。コントロール系コマンドの場
合、転送シーケスで転送する制御情報は1バイト
程度の短いものであり、これの転送時間に比べ
て、転送シーケンスへの移行時におけるチヤネル
再結合のための情報授受に要する時間の方が長く
なつてしまうので、入出力制御装置側の動作時間
のオーバーヘツドが大きいという欠点がある。
〔問題点を解決するための手段〕
本発明の制御方式は、データチヤネル装置およ
び通信回線の間に介設した入出力制御装置が起動
シーケンスで前記データチヤネル装置にチヤネル
接続され制御用命令を与えられた時に、前記チヤ
ネル接続を切らず前記起動シーケンスに連続して
前記データチヤネル装置との間で前記制御用命令
に付加された制御データの転送を行なう転送シー
ケンスに移行し、該転送シーケンス終了後に一旦
前記チヤネル接続を切り前記制御用命令を実行し
てから、再び前記データチヤネル装置にチヤネル
接続して報告シーケンスに移行することを特徴と
する。
〔実施例〕
次に図面を参照して本発明について説明する。
第1図は本発明の一実施例のブロツク図であ
り、第2図は第1図における入出力制御装置2の
構成例を示すブロツク図である。データチヤネル
装置1および入出力制御装置2の間は、データ線
およびタグ線を有する信号線3で接続してある。
入出力制御装置2では、チヤネルとのインタフエ
ースを制御するインタフエース制御回路21が信
号線3および内部バス22の間に介設してあり、
内部バス22にはデバイス制御回路23を接続し
てある。デバイス制御回路23は、ビツトスライ
スのマイクロプロセツサとそのフアームウエアと
を有し、マイクロプロセツサバス24に接続され
ており、マイクロプロセツサバス24の下には、
汎用のマイクロコンピユータ25、そのプログラ
ムを格納したRAM26、および回線29に対し
データを送受信する制御回路28のデータのバス
幅とマイクロプロセツサバス24のバス幅との整
合をとるバスカプラ27が接続される。すなわ
ち、回線29から受信したデータを制御回路28
で編集し、バスカプラ27でマイクロプロセツサ
バス24のバスの幅に変換したものを、マイクロ
コンピユータ25の制御でデバイス制御回路23
に対し送出し、デバイス制御回路23はインタフ
エース制御回路21を通してデータチヤネル装置
1に送り出す。また回線29のデータ送信は、上
記の逆方向で行われる。
起動シーケンスでデータチヤネル装置1からコ
マンドが与えられた時には、インタフエース制御
回路21でそれを受け、そのコマンドの解読をデ
バイス制御回路23のプロセツサで行う。書き込
みデータをチヤネルから回線29へ転送するよう
指令するライト系コマンドを受信した場合には、
一旦チヤネルとの結合を切つて、マイクロコンピ
ユータ25に起動をかけた後、再度チヤネルと結
合してデータチヤネル装置1からの書き込みデー
タの転送を行い、チヤネルから受けた書き込みデ
ータをマイクロプロセツサバス24に送出し、再
びチヤネルとの結合を切り、マイクロコンピユー
タ25がバスカプラ27および制御回路28を制
御して回線29側にデータを送出す。この動作が
終了したら、チヤネルとの結合後、報告シーケン
スに移行する。
読み出しデータを回線29からチヤネルへ転送
するよう指令するリード系コマンドの場合には、
データの流れがライト系コマンドの場合と逆にな
るだけで、上記と同様の動作である。上述したラ
イト系およびリード系のコマンド受信時における
動作は、従来の方式の場合と同じである。
本実施例のポイントはコントロール系コマンド
の場合における動作にある。コントロール系コマ
ンドの場合、コマンドに付加された制御データは
1バイト程度であるが、マイクロコンピユータ2
5を起動して回線29に対する制御を行うと、そ
のコマンド動作にかなり長い時間がかかる。本実
施例では、データチヤネル装置1からのコマンド
を受信したデバイス制御回路23がコントロール
系コマンドであると解読すると、インタフエース
制御回路21へチヤネルとの結合を保持するよう
制御信号を送り、そのままチヤネル結合を切らず
に制御データの転送に移行し、その制御データを
受信した後でチヤネル結合を切る。そしてマイク
ロコンピユータ25に起動をかけ制御データを回
線29へ送出後、マイクロコンピユータ25から
の終了報告を待つて再びチヤネルと結合し、報告
シーケンスに移行する。
このように本実施例では、コントロール系コマ
ンドの場合、コマンドの解読のあとチヤネル結合
を切らずにすぐ制御データを転送させる。この制
御データ転送に要する時間は、制御データが1バ
イト程度しかないので、極めて短いが、従来の方
式では、起動シーケンスのあと一旦チヤネル結合
を切り次いでデータ転送に移行するため、デバイ
ス制御回路23とインタフエース制御回路21と
の間でチヤネル再結合のための信号を授受し合う
ために余分な時間を費すので、入出力制御装置2
の動作時間のオーバーヘツドが増大してしまう。
本実施例では、そのようなチヤネル再結合のため
の余分な時間を要さず、短時間の制御データ転送
だけで済むので、従来の方式に比べて入出力制御
装置2でオーバーヘツドを軽減することができ
る。
〔発明の効果〕
以上説明したように本発明は、コントロール系
コマンド(制御用命令)の場合に起動シーケンス
と転送シーケンスとを連続して行い制御動作完了
後に報告シーケンスへ移行させることにより、入
出力制御装置の制御のオーバーヘツドを減少でき
るという効果がある。
【図面の簡単な説明】
第1図および第2図は本発明の実施例を示すブ
ロツク図である。 1……データチヤネル装置、2……入出力制御
装置、3……信号線、21……インタフエース制
御回路、22……内部バス、23……デバイス制
御回路、24……マイクロプロセツサバス、25
……マイクロコンピユータ、26……RAM、2
7……バスカプラ、28……制御回路、29……
回線。

Claims (1)

    【特許請求の範囲】
  1. 1 データチヤネル装置および通信回線の間に介
    設した入出力制御装置が起動シーケンスで前記デ
    ータチヤネル装置にチヤネル接続され制御用命令
    を与えられた時に、前記チヤネル接続を切らず前
    記起動シーケンスに連続して前記データチヤネル
    装置との間で前記制御用命令に付加された制御デ
    ータの転送を行なう転送シーケンスに移行し、該
    転送シーケンス終了後に一旦前記チヤネル接続を
    切り前記制御用命令を実行してから、再び前記デ
    ータチヤネル装置にチヤネル接続して報告シーケ
    ンスに移行することを特徴とする入出力インタフ
    エース制御方式。
JP13590487A 1987-05-29 1987-05-29 入出力インタフェ−ス制御方式 Granted JPS63298660A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13590487A JPS63298660A (ja) 1987-05-29 1987-05-29 入出力インタフェ−ス制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13590487A JPS63298660A (ja) 1987-05-29 1987-05-29 入出力インタフェ−ス制御方式

Publications (2)

Publication Number Publication Date
JPS63298660A JPS63298660A (ja) 1988-12-06
JPH0580695B2 true JPH0580695B2 (ja) 1993-11-10

Family

ID=15162543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13590487A Granted JPS63298660A (ja) 1987-05-29 1987-05-29 入出力インタフェ−ス制御方式

Country Status (1)

Country Link
JP (1) JPS63298660A (ja)

Also Published As

Publication number Publication date
JPS63298660A (ja) 1988-12-06

Similar Documents

Publication Publication Date Title
JPH0580695B2 (ja)
JPH0530341B2 (ja)
JPH0776949B2 (ja) 光チャネルサブシステム
JP3341108B2 (ja) 赤外線通信における無応答監視回路及びその監視方法並びにその制御プログラムを記録した記録媒体
JPS6333949A (ja) デ−タ通信方式
JPH0690676B2 (ja) コマンド動作制御方式
JP2559698B2 (ja) 磁気テープ制御装置
JPS62199142A (ja) デ−タ送信方式
JPS6316362A (ja) 通信システム評価方式
JPS63248255A (ja) オンラインデ−タ伝送システム
JPH0447345B2 (ja)
JPH0238970B2 (ja)
JPH0310310A (ja) オンライン端末自動電源断方式
JPS61246863A (ja) デ−タ転送方式
JPS61148950A (ja) 通信システム
JPS6069721A (ja) 電源制御インタフェ−ス方式
JPS6294043A (ja) ル−プバツク方法
JPH03265054A (ja) データバス制御装置
JPS5953575B2 (ja) 通信制御方式
JPH01238249A (ja) 通信制御装置のrs信号制御方式
JPH0253815B2 (ja)
JPS581233A (ja) デ−タウエイシステム
JPS61167248A (ja) デ−タ通信方式
JPH05334211A (ja) 中継システムにおける終了処理中の障害処理方式
JPS63206851A (ja) 双方向バス制御方式