JPH0469251A - 印字ヘッド駆動回路 - Google Patents
印字ヘッド駆動回路Info
- Publication number
- JPH0469251A JPH0469251A JP18304890A JP18304890A JPH0469251A JP H0469251 A JPH0469251 A JP H0469251A JP 18304890 A JP18304890 A JP 18304890A JP 18304890 A JP18304890 A JP 18304890A JP H0469251 A JPH0469251 A JP H0469251A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- input
- print head
- output
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 11
- 101100113576 Arabidopsis thaliana CINV2 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は印字ヘッド駆動回路、特に負荷となる印字ヘッ
ドのコイルを半導体によるスイッチング素子のオン・オ
フにより駆動する印字ヘッド駆動回路に関する。
ドのコイルを半導体によるスイッチング素子のオン・オ
フにより駆動する印字ヘッド駆動回路に関する。
従来、この種の印字ヘッド駆動回路は、電源と地気との
間に印字ヘッドのコイルと少なくとも１個の半導体によ
るスイッチング素子とを直列に設け、印字の入力信号に
従ってスイッチング素子をオン・オフさせるようにした
ものが多用されている。
間に印字ヘッドのコイルと少なくとも１個の半導体によ
るスイッチング素子とを直列に設け、印字の入力信号に
従ってスイッチング素子をオン・オフさせるようにした
ものが多用されている。
上述した従来の印字ヘッド駆動回路は、印字の入力信号
に従ってスイッチング素子をオンまたｉｆオフさせてい
るので、スイ・ンチング素子の故障番こよりスイッチン
グ素子がオンになりっばなしになると、負荷に電流が流
れ続け、コイルが焼損するとかスイッチング素子が焼損
して事故を大きくするという問題点がある。
に従ってスイッチング素子をオンまたｉｆオフさせてい
るので、スイ・ンチング素子の故障番こよりスイッチン
グ素子がオンになりっばなしになると、負荷に電流が流
れ続け、コイルが焼損するとかスイッチング素子が焼損
して事故を大きくするという問題点がある。
本発明の印字ヘッド駆動回路は、負荷となる印字ヘッド
のコイルの電流をこのコイルに直列に接続された半導体
によるスイッチング素子によりオン・オフする印字ヘッ
ド駆動回路にお０て、スイッチング素子をオンさせる入
力信号とこの入力信号の入力時にコイル端に印加された
電圧との状態の不一致を検出して警報信号を出力するこ
とにより、また前記入力信号がコイルの電源側に接続さ
れたスイッチング素子をオンさせる入力信号で、コイル
端に印加された電圧がコイルの電源側端子から抵抗を介
して地気の間に設けられたツェナダイオードの端子電圧
であることにより、さらにまた前記入力信号がコイルの
電源側および地気側のそれぞれに接続されたスイッチン
グ素子のそれぞれをオンさせる入力信号の論理和出力て
あり、コイル端に印加された電圧がコイルの両端に接続
されたフォトカップラの出力信号であることにより構成
される。
のコイルの電流をこのコイルに直列に接続された半導体
によるスイッチング素子によりオン・オフする印字ヘッ
ド駆動回路にお０て、スイッチング素子をオンさせる入
力信号とこの入力信号の入力時にコイル端に印加された
電圧との状態の不一致を検出して警報信号を出力するこ
とにより、また前記入力信号がコイルの電源側に接続さ
れたスイッチング素子をオンさせる入力信号で、コイル
端に印加された電圧がコイルの電源側端子から抵抗を介
して地気の間に設けられたツェナダイオードの端子電圧
であることにより、さらにまた前記入力信号がコイルの
電源側および地気側のそれぞれに接続されたスイッチン
グ素子のそれぞれをオンさせる入力信号の論理和出力て
あり、コイル端に印加された電圧がコイルの両端に接続
されたフォトカップラの出力信号であることにより構成
される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。第１図の実
施例は電源子ＶＤと地気との間に駆動用のＰＮＰ形のレ
ジスタＴＲ，と負荷となるコイルＬとＮＰＮ形のトラン
ジスタＴＲ２とが直列に接続され、トランジスタＴＲ，
は入力ＩＮＩからインバータＩ ＮＶＩおよびＮＰＮ形
のトランジスタＴＲ，を介して制御され、入力Ｉ Ｎ
ｒか“０°。
施例は電源子ＶＤと地気との間に駆動用のＰＮＰ形のレ
ジスタＴＲ，と負荷となるコイルＬとＮＰＮ形のトラン
ジスタＴＲ２とが直列に接続され、トランジスタＴＲ，
は入力ＩＮＩからインバータＩ ＮＶＩおよびＮＰＮ形
のトランジスタＴＲ，を介して制御され、入力Ｉ Ｎ
ｒか“０°。
のときオンとなり、トランジスタＴＲ２は入力ＩＮ２か
らインバータＩ Ｎ Ｖ ２を介して制御され、入力Ｉ
Ｎ２が“０″のときオンとなるように構成されている。
らインバータＩ Ｎ Ｖ ２を介して制御され、入力Ｉ
Ｎ２が“０″のときオンとなるように構成されている。
一方トランジスタＴ Ｒ１とコイルしどの接続点と地気
との間に抵抗Ｒ１と論理レベルの高電圧をツェナ電圧と
したツェナダイオードＺＤとが直列に接続され、抵抗Ｒ
，とツェナダイオードＺＤとの接続点と入力ＩＮ、とが
排他論理和回路ＥＯＲの二つの入力のそれぞれに接続さ
れ、排他論理和回路ＥＯＲの出力が警報出力ＡＬとなっ
ている。
との間に抵抗Ｒ１と論理レベルの高電圧をツェナ電圧と
したツェナダイオードＺＤとが直列に接続され、抵抗Ｒ
，とツェナダイオードＺＤとの接続点と入力ＩＮ、とが
排他論理和回路ＥＯＲの二つの入力のそれぞれに接続さ
れ、排他論理和回路ＥＯＲの出力が警報出力ＡＬとなっ
ている。
以上の構成において、通常、入力Ｉ Ｎ １および入力
ＩＮ２は非駆動時に共に°゛１°′となってｔ）て、駆
動時は共に“０”とすることにより、トランジスタＴＲ
，およびＴＲ２が共にオンとなって、コイルしに通電さ
れる。また入力ＩＮ、力（１”のときはトランジスタＴ
ＲＩのコレクタ４ｉ路地気電圧となっているため、排他
論理和回路ＥＯＲの一方の入力には“’１”、他方の入
力には“Ｏ″が与えられて、その出力は°１”となって
いる。さらにまた入力ＩＮ、が“０″のときはトランジ
スタＴ Ｒｌのコレクタは略＋ＶＯとなって、抵抗Ｒ１
とツェナダイオードＺＤとの接続点は１″に相当する電
圧となり、排他論理和回路ＥＯＲの出力はこのときも１
”となる。
ＩＮ２は非駆動時に共に°゛１°′となってｔ）て、駆
動時は共に“０”とすることにより、トランジスタＴＲ
，およびＴＲ２が共にオンとなって、コイルしに通電さ
れる。また入力ＩＮ、力（１”のときはトランジスタＴ
ＲＩのコレクタ４ｉ路地気電圧となっているため、排他
論理和回路ＥＯＲの一方の入力には“’１”、他方の入
力には“Ｏ″が与えられて、その出力は°１”となって
いる。さらにまた入力ＩＮ、が“０″のときはトランジ
スタＴ Ｒｌのコレクタは略＋ＶＯとなって、抵抗Ｒ１
とツェナダイオードＺＤとの接続点は１″に相当する電
圧となり、排他論理和回路ＥＯＲの出力はこのときも１
”となる。
第２図は第１図の故障時を含む波形図で、入力ＩＮ、の
レベルとトランジスタＴＲ１のコレクタ電圧と警報出力
ＡＬとの波形を示している。波形図の前半は正常時を、
後半はトランジスタＴＲ。
レベルとトランジスタＴＲ１のコレクタ電圧と警報出力
ＡＬとの波形を示している。波形図の前半は正常時を、
後半はトランジスタＴＲ。
がオンになりっばなした場合を示している。このときは
入力ＩＮ１が“１“になったときも抵抗Ｒ，とツェナダ
イオードＺＤとの接続点は“１′。
入力ＩＮ１が“１“になったときも抵抗Ｒ，とツェナダ
イオードＺＤとの接続点は“１′。
相当の電圧となり、排他論理和回路ＥＯＲの出力は０”
となって警報を出力する。なおこの実施例でトランジス
タＴＲ，が開放障害でオフになりっばなしたときも、同
様に警報出力ＡＬから°“０°°が出力されることは明
らかである。
となって警報を出力する。なおこの実施例でトランジス
タＴＲ，が開放障害でオフになりっばなしたときも、同
様に警報出力ＡＬから°“０°°が出力されることは明
らかである。
第３図は本発明の別の実施例の回路図である。
第３図の実施例は第１図の実施例と負荷となるコイルＬ
の駆動部の回路は同じであるが、障害検出回路として、
コイルＬの両端に抵抗Ｒ１を介してフォトカップラＰＣ
の入力側を接続し、電源＋ＶＢとの地気との間に抵抗Ｒ
２とフォトカップラＰＣの出力側とを接続し、抵抗Ｒ２
とフォトカップラＰＣとの接続点を排他論理和回路ＦＯ
Ｒの一方の入力としている。また入力ＩＮ１およびＩＮ
２の論理和の否定出力を排他論理和回路ＦＯＲの他方の
入力とし、その出力を警報出力ＡＬとした構成になって
いる。
の駆動部の回路は同じであるが、障害検出回路として、
コイルＬの両端に抵抗Ｒ１を介してフォトカップラＰＣ
の入力側を接続し、電源＋ＶＢとの地気との間に抵抗Ｒ
２とフォトカップラＰＣの出力側とを接続し、抵抗Ｒ２
とフォトカップラＰＣとの接続点を排他論理和回路ＦＯ
Ｒの一方の入力としている。また入力ＩＮ１およびＩＮ
２の論理和の否定出力を排他論理和回路ＦＯＲの他方の
入力とし、その出力を警報出力ＡＬとした構成になって
いる。
従って第３図の構成におけるコイルＬの駆動については
第１図の場合と同じである。
第１図の場合と同じである。
第４図は第３図の故障時を含む波形図で、入力ＩＮ、お
よび工Ｎ２とトランジスタＴＲ，のコレクタ電圧とフォ
トカップラＰＣの出力と警報出力ＡＬとの波形を示して
いる。この波形図では入力■Ｎ２が入力ＩＮ、より長く
“Ｏ″になり、トランジスタＴＲ１がオンになりっばな
しになって負荷に余分な電流が流れたとき警報出力ＡＬ
を出す場合を示している。波形図の前半は正常時を、後
半はトランジスタＴＲ１がオンになりっばなしになった
場合である。フォトカプラＰＣからはコイルしに電流が
流れる状態になったとき“０″が出力される。一方、論
理和否定回路ＮＯＲからは入力ＩＮ１とＩＮ２との何れ
か一方が“１”のと・きには“′０”、即ち両方が“０
”のときのみ“１”を出力するので、正常時は入力ＩＮ
、と■Ｎ２とが“０°”のときフォトカプラＰＣが出力
されるので、排他論理和回路ＥＯＲから“０”が出力さ
れることがない。ところでトランジスタＴＲ，がオンに
なりっばなしになると、入力ＩＮ２が“′０”になった
とき常にコイルしに電流が流れフォトカプラＰＣから“
０”が出力されるので、論理和否定回路ＮＯＨの出力が
“０”でコイルしに電流が流れたときに、排他論理和回
路ＦＯＲから“０”が出力され、警報出力ＡＬに“０″
が出力される。
よび工Ｎ２とトランジスタＴＲ，のコレクタ電圧とフォ
トカップラＰＣの出力と警報出力ＡＬとの波形を示して
いる。この波形図では入力■Ｎ２が入力ＩＮ、より長く
“Ｏ″になり、トランジスタＴＲ１がオンになりっばな
しになって負荷に余分な電流が流れたとき警報出力ＡＬ
を出す場合を示している。波形図の前半は正常時を、後
半はトランジスタＴＲ１がオンになりっばなしになった
場合である。フォトカプラＰＣからはコイルしに電流が
流れる状態になったとき“０″が出力される。一方、論
理和否定回路ＮＯＲからは入力ＩＮ１とＩＮ２との何れ
か一方が“１”のと・きには“′０”、即ち両方が“０
”のときのみ“１”を出力するので、正常時は入力ＩＮ
、と■Ｎ２とが“０°”のときフォトカプラＰＣが出力
されるので、排他論理和回路ＥＯＲから“０”が出力さ
れることがない。ところでトランジスタＴＲ，がオンに
なりっばなしになると、入力ＩＮ２が“′０”になった
とき常にコイルしに電流が流れフォトカプラＰＣから“
０”が出力されるので、論理和否定回路ＮＯＨの出力が
“０”でコイルしに電流が流れたときに、排他論理和回
路ＦＯＲから“０”が出力され、警報出力ＡＬに“０″
が出力される。
なおこの実施例では入力ＩＮ、が入力ＩＮ２より長く“
０′″の場合には、トランジスタＴＲ２のオンのなりつ
ばなしが同様に検出される。
０′″の場合には、トランジスタＴＲ２のオンのなりつ
ばなしが同様に検出される。
以上説明したように本発明は、負荷となるコイルに印加
される電圧と入力信号とを比較することにより、コイル
に電圧を印加するスイッチング素子の開放故障のみなら
ず、閉成故障を検出して警報信号を出力することができ
るので、スイッチング素子および負荷コイルの焼損を防
ぐことができるという効果がある。
される電圧と入力信号とを比較することにより、コイル
に電圧を印加するスイッチング素子の開放故障のみなら
ず、閉成故障を検出して警報信号を出力することができ
るので、スイッチング素子および負荷コイルの焼損を防
ぐことができるという効果がある。
第１図は本発明の一実施例の回路図、第２図は第１図の
動作の主要点の波□形図、第３図は本発明の別の実施例
の回路図、第４図は第３図の動作の主要点の波形図であ
る。 ＩＮｌ、ＩＮ２・・・入力、ＩＮＶｌ、ＩＮＶ２・・・
インバータ、Ｌ・・・コイル、ＮＯＲ・・・論理和否定
回路、ＥＯＲ・・・排他論理和回路、Ｒ，、Ｒ２・・・
抵抗、ＴＲＩ 、ＴＲ２、ＴＲ３−トランジスタ、Ｚ
Ｄ ・・・ツェナダイオード、ＰＣ・・・フォトカップ
ラ、ＡＬ・・・警報出力。 第 １ 図
動作の主要点の波□形図、第３図は本発明の別の実施例
の回路図、第４図は第３図の動作の主要点の波形図であ
る。 ＩＮｌ、ＩＮ２・・・入力、ＩＮＶｌ、ＩＮＶ２・・・
インバータ、Ｌ・・・コイル、ＮＯＲ・・・論理和否定
回路、ＥＯＲ・・・排他論理和回路、Ｒ，、Ｒ２・・・
抵抗、ＴＲＩ 、ＴＲ２、ＴＲ３−トランジスタ、Ｚ
Ｄ ・・・ツェナダイオード、ＰＣ・・・フォトカップ
ラ、ＡＬ・・・警報出力。 第 １ 図
Claims (1)
- 【特許請求の範囲】 １、負荷となる印字ヘッドのコイルの電流をこのコイル
に直列に接続された半導体によるスイッチング素子によ
りオン・オフする印字ヘッド駆動回路において、スイッ
チング素子をオンさせる入力信号とこの入力信号の入力
時にコイル端に印加された電圧との状態の不一致を検出
して警報信号を出力することを特徴とする印字ヘッド駆
動回路。 ２、請求項１記載の入力信号がコイルの電源側に接続さ
れたスイッチング素子をオンさせる入力信号で、コイル
端に印加された電圧がコイルの電源側端子から抵抗を介
して地気の間に設けられたツェナダイオードの端子電圧
であることを特徴とする印字ヘッド駆動回路。 ３、請求項１記載の入力信号がコイルの電源側および地
気側のそれぞれに接続されたスイッチング素子のそれぞ
れをオンさせる入力信号の論理和出力であり、コイル端
に印加された電圧がコイルの両端に接続されたフォトカ
ップラの出力信号であることを特徴とする印字ヘッド駆
動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18304890A JPH0469251A (ja) | 1990-07-11 | 1990-07-11 | 印字ヘッド駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18304890A JPH0469251A (ja) | 1990-07-11 | 1990-07-11 | 印字ヘッド駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0469251A true JPH0469251A (ja) | 1992-03-04 |
Family
ID=16128834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18304890A Pending JPH0469251A (ja) | 1990-07-11 | 1990-07-11 | 印字ヘッド駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0469251A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489181B1 (ko) * | 1997-08-30 | 2005-09-05 | 삼성전자주식회사 | 비드(bead)를이용한잉크젯프린터의이상노즐검출회로 |
-
1990
- 1990-07-11 JP JP18304890A patent/JPH0469251A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489181B1 (ko) * | 1997-08-30 | 2005-09-05 | 삼성전자주식회사 | 비드(bead)를이용한잉크젯프린터의이상노즐검출회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298797A (en) | Gate charge recovery circuit for gate-driven semiconductor devices | |
| JPH05196677A (ja) | 駆動回路の故障検出装置 | |
| JPS63133819A (ja) | 自己保護性電力開閉器の回路装置 | |
| JP2717498B2 (ja) | 双方向チョッパ・トランスコンダクタンス増幅器 | |
| JPH05315931A (ja) | レベルシフト回路 | |
| JPH0469251A (ja) | 印字ヘッド駆動回路 | |
| JPS6223060Y2 (ja) | ||
| JP3166385B2 (ja) | 検出スイッチ | |
| JP3509323B2 (ja) | フォトカプラ駆動回路 | |
| JP3575168B2 (ja) | Ｍｏｓｆｅｔ駆動回路 | |
| JP3457151B2 (ja) | コイル駆動回路 | |
| JP3289815B2 (ja) | 断線検出装置 | |
| JP2886398B2 (ja) | ステッピングモ−タの駆動装置 | |
| JPS646596Y2 (ja) | ||
| JPH06252730A (ja) | トライアックの駆動回路 | |
| JP2814303B2 (ja) | 磁気ヘッド異常検出回路 | |
| JPS58107074A (ja) | インバ−タ保護装置 | |
| JPS61217906A (ja) | 磁気記憶装置の書込回路 | |
| JPS62160815A (ja) | 入力断検出回路付き増幅器 | |
| JPS5912843Y2 (ja) | ドライバユニツトの短絡保護回路 | |
| JPS5918861Y2 (ja) | 相補型ｆｅｔチョッパ駆動回路 | |
| JPH04358413A (ja) | トーテムポール回路 | |
| JPH0533680U (ja) | 並列ｉｇｂｔの破損素子検出回路 | |
| JPH0613232A (ja) | 負荷駆動回路の異常検出装置 | |
| JPH02155875A (ja) | モータ駆動装置 |