JPH0580816A - ライン制御回路の評価装置 - Google Patents

Abstract

(57)【要約】 【目的】 ライン制御回路と入出力部を含む設備を接続
する以前に、ラダー回路の自動シミュレーションチェッ
クを行うことにより、回路設計の善し悪しをオフライン
で確認する。 【構成】 基本仕様に従い設計されたラダープログラム
と、一方の方向に工程動作内容を記載し他方の方向に動
作毎の時間と動作順序を記載した特定フォーマットとシ
ーケンサの動作前のデバイスの状態を記憶するメモリ
と、シーケンサのラムより読み出したシーケンサの動作
後のデバイスの状態が動作前のデバイスの状態から変化
したデバイスを取り出し特定フォーマットに基づく仕様
に対して変化しているかどうかを比較する比較手段を備
えた、ライン制御回路の評価装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本願発明は、自動化ラインで使用
されるシーケンサ内に組込むプログラムであるラダー回
路の評価を行うライン制御回路の評価装置に関するもの
である。

【０００２】

【従来の技術】従来は、通常ラインで使用される実機を
用いてテストを行っていた。

【０００３】事前に評価する方法としては、シーケンサ
に１条件ずつ設定し、その結果から判断するというもの
があった。

【０００４】

【発明が解決しようとする課題】実機で行う従来法にお
いては、当然のことながら事前にバグを見つけることが
できないため、実機においてデバッグが完了するまで実
機を稼働することができないので、結局ラインの立上が
りが遅れるという問題があった。

【０００５】シーケンサに一条件ずつ設定する従来法に
おいては、人が毎回一条件ずつ設定し、その結果に基づ
き判定するため、同様のチェックを行う場合でも、初め
から１条件ずつ行う必要があり、膨大な時間と工数を要
した。機械系の対応がないため、判定が難しく、機械系
の応答も毎回入力すると、今度は逆にミスが発生し易く
なるという問題があった。条件は組合せその他を考慮し
て人が作成するので，複雑なタイミングやインターロッ
クの確認を充分行うことができないという問題があっ
た。

【０００６】ライン制御回路と入出力部を含む設備を接
続する以前に、ラダー回路の自動シミュレーションチェ
ックを行うことにより、回路設計が良いかどうかをオフ
ラインで確認することができなかった。

【０００７】

【課題を解決するための手段】本願発明のライン制御回
路の評価装置は、基本仕様に従い設計されシーケンサ内
のラムに格納されたラダープログラムを格納するととも
に、前記基本仕様に従い一方の方向に工程・動作内容を
記載し他方の方向に動作毎の時間と動作順序を記載した
特定フォーマットを格納し、シーケンサの動作前のデバ
イス状態を記憶するメモリと、シーケンサの動作後の前
記デバイスの状態をシーケンサのラムより読み出すとと
もに、前記メモリに記憶したシーケンサの動作前の状態
とを読み出して状態が変化したデバイスを取り出し、前
記メモリに格納された特定フォーマットに基づく仕様に
対して変化しているかどうかを比較する比較手段とを備
えたものである。

【０００８】請求項２に記載した第２発明のライン制御
回路の評価装置は、上記第１発明に対して、特定フォー
マットに基づく仕様に反して変化しているデバイスの要
因となった回路を、各回路のオン・オフ状態を判断する
ことにより、自動的に検索する要因回路検索手段を付加
したものである。

【０００９】請求項３に記載の第３発明のライン制御回
路の評価装置は、上記第１発明に対して、出力時点にお
いてインターロックの対象に対して強制的に不成立条件
を与えてインターロックがとられるかどうかを判断する
ことにより、インターロックを自動的にチェックするイ
ンターロックチェック手段を付加したものである。

【００１０】

【作用】上記構成より成る第１発明のライン制御回路の
評価装置は、シーケンサのラムに格納されたラダープロ
グラムに従いシーケンサが動作することによりデバイス
の状態が変化すると、メモリに記憶されているシーケン
サの動作前のデバイスの状態とシーケンサのラムに記憶
されているシーケンサの動作後のデバイスの状態をとも
に読み出して状態が変化したデバイスを取り出し、前記
メモリに格納された特定フォーマットに基づき条件を生
成して仕様に対して変化しているかどうかを比較手段に
より比較することにより、仕様に対して変化しているデ
バイスを検出するものである。

【００１１】上記構成より成る第２発明のライン制御回
路の評価装置は、特定フォーマットに基づく仕様に反し
て変化したデバイスの要因となった回路を各回路のオン
・オフ状態を判断することにより検索する。

【００１２】上記構成より成る第３発明のライン制御回
路の評価装置は、出力時点においてインターロックの対
象に対して強制的に不成立条件を与えてインターロック
がとられるかどうかを判断する。

【００１３】

【発明の効果】第１発明のライン制御回路の評価装置
は、比較手段により、特定フォーマットに基づく仕様に
対して変化しているデバイスを検出することにより、自
動的に仕様に合っているかどうかをチェックすることが
出来るので、制御回路とメカ部を含む設備を接続する以
前にラダー回路の自動シミュレーションチェックを行う
ことにより、制御回路の回路設計の良否を事前にオフラ
インで確認することができるという効果を奏する。

【００１４】第２発明のライン制御回路の評価装置は、
特定フォーマットに基づく仕様に反して変化しているデ
バイスの要因となった回路を自動的に検索するので、適
正に動作するように要因となった回路を修正することが
できるという効果を奏する。

【００１５】第３発明のライン制御回路の評価装置は、
インターロックを自動的にチェックするので、人間の判
断では各種の定められた条件の成立が関連するチェック
を充分正確に行えなかったことを可能にしたという効果
を奏する。

【００１６】

【実施例】以下本発明（第１〜第３発明）の実施例のラ
イン制御回路の評価装置を、図１ないし図４および、表
１および表２を用いて説明する。

【００１７】（実施例の概要）まず、実施例のライン制
御回路の評価装置の概要を、図１のシステム概念図に基
づき説明する。

【００１８】ラダー回路のタイムチャートである基本仕
様に基づきラダー回路の設計が行われ、ラダー回路のプ
ログラムができると、これをまずシミュレーション用シ
ーケンサのメモリにＣＰＵを介して格納する。

【００１９】次に、基本仕様に基づき、表１および表２
に示すような一方の方向に工程および動作名称および動
作内容入力デバイスＸＸＸＸの設定状態、出力デバイス
ＹＹＹＹの状態を適宜記載し、他方の方向に動作毎の時
間および動作順序を記載した特定フォーマットを作成す
る。表１は数値表示した特定フォーマットの例で、表２
は数式表示した特定フォーマットの例である。

【表１】

【表２】

【００２０】この特定フォーマットをコンピュータのメ
モリ内に格納し、この特定フォーマットの情報に基づき
デバイス、動作順序、動作時間、インターロック、機械
系応答の入力条件を決定し、シミュレーション用シーケ
ンサに入力するとともに、メモリにも格納する。

【００２１】シミュレーション用シーケンサが前記各種
入力条件に基づき動作を行い、その都度シーケンサの出
力結果をコンピュータのメモリ内に取り組む。

【００２２】シーケンサの出力結果が特定フォーマット
に基づく仕様に適合するものかどうかを比較手段により
比較判断することにより、回路設計の良否を判断するも
のである。

【００２３】（実施例の構成）実施例のライン制御回路
の評価装置は、図２に示すようなハード構成より成り、
基本仕様に基づく特定フォーマットの表計算を行いシミ
ュレーション用シーケンサへの入力条件を設定するＣＰ
Ｕ１と、設計されたラダー回路のプログラムや、特定フ
ォーマット、特定フォーマットに基づく入力条件や、シ
ーケンサの出力結果を記憶するメモリ２と、必要な状態
および結果を適宜表示する表示装置３と、指令を入力す
るキーボード４と、から成るパソコンで構成したコンピ
ュータ１０と、シーケンサとの通信を行うための媒体と
してのインターフェース５と、仕様に基づき設計された
回路プログラムが入力されシーケンサの動作演算を行う
シーケンサのＣＰＵ６と、シーケンサのＣＰＵ６とイン
ターフェース５を介してコンピュータのＣＰＵ１と連絡
する通信機構７と、回路プログラムやシーケンサ動作後
の出力結果を記憶するメモリ８とから成る。

【００２４】実施例装置の基本的考え方と設定事項を次
に示す。ラダー回路は、そのプログラムがフロッピーデ
ィスクに納められ、使用デバイス（Ｘ、Ｙ、Ｍ等）の取
り出しや、コメントファイルの読み出しが行われる。

【００２５】入力デバイスの初期設定として、電源立ち
上げ時の各デバイスの状態を設定する。

【００２６】機械系の応答表示をフロッピーディスクに
納め、設定する。

【００２７】各デバイスの状態（シーケンサＣＰＵラン
前）を記憶エリアＡとしてメモリ２上に確保する。ＣＰ
Ｕラン中の各デバイスの状態を記憶エリアＢとしてメモ
リ２上に確保する。シーケンサＣＰＵラン前とＣＰＵラ
ン後が等しくない各デバイスの状態を記憶エリアＣとし
てメモリ２上に確保する。

【００２８】初期設定として、シーケンサＣＰＵ６がス
トップした状態の初期設定値を前記記憶エリアＡに設定
し、初期設定値の反転状態を記憶エリアＢに設定し、記
憶エリアＡとＢを比較し、異なるレジスタ（Ｃ）のみシ
ーケンサのメモリ８に出力する。したがって初期設定値
は全てのレジスタを出力する。

【００２９】電源立上げ時の初期変化状態の読み込みと
して、シーケンサのＣＰＵ６がランしている状態におい
て、出力デバイスＹの状態をシーケンサのメモリ８から
読み込み記憶エリアＢに保存する。記憶エリアＡとＢよ
り、状態が変化したデバイスＣを作成する。その後記憶
エリアＡに記憶エリアＢの内容をコピーする。

【００３０】特定フォーマットより、動作順序の内容を
取り出す、すなわち入力デバイスＸをオンあるいはオフ
状態に設定し、出力デバイスＹはオンあるいはオフ状態
の待ちの状態である。

【００３１】指定順序毎のシミュレーションとして、記
憶エリアＡで動作順序ナンバより求めた入力デバイス
（Ｘ等）の部分を指定の状態に設定し、記憶エリアＡと
Ｂとを比較し、異なるレジスタのみシーケンサのメモリ
８に出力する。

【００３２】シーケンサＣＰＵ６がメモリ８に従いラン
した時の出力デバイスの状態をシーケンサのメモリ８か
ら読み込みメモリ２の記憶エリアＢに保存する。

【００３３】シーケンサＣＰＵ６をストップさせ、シー
ケンサの演算動作を停止させておき記憶エリアＡと記憶
エリアＢの状態とを比較し、異なるレジスタを計算し、
記憶エリアＣに保存する、その後メモリ２の記憶エリア
Ａに記憶エリアＢの内容をコピーする。

【００３４】変化したデバイスの記憶エリアＣで、特定
フォーマットの情報により動作順序ナンバよりもとめた
出力デバイスＹ等が、動作順序ナンバより求めた特定の
状態になっているかをチェックし、判定付きで表示装置
３に表示する。上記以外の変化デバイスも順に表示す
る。

【００３５】機械系応答の設定として、記憶エリアＣ
で、機械系に登録された出力デバイスＹその他がある場
合は、対応する状態を記憶エリアＡに設定する。

【００３６】動作順序ナンバの行進（インクリメント）
として、先の変化したデバイスのチェック中の判定が、
現在作業中の動作順序ナンバ上の全デバイスが成立して
いた場合は、動作順序ナンバを１だけ更新させ問題が無
ければ、全動作順序ナンバが終了するまで更新し続け
る。

【００３７】現在作業中の動作順序ナンバ上の部分的な
デバイスのみが仕様に対し成立していた場合、動作順序
ナンバを更新しないが、一度成立したデバイスについて
は、次のチェックからは外す。それは例えばクランプが
オンしてリミットスイッチがオンとなり、その後クラン
プがオフとなる場合のように一度成立後、条件が変化す
ることが正常の場合があるからである。

【００３８】成立しなかったデバイスが一定時間経過し
た後も成立しない場合は、要因となる回路を検索し表示
装置３に表示する。

【００３９】（実施例の作用）上記構成および設定より
成る実施例装置の作用および動作を図３に示すフローチ
ャートに従い説明する。まず基本仕様であるタイムチャ
ートに従って設計されたラダー回路をシミュレーション
用シーケンサＣＰＵを介してメモリ８およびコンピュー
タ１０のメモリ２に格納する。

【００４０】コンピュータ１０は、基本仕様に基づき表
１および表２に示すように作成された特定フォーマッ
ト、ラダー回路のプログラム、デバイスの入力、インタ
ーロック入力および機械系応答入力等を入力することに
より仕様を読み込み、メモリ２に格納する。

【００４１】メモリ２に読み込まれた特定フォーマット
の表計算により、動作順序パターン（仕様）を読み取
り、動作順序に従い、インターフェース５を介して、シ
ーケンサに入力条件を出力し、設定する。

【００４２】シミュレーション用シーケンサを実行（Ｃ
ＰＵラン）させ、その結果変化したデバイスの出力状態
をメモリ８から読み出す。

【００４３】変化したデバイスを取り出し、その変化が
仕様に対応する所定のものかどうかを比較し判定する。

【００４４】一定時間経過後においても仕様に対応する
所定の状態にない場合は、出力の回路を取り出し、要因
となった回路を検索する。例えば、出力Ｙ１がオンしな
い要因は、図４に示すように自動検索により、レジスタ
Ｍ１がオンしていないためで、同様に自動検索し、デバ
イスＸ４がオフでもデバイスＸ３はオンのため、最終的
にデバイスＸ５が要因であると検索するものである。上
述のようにオンしていないデバイスがＭのように内部メ
モリデバイスの場合は、その内部メモリデバイスの出力
回路を取り出し、同様に対象となるデバイスについて全
てチェックを行う。ただし、オア条件の回路で一方がオ
ンしていればオンしていない回路部分については、対象
外とする。

【００４５】この時必要に応じて、ラダー回路のデバイ
スＸ５関連の修正を行うこともできる。

【００４６】正常な場合は、特定フォーマットの動作順
序に従い、入力条件の設定、デバイスの出力状態との比
較判断を自動的に繰り返し行う。

【００４７】また途中で，変化したデバイスの出力状態
が、機械系の動作で入力条件に影響を与える場合、例え
ばクランプがオンの時にリミットスイッチがオンに自動
設定される場合、機械系応答入力に従い、自動的に対応
を検索して入力条件を設定するものである。

【００４８】マニュアルの条件設定が有る場合は、必要
に応じて条件を設定する。

【００４９】上述で、仕様のサイクルが終了した場合
は、インターロックを確認するために、デバイスの出力
時点で強制的に不成立条件を与えて、インターロックが
取られるかどうかを自動チェックする。この場合、必要
に応じて、インターロックの条件の見直しを行い、ラダ
ー回路を修正することもできる。

【００５０】タイミングによる不具合検出を可能とする
ため、特定フォーマットの同一動作順序内で入力される
条件の順序の入れ換えを、対応する機械系の入力も含め
て実施して、結果に悪影響が無いか自動チェックする。
すなわち→→の順序で入力される条件を→→
の順序で条件を入力させた場合の結果をチェックする
ものである。すなわち、内部の状態を保持する保持回路
を有する内部メモリデバイスの組合せに係わる場合、セ
ット、リセットの出力が同一デバイスの場合、複数のデ
バイスの状態を応用命令として同一のデバイスに転送す
る場合、電源オフ時に切れずにその状態を維持するラッ
チレジスタを用いる場合、パルス命令のタイミングによ
り状態が決まるデバイスの場合や２のデバイスを用いる
回路の場合、タイマー命令によって状態が変わるデバイ
スの場合およびこのデバイスを用いる回路の場合が、動
作順序変更の組合せに該当する。

【００５１】後半の部分で述べたチェックは、いわゆる
いじわるチェックに該当するものでラダー回路の完成度
を上げるために必要に応じて適宜行われるものである。

【００５２】（実施例の効果）本実施例では、表１およ
び表２に示すように横軸に、動作順序、動作毎の時間を
とり、縦軸に工程および動作内容、入出力デバイスの状
態等を示す特定フォーマットを使用するため、基本仕様
を整理して具体化することができるので、デバッグを容
易にするとともに、動作時間その他の変更が容易にな
り、回路プログラム修正および作成が容易であるという
効果を奏する。

【００５３】初期条件（初期のレジスタ状態）を予めシ
ーケンサに設定しておき、表１に示す特定フォーマット
の動作順序１よりＸ０５４の入力レジスタをオン状態
（表１および表２中「１」で示す）にするようにシーケ
ンサに与える。一定時間シーケンサを動作させ、順に動
作順序２１まで繰り返し、動作順序２２では、Ｘ０５２
の入力レジスタをオンにするような条件を与え、かつ回
路を動作させ、出力デバイスＹ５０Ｃがオン状態になる
か一定時間チェックし、オン状態にならない場合は、図
３に示したように要因となる回路を検索し、要因系を出
力することができるという効果を奏する。出力デバイス
Ｙ５０Ｃがオン状態になったら、次の動作２３を実行す
る。

【００５４】動作確認を必要としない出力Ｙでも、クラ
ンプとリミットスイッチのように機械的な対応が有る場
合、機械系入出力フォーマットに従い適正な入力条件を
自動的に生成し、その都度シーケンサに設定することが
できるという効果を奏する。

【００５５】動作順序２３のように、順序内に複数の入
力レジスタが有る場合は、Ｘ５２０とＸ５２１の入力レ
ジスタを入れ替えて、同様のチェックを自動的に行うこ
とにより、タイミングが問題になる動作順序の微妙な変
化のチェックが可能になるという効果を奏する。

【００５６】動作順序２３において、Ｘ１２７の入力レ
ジスタがオンの条件（表１中「１０」で表示）であるこ
とから、強制的にＸ１２７の入力レジスタをその時点で
オフさせ、動作しないか自動チェックすることにより、
保持回路などによるメモリ接点による具合をチェックす
ることができるという効果を奏する。

【００５７】上述の実施例は、説明のために一例として
示したもので、本発明としてはそれに限定されるもので
は無く、特許請求の範囲に記載の本発明の思想に反しな
い限り変更および付加が可能である。

【図面の簡単な説明】

【図１】実施例のライン制御回路の評価装置のシステム
概念図である。

【図２】実施例装置のハードブロック図である。

【図３】実施例装置のフローチャート図である。

【図４】実施例装置の要因回路の検索説明図である。

【符号の説明】

１ ＣＰＵ ２ メモリ ３ 表示装置 ４ キーボード ５ インターフェース ６ シーケンサＣＰＵ ７ 通信機構 ８ シーケンサメモリ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 基本仕様に従い設計されシーケンサ内の
   ラムに格納されたラダープログラムを格納するととも
   に、前記基本仕様に従い一方の方向に工程および動作内
   容を記載し他方の方向に動作毎の時間と動作順序を記載
   した特定フォーマットを格納し、シーケンサの動作前後
   のデバイスの状態を記憶するメモリと、動作順序に従い
   シーケンサの動作後の前記デバイスの状態をシーケンサ
   のラムより読み出すとともに、前記メモリに記憶したシ
   ーケンサの動作前のデバイスの状態とを読み出して状態
   が変化したデバイスを取り出し、前記メモリに格納され
   た特定フォーマットに基づく仕様に対して変化している
   かどうかを比較する比較手段とを備えたことを特徴とす
   るライン制御回路の評価装置。
2. 【請求項２】 請求項１に対して、特定フォーマットに
   基づく仕様に反して変化しているデバイスの要因となっ
   た回路を各回路のオン・オフ状態を判断することにより
   自動的に検索する要因回路検索手段を付加したことを特
   徴とするライン制御回路の評価装置。
3. 【請求項３】 請求項１に対して、出力時点においてイ
   ンターロックの対象に対して強制的に不成立条件を与え
   てインターロックがとられるかどうかを判断することに
   より、インターロックを自動的にチェックするインター
   ロックチェック手段を付加したことを特徴とするライン
   制御回路の評価装置。