JPH0581100B2 - - Google Patents
Info
- Publication number
- JPH0581100B2 JPH0581100B2 JP62227120A JP22712087A JPH0581100B2 JP H0581100 B2 JPH0581100 B2 JP H0581100B2 JP 62227120 A JP62227120 A JP 62227120A JP 22712087 A JP22712087 A JP 22712087A JP H0581100 B2 JPH0581100 B2 JP H0581100B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- field
- microprogram
- bit
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 claims description 39
- 230000005540 biological transmission Effects 0.000 claims description 11
- 101100172132 Mus musculus Eif3a gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000012795 verification Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000002051 biphasic effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/30—Hydrogen technology
- Y02E60/50—Fuel cells
Landscapes
- Communication Control (AREA)
- Small-Scale Networks (AREA)
Description
２０
を設けたことを特徴とするデータ通信装置。
〔産業上の利用分野〕
本発明はデータ通信分野に利用される。
本発明はデータ通信装置に関し、特にバス方式
データ伝送におけるCSMA／CD（衝突検出付き
キヤリヤ検知多重アクセス：Carrier sense
multiple access／collision detection）の方式の
データ通信装置に関する。
データ伝送におけるCSMA／CD（衝突検出付き
キヤリヤ検知多重アクセス：Carrier sense
multiple access／collision detection）の方式の
データ通信装置に関する。
本発明は、CSMA／CD方式のデータ通信装置
において、 送受信されるフイールドデータの同期信号を、
前記フイールドデータを生成するプロトコル制御
部からの命令によりマイクロプログラム制御で動
作するビツトシーケンサ部で生成させることによ
り、 優先コードの送信により衝突時にもパケツトデ
ータを無効とすることのないデータ通信装置を簡
単な回路構成で実現できるようにしたものであ
る。
において、 送受信されるフイールドデータの同期信号を、
前記フイールドデータを生成するプロトコル制御
部からの命令によりマイクロプログラム制御で動
作するビツトシーケンサ部で生成させることによ
り、 優先コードの送信により衝突時にもパケツトデ
ータを無効とすることのないデータ通信装置を簡
単な回路構成で実現できるようにしたものであ
る。
従来、高速のデータ通信にはビツト同期直列デ
ータ伝送が使われており、データ信号とクロツク
信号とを同一線で送るため、送信側で、バイフエ
ーズ符号等に符号化して送り、受信側ではデジタ
ルPLL等によりクロツクを抽出して、データの
符号を行う方式が用いられている。複数局間で単
一のバスラインを介してデータ伝送を行う場合、
２局以上が同時に送信を始めるとデータの衝突が
発生する。一般にバイフエーズ符号等に符号化さ
れている場合衝突によつてデータが失われるた
め、衝突を検出して再送を行うCSMA／CD方式
が用いられている。
ータ伝送が使われており、データ信号とクロツク
信号とを同一線で送るため、送信側で、バイフエ
ーズ符号等に符号化して送り、受信側ではデジタ
ルPLL等によりクロツクを抽出して、データの
符号を行う方式が用いられている。複数局間で単
一のバスラインを介してデータ伝送を行う場合、
２局以上が同時に送信を始めるとデータの衝突が
発生する。一般にバイフエーズ符号等に符号化さ
れている場合衝突によつてデータが失われるた
め、衝突を検出して再送を行うCSMA／CD方式
が用いられている。
前述した従来の符号化によるCSMA／CD通信
方式の欠点は、衝突時に必ずデータの再送を行う
ため、データ伝送効率が低下する点である。前記
欠点を解決する方法として、データ通信の最初の
各局に割り当てられた優先コードを送信し、ビツ
トごとに優先度の照合を行い、最も優先順位の高
い送信局の送信データが有効となり、その他の送
信局は通信終了後に再生を行うCSMA／CDアー
ビトレーシヨン方式の通信プロトコルが提案され
ている。
方式の欠点は、衝突時に必ずデータの再送を行う
ため、データ伝送効率が低下する点である。前記
欠点を解決する方法として、データ通信の最初の
各局に割り当てられた優先コードを送信し、ビツ
トごとに優先度の照合を行い、最も優先順位の高
い送信局の送信データが有効となり、その他の送
信局は通信終了後に再生を行うCSMA／CDアー
ビトレーシヨン方式の通信プロトコルが提案され
ている。
第４図はこのCSMA／CDアービトレーシヨン
方式のデータ通信装置の従来例のブロツク構成図
で、その基本的な構成を示す。プロトコル制御部
１はパケツト通信データを所定の通信プロトコル
に従つて１ビツト以上のビツト列からなるフイー
ルドデータに分解しその伝送タイミングを選択し
て、順次通信を実行させるプログラム制御を行
う。ビツトシーケンサ部２は前記フイールドデー
タ送受信の同期信号を生成し、バスインタフエー
ス部３はビツトシーケンサ部２からの同期信号に
よりプロトコル制御部１から与えられる前記フイ
ールドデータを直列データに変換し、バス４を介
して送受信を行う。
方式のデータ通信装置の従来例のブロツク構成図
で、その基本的な構成を示す。プロトコル制御部
１はパケツト通信データを所定の通信プロトコル
に従つて１ビツト以上のビツト列からなるフイー
ルドデータに分解しその伝送タイミングを選択し
て、順次通信を実行させるプログラム制御を行
う。ビツトシーケンサ部２は前記フイールドデー
タ送受信の同期信号を生成し、バスインタフエー
ス部３はビツトシーケンサ部２からの同期信号に
よりプロトコル制御部１から与えられる前記フイ
ールドデータを直列データに変換し、バス４を介
して送受信を行う。
ところで、ビツトシーケンサ部２として実際に
実現されているものは、一つはソフトウエアによ
りCPUを動作させるもので、回路を集積回路化
できない欠点があつた。他はハードウエア化され
たものであるが、回路が複雑となるとともに、同
期信号生成のタイミングを正しく合わせることが
困難である欠点があつた。
実現されているものは、一つはソフトウエアによ
りCPUを動作させるもので、回路を集積回路化
できない欠点があつた。他はハードウエア化され
たものであるが、回路が複雑となるとともに、同
期信号生成のタイミングを正しく合わせることが
困難である欠点があつた。
本発明の目的は、前記の欠点を除去することに
より、簡単な回路構成で、正確な動作を行うとと
もに集積回路化可能なCSAM／CDアービトレー
シヨン方式のデータ通信装置を提供することにあ
る。
より、簡単な回路構成で、正確な動作を行うとと
もに集積回路化可能なCSAM／CDアービトレー
シヨン方式のデータ通信装置を提供することにあ
る。
本発明は、パケツト通信データを所定の通信の
プロトコルに従つて１ビツト以上のビツト列から
なるフイルードデータに分解しその伝送タイミン
グを選択し順次通信を実行させるプログラム制御
のプロトコル制御部と、同期信号により前記プロ
トコル制御部から与えられる前記フイールドデー
タを直列データに変換しバスを介して送受信を行
うバスインターフエース部とを含むデータ通信装
置において、各フイールドの同期シーケンスのマ
イクロプログラムがあらかじめ格納された記憶手
段と、前記プロトコル制御部からの命令により前
記記憶手段からのマイクロプログラムの読出しア
ドレスおよび読出しタイミングを制御するマイク
ロプログラム制御手段とを含むビツトシーケンサ
部を設けたことを特徴とする。
プロトコルに従つて１ビツト以上のビツト列から
なるフイルードデータに分解しその伝送タイミン
グを選択し順次通信を実行させるプログラム制御
のプロトコル制御部と、同期信号により前記プロ
トコル制御部から与えられる前記フイールドデー
タを直列データに変換しバスを介して送受信を行
うバスインターフエース部とを含むデータ通信装
置において、各フイールドの同期シーケンスのマ
イクロプログラムがあらかじめ格納された記憶手
段と、前記プロトコル制御部からの命令により前
記記憶手段からのマイクロプログラムの読出しア
ドレスおよび読出しタイミングを制御するマイク
ロプログラム制御手段とを含むビツトシーケンサ
部を設けたことを特徴とする。
ビツトシーケンサ部は、その記憶手段
（ROM）にあらかじめフレームの各フイールド
の同期シーケンスのマイクロプログラムを格納し
ておき、マイクロプログラム制御手段により、プ
ロトコル制御部から送られてくる命令に従つて、
前記記憶手段からの前記マイクロプログラムの読
出しアドレスおよび読出しタイミングを制御し、
同期信号の生成を行う。
（ROM）にあらかじめフレームの各フイールド
の同期シーケンスのマイクロプログラムを格納し
ておき、マイクロプログラム制御手段により、プ
ロトコル制御部から送られてくる命令に従つて、
前記記憶手段からの前記マイクロプログラムの読
出しアドレスおよび読出しタイミングを制御し、
同期信号の生成を行う。
従つて、同期信号生成のタイミングは、プロト
コル制御部からバスインターフエース部に送られ
バスに送出されるタイミングに合致しくずれるこ
とがない。さらにビツトシーケンサ部は、前記記
憶手段としてのROM、前記マイクロプログラム
制御手段としてのマイクロプログラム制御ロジツ
クを主体とし他は例えばアドレスレジスタおよび
インストラクシヨンレジスタを含んで構成でき、
集積回路化も容易となる。
コル制御部からバスインターフエース部に送られ
バスに送出されるタイミングに合致しくずれるこ
とがない。さらにビツトシーケンサ部は、前記記
憶手段としてのROM、前記マイクロプログラム
制御手段としてのマイクロプログラム制御ロジツ
クを主体とし他は例えばアドレスレジスタおよび
インストラクシヨンレジスタを含んで構成でき、
集積回路化も容易となる。
以下、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は本発明の一実施例を示すブロツク構成
図である。本実施例は、パケツト通信データを所
定の通信プロトコルに従つて１ビツト以上のビツ
ト列からなるフイールドデータに分解しその伝送
タイミングを選択し順次通信を実行させるプログ
ラム制御のプロトコル制御部１０と、同期信号に
よりプロトコル制御部１０から与えられる前記フ
イールドデータを直列データに変換しバス４０を
介して送受信を行うバスインタフエース部３０
と、各フイールドの同期シーケンスのマイクロプ
ログラムがあらかじめ格納された記憶手段として
のマイクロプログラムROM２１、およびプロト
コル制御部１０からの命令によりマイクロプログ
ラムROM２１の読出しアドレスと読出しタイミ
ングとを制御するマイクロプログラム制御手段と
してのマイクロプログラム制御ロジツク２２を含
むビツトシーケンサ部２０とを含んでいる。
図である。本実施例は、パケツト通信データを所
定の通信プロトコルに従つて１ビツト以上のビツ
ト列からなるフイールドデータに分解しその伝送
タイミングを選択し順次通信を実行させるプログ
ラム制御のプロトコル制御部１０と、同期信号に
よりプロトコル制御部１０から与えられる前記フ
イールドデータを直列データに変換しバス４０を
介して送受信を行うバスインタフエース部３０
と、各フイールドの同期シーケンスのマイクロプ
ログラムがあらかじめ格納された記憶手段として
のマイクロプログラムROM２１、およびプロト
コル制御部１０からの命令によりマイクロプログ
ラムROM２１の読出しアドレスと読出しタイミ
ングとを制御するマイクロプログラム制御手段と
してのマイクロプログラム制御ロジツク２２を含
むビツトシーケンサ部２０とを含んでいる。
そして、プロトコル制御部１０は、通信プロト
コルが格納されたプログラムROM１１と、通信
データおよびリンク情報等を格納するデータ
RAM１２と制御ロジツク１３とを含み、ビツト
シーケンサ部２０は、マイクロプログラムROM
２１およびマイクロプログラム制御ロジツク２２
の他に、アドレスレジスタ２３およびインストラ
クシヨンレジスタ２４を含み、バスインタフエー
ス部３０は、バス４０からデータを受信するレシ
ーバ(R)３１と、トランスミツタ(T)３２と、フイー
ルドデータとバス入出力との直列並列データ変換
を行うシフトレジスタ３３と、直列データ入力ま
たは出力および入力または出力ビツトの照合を行
う入出力制御ロジツク３４とを含んでいる。
コルが格納されたプログラムROM１１と、通信
データおよびリンク情報等を格納するデータ
RAM１２と制御ロジツク１３とを含み、ビツト
シーケンサ部２０は、マイクロプログラムROM
２１およびマイクロプログラム制御ロジツク２２
の他に、アドレスレジスタ２３およびインストラ
クシヨンレジスタ２４を含み、バスインタフエー
ス部３０は、バス４０からデータを受信するレシ
ーバ(R)３１と、トランスミツタ(T)３２と、フイー
ルドデータとバス入出力との直列並列データ変換
を行うシフトレジスタ３３と、直列データ入力ま
たは出力および入力または出力ビツトの照合を行
う入出力制御ロジツク３４とを含んでいる。
また、本実施例の通信プロトコルにおけるフレ
ーム５０は、第２図に示すように、スタートフイ
ールド５１、16ビツトの優先コードフイールド５
２、12ビツトのアドレスフイールド５３、４ビツ
トの制御コードフイールド５６、128バイト以下
のデータフイールド５７、パリテイビツトフイー
ルド(P)５４、アクノリツジビツトフイールド(A)５
５およびエンドオブデータフイールド(E)５８より
構成され、各フイールドのビツトは異る伝送タイ
ミングを有する。
ーム５０は、第２図に示すように、スタートフイ
ールド５１、16ビツトの優先コードフイールド５
２、12ビツトのアドレスフイールド５３、４ビツ
トの制御コードフイールド５６、128バイト以下
のデータフイールド５７、パリテイビツトフイー
ルド(P)５４、アクノリツジビツトフイールド(A)５
５およびエンドオブデータフイールド(E)５８より
構成され、各フイールドのビツトは異る伝送タイ
ミングを有する。
本発明の特徴は、第１図においてビツトシーケ
ンサ部２０を設けたことにある。
ンサ部２０を設けたことにある。
次に本実施例における送信動作について第３図
に示すタイミング図を参照して説明する。
に示すタイミング図を参照して説明する。
プロトコル制御部１０に送信命令が与えられる
と、プログラムROM１１より出力されたスター
トフイールド５１の同期シーケンスを選択するマ
イクロ命令がビツトシーケンサ部２０のマイクロ
プログラム制御ロジツク２２に与えられる。
と、プログラムROM１１より出力されたスター
トフイールド５１の同期シーケンスを選択するマ
イクロ命令がビツトシーケンサ部２０のマイクロ
プログラム制御ロジツク２２に与えられる。
ビツトシーケンサ部２０は、スタートフイール
ド５１に対応するタイミング信号をバスインタフ
エース部３０の入出力制御部ロジツク３４に与
え、トランスミツタ３２よりスタートフイールド
５１がバス４０に出力され、スタートフイールド
５１を検出するとプロトコル制御部１０はデータ
RAM１２に格納されている優先コードフイール
ド信号ａをバスインタフエース部３０のシフトレ
ジスタ３３に転送した後、ビツトシーケンサ部２
０に優先コードフイールド５２の同期シーケンス
を選択するマイクロ命令を与える。ビツトシーケ
ンサ部２０は、同期パルス信号ｃ、データ出力ゲ
ートパルス信号ｄおよびデータ入力ゲートパルス
信号ｅをバスインタフエース部３０に与え、トラ
ンスミツタ３２より優先コードフイールド信号ａ
をバス４０に出力させる。一方レシーバ３１から
入力されるバス４０上のデータは、データ入力ゲ
ートパルス信号ｅによりシフトレジスタ３３およ
び入出力制御ロジツク３４に取り入れられビツト
照合を行う。ビツト照合により不一致が生じた場
合には、プロトコル制御部１０は優先コード受信
マイクロ命令を出力して送信を停止する。ビツト
照合が一致した場合には、格納させたフイールド
データをすべて送信した後、次のフイールドを入
れる。なお、第３図においてｂは複合信号であ
る。
ド５１に対応するタイミング信号をバスインタフ
エース部３０の入出力制御部ロジツク３４に与
え、トランスミツタ３２よりスタートフイールド
５１がバス４０に出力され、スタートフイールド
５１を検出するとプロトコル制御部１０はデータ
RAM１２に格納されている優先コードフイール
ド信号ａをバスインタフエース部３０のシフトレ
ジスタ３３に転送した後、ビツトシーケンサ部２
０に優先コードフイールド５２の同期シーケンス
を選択するマイクロ命令を与える。ビツトシーケ
ンサ部２０は、同期パルス信号ｃ、データ出力ゲ
ートパルス信号ｄおよびデータ入力ゲートパルス
信号ｅをバスインタフエース部３０に与え、トラ
ンスミツタ３２より優先コードフイールド信号ａ
をバス４０に出力させる。一方レシーバ３１から
入力されるバス４０上のデータは、データ入力ゲ
ートパルス信号ｅによりシフトレジスタ３３およ
び入出力制御ロジツク３４に取り入れられビツト
照合を行う。ビツト照合により不一致が生じた場
合には、プロトコル制御部１０は優先コード受信
マイクロ命令を出力して送信を停止する。ビツト
照合が一致した場合には、格納させたフイールド
データをすべて送信した後、次のフイールドを入
れる。なお、第３図においてｂは複合信号であ
る。
以上説明したように本発明は、CSMA／CD方
式通信システムにおける優先フイールドの通信に
おいて、ビツト照合を行うことによつて、衝突時
においてもパケツトデータを無効にすることのな
い通信装置を得ることができる効果がある。さら
に、フレームの通信処理をプロトコル制御部のプ
ログラムによつて行い、各フイールドのタイミン
グ処理をビツトシーケンサ部のマイクロプログラ
ムで分離しているため、通信プロトコルにおける
論理条件と物理条件とを独立にプログラムするこ
とができ、各種通信用途に対して最適な通信条件
を選択することが可能となる効果がある。
式通信システムにおける優先フイールドの通信に
おいて、ビツト照合を行うことによつて、衝突時
においてもパケツトデータを無効にすることのな
い通信装置を得ることができる効果がある。さら
に、フレームの通信処理をプロトコル制御部のプ
ログラムによつて行い、各フイールドのタイミン
グ処理をビツトシーケンサ部のマイクロプログラ
ムで分離しているため、通信プロトコルにおける
論理条件と物理条件とを独立にプログラムするこ
とができ、各種通信用途に対して最適な通信条件
を選択することが可能となる効果がある。
また本発明によれば、通信プロトコルがフアー
ムウエア化されているため、論理回路が簡単化で
き、１チツプのLSIとして実現することが可能と
なり、その効果は大である。
ムウエア化されているため、論理回路が簡単化で
き、１チツプのLSIとして実現することが可能と
なり、その効果は大である。
第１図は本発明の一実施例を示すブロツク構成
図。第２図はその通信プロトコルのフレーム構成
を示す説明図。第３図はそのタイミング図。第４
図は従来例を示すブロツク構成図。 １，１０……プロトコル制御部、２，２０……
ビツトシーケンサ部、３，３０……バスインタフ
エース部、４，４０……バス、１１……プログラ
ムROM、１２……データRAM、１３……制御
ロジツク、２１……マイクロプログラムROM、
２２……マイクロプログラム制御ロジツク、２３
……アドレスレジスタ、２４……インストラクシ
ヨンレジスタ、３１……レシーバ(R)、３２……ト
ランスミツタ(T)、３３……シフトレジスタ、３４
……入出力制御ロジツク、５０……フレーム、５
１……スタートフイールド、５２……優先コード
フイールド、５３……アドレスフイールド、５４
……パリテイビツトフイールド(P)、５５……アク
ノリツジビツトフイールド(A)、５６……制御コー
ドフイールド、５７……データフイールド、５８
……エンドオブデータフイールド(E)、ａ……優先
コードフイールド信号、ｂ……復号信号、ｃ……
同期パルス信号、ｄ……データ出力ゲートパルス
信号、ｅ……データ入力ゲートパルス信号。
図。第２図はその通信プロトコルのフレーム構成
を示す説明図。第３図はそのタイミング図。第４
図は従来例を示すブロツク構成図。 １，１０……プロトコル制御部、２，２０……
ビツトシーケンサ部、３，３０……バスインタフ
エース部、４，４０……バス、１１……プログラ
ムROM、１２……データRAM、１３……制御
ロジツク、２１……マイクロプログラムROM、
２２……マイクロプログラム制御ロジツク、２３
……アドレスレジスタ、２４……インストラクシ
ヨンレジスタ、３１……レシーバ(R)、３２……ト
ランスミツタ(T)、３３……シフトレジスタ、３４
……入出力制御ロジツク、５０……フレーム、５
１……スタートフイールド、５２……優先コード
フイールド、５３……アドレスフイールド、５４
……パリテイビツトフイールド(P)、５５……アク
ノリツジビツトフイールド(A)、５６……制御コー
ドフイールド、５７……データフイールド、５８
……エンドオブデータフイールド(E)、ａ……優先
コードフイールド信号、ｂ……復号信号、ｃ……
同期パルス信号、ｄ……データ出力ゲートパルス
信号、ｅ……データ入力ゲートパルス信号。
Claims (1)
- 【特許請求の範囲】 １ パケツト通信データを所定の通信のプロトコ
ルに従つて１ビツト以上のビツト列からなるフイ
ルードデータに分解しその伝送タイミングを選択
し順次通信を実行させるプログラム制御のプロト
コル制御部１０と、 同期信号により前記プロトコル制御部から与え
られる前記フイールドデータを直列データに変換
しバスを介して送受信を行うバスインタフエース
部３０と を含むデータ通信装置において、 各フイールドの同期シーケンスのマイクロプロ
グラムがあらかじめ格納された記憶手段２１と、
前記プロトコル制御部からの命令により前記記憶
手段からのマイクロプログラムを読出しアドレス
および読出しタイミングを制御するマイクロプロ
グラム制御手段２２とを含むビツトシーケンサ部
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62227120A JPS6468154A (en) | 1987-09-09 | 1987-09-09 | Data communication equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62227120A JPS6468154A (en) | 1987-09-09 | 1987-09-09 | Data communication equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6468154A JPS6468154A (en) | 1989-03-14 |
| JPH0581100B2 true JPH0581100B2 (ja) | 1993-11-11 |
Family
ID=16855791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62227120A Granted JPS6468154A (en) | 1987-09-09 | 1987-09-09 | Data communication equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6468154A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001350716A (ja) | 2000-06-06 | 2001-12-21 | Mitsubishi Electric Corp | バス制御回路 |
-
1987
- 1987-09-09 JP JP62227120A patent/JPS6468154A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6468154A (en) | 1989-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0124594B1 (en) | Method and apparatus for transmitting and receiving data messages | |
| US5692021A (en) | Encoding digital data | |
| JPH11149445A (ja) | 送受信兼用のレジスターを持つ直列インターフェース装置 | |
| JP2544385B2 (ja) | 通信制御装置 | |
| JPS62122432A (ja) | 直列データ転送におけるエラーチェック装置 | |
| JPH0424702A (ja) | 制御システム | |
| US6332173B2 (en) | UART automatic parity support for frames with address bits | |
| US5101198A (en) | Method and device for the transmission of data between stations of a communications network, in particular for motor vehicles | |
| JPH0548017B2 (ja) | ||
| JP3021855B2 (ja) | シリアルデータ転送装置 | |
| US5394438A (en) | Data transmitting method | |
| CN213517952U (zh) | 一种新型四线无干预F-bus高速通讯系统 | |
| JP3158711B2 (ja) | データ転送方法 | |
| JPH047620B2 (ja) | ||
| JPS6384228A (ja) | クロック同期データ伝送方式 | |
| JPH0126213B2 (ja) | ||
| JPS61224534A (ja) | 多重伝送装置 | |
| US6771716B1 (en) | Method of communication with coherence checking and device for the implementation thereof | |
| JPS6361356A (ja) | シリアルデ−タ転送装置 | |
| JPS5977745A (ja) | 伝送制御方式 | |
| JPH0581191A (ja) | バス転送方式 | |
| JPS59135561A (ja) | 回線制御信号検出，送信回路 | |
| JPH0824287B2 (ja) | データ伝送方式 | |
| JPS5848925B2 (ja) | スロット・アクセス・デ−タ転送方式 | |
| JPS5863253A (ja) | デコ−ド・ロジツクを有するデイジタル直列インタフエ−ス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |