JPH0581171B2 - - Google Patents
Info
- Publication number
- JPH0581171B2 JPH0581171B2 JP62196926A JP19692687A JPH0581171B2 JP H0581171 B2 JPH0581171 B2 JP H0581171B2 JP 62196926 A JP62196926 A JP 62196926A JP 19692687 A JP19692687 A JP 19692687A JP H0581171 B2 JPH0581171 B2 JP H0581171B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- insulating film
- electrode
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、同一の基板内に複数のトランジスタ
ユニツトを有し、各ユニツトのエミツタにエミツ
タバラスト抵抗が付加され、またベース・エミツ
タ間に安定化抵抗が接続される半導体装置に関す
る。
ユニツトを有し、各ユニツトのエミツタにエミツ
タバラスト抵抗が付加され、またベース・エミツ
タ間に安定化抵抗が接続される半導体装置に関す
る。
〔従来の技術〕
同一の基板内に複数のトランジスタユニツトを
並列接続した半導体装置において、通常メツシユ
エミツタ構造、マルチエミツタ構造と呼ばれるも
のは、第２図の等価回路図に示すように、各ユニ
ツト２１のエミツタコンタクト２２とエミツタ電
極２３との間に、例えば多結晶シリコン抵抗体よ
り成るエミツタバラスト抵抗２４を接続すること
によりトランジスタの安全動作領域を拡大するこ
とが行われている。またコレクタ・エミツタ間耐
圧の安定化を目的として、ベース電極２５とエミ
ツタ電極２３との間に抵抗２６を接続することも
知られている。
並列接続した半導体装置において、通常メツシユ
エミツタ構造、マルチエミツタ構造と呼ばれるも
のは、第２図の等価回路図に示すように、各ユニ
ツト２１のエミツタコンタクト２２とエミツタ電
極２３との間に、例えば多結晶シリコン抵抗体よ
り成るエミツタバラスト抵抗２４を接続すること
によりトランジスタの安全動作領域を拡大するこ
とが行われている。またコレクタ・エミツタ間耐
圧の安定化を目的として、ベース電極２５とエミ
ツタ電極２３との間に抵抗２６を接続することも
知られている。
第３図はこのような半導体装置の一例の断面図
で、基板１内にＮ型のコレクタ領域２、Ｐ型のベ
ース領域３、Ｎ型のエミツタ領域４が順次形成さ
れ、基板１上にはSiO2からなる絶縁膜５が被着
している。ベース領域３には絶縁膜５を貫通して
ベース電極６が接触し、各ユニツトの各ベース電
極６は互いに並列に接続されて図示しないボンデ
イング部よりベース端子Ｂが引き出されている。
なお、この図では各ベース電極の並列接続につい
ては等価回路的に線で示されている。エミツタ領
域４には絶縁膜５を貫通してエミツタコンタクト
７が接触し、このエミツタコンタクト７と接触す
るように絶縁膜５上に多結晶シリコン膜よりなる
エミツタバラスト抵抗体８が形成され、さらにこ
のエミツタバラスト抵抗体８と接触するようにエ
ミツタ電極９が絶縁膜５上に設けられ、各ユニツ
トの各エミツタ電極９は互いに並列に接続されて
図示しないボンデイング部よりエミツタ端子Ｅが
引き出されている。なお同図では各エミツタ電極
の並列接続についても等価回路的に線で示されて
いる。またベース領域３内には、エミツタ領域４
と同一導電型のＮ型領域４１が表面層に細長く形
成され、その一端１１は絶縁膜５を貫通してベー
ス電極６の一部と接触し、他端１２は絶縁膜５を
貫通してエミツタ電極９と接触している。このよ
うにして、ベース電極６とエミツタ電極９との間
の抵抗領域４１が存在することにより、コレク
タ・エミツタ間耐圧の安定化を図ることができ
る。
で、基板１内にＮ型のコレクタ領域２、Ｐ型のベ
ース領域３、Ｎ型のエミツタ領域４が順次形成さ
れ、基板１上にはSiO2からなる絶縁膜５が被着
している。ベース領域３には絶縁膜５を貫通して
ベース電極６が接触し、各ユニツトの各ベース電
極６は互いに並列に接続されて図示しないボンデ
イング部よりベース端子Ｂが引き出されている。
なお、この図では各ベース電極の並列接続につい
ては等価回路的に線で示されている。エミツタ領
域４には絶縁膜５を貫通してエミツタコンタクト
７が接触し、このエミツタコンタクト７と接触す
るように絶縁膜５上に多結晶シリコン膜よりなる
エミツタバラスト抵抗体８が形成され、さらにこ
のエミツタバラスト抵抗体８と接触するようにエ
ミツタ電極９が絶縁膜５上に設けられ、各ユニツ
トの各エミツタ電極９は互いに並列に接続されて
図示しないボンデイング部よりエミツタ端子Ｅが
引き出されている。なお同図では各エミツタ電極
の並列接続についても等価回路的に線で示されて
いる。またベース領域３内には、エミツタ領域４
と同一導電型のＮ型領域４１が表面層に細長く形
成され、その一端１１は絶縁膜５を貫通してベー
ス電極６の一部と接触し、他端１２は絶縁膜５を
貫通してエミツタ電極９と接触している。このよ
うにして、ベース電極６とエミツタ電極９との間
の抵抗領域４１が存在することにより、コレク
タ・エミツタ間耐圧の安定化を図ることができ
る。
しかしながら、このＮ型抵抗領域４１を設ける
ことによつて、かえつてこの領域４１とその直下
のベース領域３、コレクタ領域２とでNPNトラ
ンジスタ構造が生ずることとなる。この際、ベー
ス電極６に接触する一端１１に近い領域はエミツ
タ電流が領域４１の抵抗を介してエミツタに流れ
るためトランジスタ動作は弱いが、エミツタ電極
９に接触する他端１２に近い領域はエミツタとし
て強く働いてしまうことになる。このため端１２
に近い領域で形成されるトランジスタはエミツタ
バラスト抵抗で保護されないので安全動作領域が
最も小さくなり、この部分で破壊し、半導体装置
の所望の安全動作領域が得られないという欠点が
あつた。
ことによつて、かえつてこの領域４１とその直下
のベース領域３、コレクタ領域２とでNPNトラ
ンジスタ構造が生ずることとなる。この際、ベー
ス電極６に接触する一端１１に近い領域はエミツ
タ電流が領域４１の抵抗を介してエミツタに流れ
るためトランジスタ動作は弱いが、エミツタ電極
９に接触する他端１２に近い領域はエミツタとし
て強く働いてしまうことになる。このため端１２
に近い領域で形成されるトランジスタはエミツタ
バラスト抵抗で保護されないので安全動作領域が
最も小さくなり、この部分で破壊し、半導体装置
の所望の安全動作領域が得られないという欠点が
あつた。
本発明の目的は、ベース・エミツタ間に抵抗を
接続するために寄生トランジスタが形成されるこ
とがなく、エミツタに付加したエミツタバラスト
抵抗により大きくなつた安全動作領域が小さくな
ることのない半導体装置を提供することにある。
接続するために寄生トランジスタが形成されるこ
とがなく、エミツタに付加したエミツタバラスト
抵抗により大きくなつた安全動作領域が小さくな
ることのない半導体装置を提供することにある。
上記目的を達成するために、本発明は、基板の
第一導電型の第一領域に第二導電型の第二領域が
島状に形成され、該第二領域に第一導電型の第三
領域が島状に形成され、前記基板の表面に絶縁膜
が形成され、前記第二領域表面上の絶縁膜の開口
部でベース電極と該第二領域が接合し、前記第三
領域表面上の絶縁膜の複数開口部で複数のエミツ
タコンタクトを該第三領域が接合し、同一基板内
に複数のトランジスタユニツトを並列に有するも
のにおいて、前記第三領域表面上の絶縁膜上で複
数のエミツタコンタクトが各エミツタバラスト抵
抗をそれぞれ介してエミツタ電極に接合し、ベー
ス電極とエミツタ電極の間の絶縁膜上に前記エミ
ツタバラスト抵抗と同一材料による安定化抵抗が
ベース電極とエミツタ電極に接合するように形成
されたものとする。
第一導電型の第一領域に第二導電型の第二領域が
島状に形成され、該第二領域に第一導電型の第三
領域が島状に形成され、前記基板の表面に絶縁膜
が形成され、前記第二領域表面上の絶縁膜の開口
部でベース電極と該第二領域が接合し、前記第三
領域表面上の絶縁膜の複数開口部で複数のエミツ
タコンタクトを該第三領域が接合し、同一基板内
に複数のトランジスタユニツトを並列に有するも
のにおいて、前記第三領域表面上の絶縁膜上で複
数のエミツタコンタクトが各エミツタバラスト抵
抗をそれぞれ介してエミツタ電極に接合し、ベー
ス電極とエミツタ電極の間の絶縁膜上に前記エミ
ツタバラスト抵抗と同一材料による安定化抵抗が
ベース電極とエミツタ電極に接合するように形成
されたものとする。
ベース・エミツタ間に接続される安定化抵抗が
エミツタバラスト抵抗と同様に基板上に形成され
るため寄生トランジスタが生ずることなく、エミ
ツタバラスト抵抗により安全動作領域の拡大され
たトランジスタユニツトのみ動作する。
エミツタバラスト抵抗と同様に基板上に形成され
るため寄生トランジスタが生ずることなく、エミ
ツタバラスト抵抗により安全動作領域の拡大され
たトランジスタユニツトのみ動作する。
次に本発明の実施例を図面について説明する。
第１図は本発明の一実施例を断面図で示すもの
で、第３図と同等部分には同符号を付している。
基板１内にＮ型のコレクタ領域２、Ｐ型のベース
領域３、Ｎ型のエミツタ領域４が順次形成され、
基板１上には絶縁膜５が設けられている。ベース
領域３には絶縁膜５を貫通してベース電極６が接
触し、各ユニツトの各ベース電極６は互いに並列
接続されてベース端子Ｂが引き出されている。エ
ミツタ領域４には絶縁膜５を貫通してエミツタコ
ンタクト７が接触し、このエミツタコンタクト７
と接触するように絶縁膜５上に多結晶シリコン膜
よりなるエミツタバラスト抵抗体８が形成され、
このエミツタバラスト抵抗体８と接触するように
エミツタ電極９が絶縁膜５上に設けられ、各ユニ
ツトの各エミツタ電極９は互いに並列接続されて
エミツタ端子Ｅが引き出されている。
で、第３図と同等部分には同符号を付している。
基板１内にＮ型のコレクタ領域２、Ｐ型のベース
領域３、Ｎ型のエミツタ領域４が順次形成され、
基板１上には絶縁膜５が設けられている。ベース
領域３には絶縁膜５を貫通してベース電極６が接
触し、各ユニツトの各ベース電極６は互いに並列
接続されてベース端子Ｂが引き出されている。エ
ミツタ領域４には絶縁膜５を貫通してエミツタコ
ンタクト７が接触し、このエミツタコンタクト７
と接触するように絶縁膜５上に多結晶シリコン膜
よりなるエミツタバラスト抵抗体８が形成され、
このエミツタバラスト抵抗体８と接触するように
エミツタ電極９が絶縁膜５上に設けられ、各ユニ
ツトの各エミツタ電極９は互いに並列接続されて
エミツタ端子Ｅが引き出されている。
さらに、ベース電極６とエミツタ電極９の間の
絶縁膜５上にも多結晶シリコン膜よりなる抵抗体
１０が形成され、この抵抗体１０にベース電極６
およびエミツタ電極９が接触する。従つて、抵抗
体１０がベース・エミツタ間の安定化抵抗体とし
て働く。この安定化抵抗体１０は、エミツタバラ
スト抵抗体８と同時に形成できるので、別工程を
付加する必要がない。バラスト抵抗体８の抵抗値
は10Ω前後に設定されるのに対し、Ｂ−Ｅ間安定
化抵抗体１０は長さと幅を調整することにより、
数Ωないし数百Ωの間の抵抗値をもつように設計
することが容易にできる。
絶縁膜５上にも多結晶シリコン膜よりなる抵抗体
１０が形成され、この抵抗体１０にベース電極６
およびエミツタ電極９が接触する。従つて、抵抗
体１０がベース・エミツタ間の安定化抵抗体とし
て働く。この安定化抵抗体１０は、エミツタバラ
スト抵抗体８と同時に形成できるので、別工程を
付加する必要がない。バラスト抵抗体８の抵抗値
は10Ω前後に設定されるのに対し、Ｂ−Ｅ間安定
化抵抗体１０は長さと幅を調整することにより、
数Ωないし数百Ωの間の抵抗値をもつように設計
することが容易にできる。
本発明によれば、ベース・エミツタ間に接続さ
れる安定化抵抗を基板上の抵抗層によつて形成す
ることにより、基板内に形成される安定化抵抗領
域の必要がなくなり、安定動作領域の小さい寄生
トランジスタが各トランジスタユニツトに並列に
入ることもないので、半導体装置としての安定動
作領域の縮小が起きない。しかも、この安定化抵
抗はエミツタバラスト抵抗体としての抵抗層と同
一材料よりなり、同一工程で形成できるので、製
造工程の複雑さを招くことがない。
れる安定化抵抗を基板上の抵抗層によつて形成す
ることにより、基板内に形成される安定化抵抗領
域の必要がなくなり、安定動作領域の小さい寄生
トランジスタが各トランジスタユニツトに並列に
入ることもないので、半導体装置としての安定動
作領域の縮小が起きない。しかも、この安定化抵
抗はエミツタバラスト抵抗体としての抵抗層と同
一材料よりなり、同一工程で形成できるので、製
造工程の複雑さを招くことがない。
第１図は本発明の一実施例の断面図、第２図は
その等価回路図、第３図は従来のものの断面図で
ある。 １：基板、２：Ｎ型コレクタ領域、３：Ｐ型ベ
ース領域、４：Ｎ型エミツタ領域、６：ベース電
極、７：エミツタコンタクト、８：エミツタバラ
スト抵抗体、９：エミツタ電極、１０：安定化抵
抗体。
その等価回路図、第３図は従来のものの断面図で
ある。 １：基板、２：Ｎ型コレクタ領域、３：Ｐ型ベ
ース領域、４：Ｎ型エミツタ領域、６：ベース電
極、７：エミツタコンタクト、８：エミツタバラ
スト抵抗体、９：エミツタ電極、１０：安定化抵
抗体。
Claims (1)
- １ 基板の第一導電型の第一領域に第二導電型の
第二領域が島状に形成され、該第二領域に第一導
電型の第三領域が島状に形成され、前記基板の表
面に絶縁膜が形成され、前記第二領域表面上の絶
縁膜の開口部でベース電極と該第二領域が接合
し、前記第三領域表面上の絶縁膜の複数開口部で
複数のエミツタコンタクトと該第三領域が接合
し、同一基板内に複数のトランジスタユニツトを
並列に有するものにおいて、前記第三領域表面上
の絶縁膜上で複数のエミツタコンタクトが各エミ
ツタバラスト抵抗をそれぞれ介してエミツタ電極
に接合し、ベース電極とエミツタ電極の間の絶縁
膜上に前記エミツタバラスト抵抗と同一材料によ
る安定化抵抗がベース電極とエミツタ電極に接合
するように形成されたことを特徴とする半導体装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62196926A JPS6439769A (en) | 1987-08-06 | 1987-08-06 | Semiconductor device |
| FR888806478A FR2615326B1 (fr) | 1987-05-15 | 1988-05-13 | Dispositif a semi-conducteurs du type multi-emetteur |
| US07/600,172 US5053847A (en) | 1987-05-15 | 1990-10-19 | Semiconductor device |
| US07/687,029 US5298785A (en) | 1987-05-15 | 1991-04-18 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62196926A JPS6439769A (en) | 1987-08-06 | 1987-08-06 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6439769A JPS6439769A (en) | 1989-02-10 |
| JPH0581171B2 true JPH0581171B2 (ja) | 1993-11-11 |
Family
ID=16365966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62196926A Granted JPS6439769A (en) | 1987-05-15 | 1987-08-06 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6439769A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4489366B2 (ja) * | 2003-03-17 | 2010-06-23 | 株式会社日立製作所 | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591168A (en) * | 1978-12-28 | 1980-07-10 | Fujitsu Ltd | Transistor |
| JPS60144255U (ja) * | 1984-02-29 | 1985-09-25 | 関西日本電気株式会社 | トランジスタ |
| JPS6190456A (ja) * | 1984-10-11 | 1986-05-08 | Nec Corp | 集積回路装置 |
-
1987
- 1987-08-06 JP JP62196926A patent/JPS6439769A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6439769A (en) | 1989-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5268589A (en) | Semiconductor chip having at least one electrical resistor means | |
| US5838043A (en) | ESD protection circuit located under protected bonding pad | |
| US3423650A (en) | Monolithic semiconductor microcircuits with improved means for connecting points of common potential | |
| JPS5799771A (en) | Semiconductor device | |
| JPH0732196B2 (ja) | モノリシツク集積電力半導体装置 | |
| US4835588A (en) | Transistor | |
| US4500900A (en) | Emitter ballast resistor configuration | |
| US5557139A (en) | Buried base vertical bipolar power transistor with improved current gain and operation area | |
| JPH0550852B2 (ja) | ||
| JPH025532A (ja) | ｐｎｐ型の縦型孤立コレクタトランジスタ | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| US5053847A (en) | Semiconductor device | |
| JPH1065146A (ja) | 半導体集積回路装置 | |
| US4864379A (en) | Bipolar transistor with field shields | |
| US5298785A (en) | Semiconductor device | |
| JPH0581171B2 (ja) | ||
| US3821780A (en) | Double mesa transistor with integral bleeder resistors | |
| US4814852A (en) | Controlled voltage drop diode | |
| US4160986A (en) | Bipolar transistors having fixed gain characteristics | |
| JPS6211787B2 (ja) | ||
| KR100190352B1 (ko) | 기생전류에 보호되는 수직형 모놀리식 반도체 전력소자 | |
| JPH0581170B2 (ja) | ||
| JP2953623B2 (ja) | プレーナ型サイリスタ | |
| KR800001235B1 (ko) | 전계효과 트랜지스터장치 | |
| JP3128958B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |