JPH0582185U - 電話回線用中継線回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＤＣ電流がトランス（２）を通過するのを実
質的に阻止し、トランスコアが飽和から保護されると共
に、トランスコアを小型にできる中継線回路を提案する
ことを目的とする。 【構成】 平衡化されたリード線対（Ｔ，Ｒ）の間にＤ
Ｃ電流を通過させる回路（１）と、非平衡入力部からの
ＤＣ信号を阻止するコンデンサ（５２）と、非平衡リー
ド線に対しＡＣ信号をキャンセルするキャンセル回路
（７）を設けた中継線回路。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は一般に電話システムに関し、より詳しくは平衡化チップリード線お よびリングリード線などの双方向リード線対をＰＡＢＸへ接続される非平衡入力 、出力リード線などの一方向リード線対に結合する中継線回路に関するものであ る。

【０００２】

【従来の技術】

平衡化チップリード線およびリングリード線で構成される本線は通常電話局切 換システムに接続され、北米では６００オームに標準化された公称ラインインピ ーダンスを有する。チップおよびリングリード線は、電話局と私設交換局あるい はＰＡＢＸ間を双方向に信号を送るように要求される。電話局およびＰＡＢＸの さまざまな内部回路は異なった特性インピーダンスを呈することが多く、中継線 回路はさまざまなインピーダンス整合変換を要求されることになる。中継線回路 は、また、２５０オーム以下に標準化されているＤＣ供給電流線に対しても低い 抵抗を提供しなければならない。本線のうち多数は、屋外に露出され、風雨にさ らされたり、圧送電線から影響を受けたり、接地抵抗の変化あるいは変動など、 その他の環境要因を受けるので、本線に大きい共通モード信号が現われることが ある。これらの信号はＡＣ±１００ボルトを越える振巾に達することがある。中 継線回路は、かかる大きい共通モード信号からＰＡＢＸの内部回路を保護するよ うに要求される。

【０００３】 チップおよびリングリード線は通常、電気的に平衡化されており、それにかか るＡＣ音声信号は、本質的に性格が差動型である。したがって、中継線回路は、 ＰＡＢＸまたは電話局と本線間の音声信号を双方向に通信可能に結合するよう要 求されるとともに中継線回路自身を絶縁された差動型にしなければならない。中 継線回路も、チップおよびリングリード線に現われる大きい共通モード信号を除 去し、チップおよびリングリード線に対して、公称ラインインピーダンスに整合 するＡＣインピーダンスを持ち、また、ＤＣ供給電流に対して、標準化されたＤ Ｃ供給電流抵抗に整合する抵抗を持つことが要求される。

【０００４】 さらに中継線回路も、マイクロプロセッサーあるいはその他の外部制御装置の 制御下に、ダイヤルパルス信号の発生を要求されることが多い。

【０００５】 公知の中継線回路は、正しいインピーダンス整合を提供するために、あらかじ め、正確な捲線数と大がかりなシールドを必要とする大型ハイブリッド・トラン スを組み込んでいる。かかる公知のハイブリッド・トランスは、典型的にその一 次、二次コイル間に大きい定格絶縁電圧を呈し、秀れた共通モード信号に対して 優れた絶縁作用を呈する。しかし電子式交換局と、寸法、重量がいちじるしく小 さくなったＰＡＢＸの出現で、このようなトランスの利用は、小型化の障害と見 なされている。たとえば、ＰＡＢＸの回路が小型コンソルユニットに組み込まれ た印刷回路基板上に配置されているのであれば、このようなトランスを追加すれ ばコンソールユニットが結果として容積や重量の増大を招くのみならず、寸法も 許容できない程になってしまう。トランスの容積は、トランスが大きいＤＣ供給 電流の存在下で飽和しないよう、大寸法コアを内蔵するために大きくなる。捲線 を正確な捲付回数にすることは、正しい整合インピーダンスを求めるために必要 であるが、ユニットのコストを増加させる。

【０００６】 上述の公知ハイブリッド・トランス中継線回路のある変形例では、典型的なブ リッジ回路の形式で、追加のインピーダンス整合回路が接続された中心タップ型 二次コイルを組み込んでいる。この変形例では、最初に述べた回路に対比して、 整合インピーダンスの調整がやや簡単になるが、中心タップインピーダンス回路 および大型コアトランスのコストが比較的高い。

【０００７】 大型ハイブリッド・トランスの代りに、半導体装置を組み込んだ中継線回路も すでに利用されている。

【０００８】 それぞれ、１９８２年５月４日および、１９８３年３月１日にマイテル社に特 許された、”トランス中継線回路”を発明の名称とするカナダ特許第１，１２３ ，１３１号および１，１４２，２８１号明細書にはこのような半導体中継線回路 を開示されている。マイテル社の特許第１，１２３，１３１号明細書には、チッ プリード線およびリングリード線に接続されたチップおよびリング端子と直列に 接続されるとともに、該チップおよびリング端子間にＤＣ供給電流を流す高イン ピーダンス回路と並列に接続される、インピーダンス整合回路が接続された第１ 中継線回路が開示されている。差動増巾器はチップおよびリングリード線によっ て送られるＡＣ信号を受信するためチップおよびリング端子に接続される。抵抗 器とキャパシタの直列組み合わせが、差動増巾器の各反転、非反転入力に接続さ れ、ＤＣ電流が増巾器により受信されるのを阻止する。出力信号はＰＡＢＸの非 平衡接合装置端子から上記の高インピーダンス回路の制御入力に結合される。高 インピーダンス回路は、ＤＣ信号源として機能し、該出力信号がその制御入力部 に受信されると、その内部を通過するＤＣ電流を変調する。

【０００９】

【考案が解決しようとする課題】

公知のマイテル社の装置は、大型コアハイブリッド・トランスの必要性を完全 になくし、かかるトランスに関連した公知の欠点を克服している。しかし、差動 増巾器の入力部に接続される抵抗器、キャパシタ直列組み合わせは、よい縦の平 衡を保証するために、慎重な整合を要求される。縦の平衡は、インピーダンスが チップリード線から接地へ、またリングリード線から接地へいかに精密に整合さ れる目安となる。入力抵抗器とＤＣ阻止キャパシタの割合が約１％以内に納まら なければ、チップおよびリングリード線に現われる共通モード信号は差動増巾器 により差動的に受信され、その内部で増巾されてＰＡＢＸに印加される。このよ うな精密な整合は、キャパシタが約１％の公差範囲内に整合されているのを確認 するため、キャパシタを試験し選別する必要が多く、コスト高を招く。また、阻 止キャパシタの定格電圧、典型的に２５０Ｖを越える共通モード信号に対抗する 保護もない。公知のマイテル社の半導体中継線回路は、ある場合には、差動増巾 器が無線周波数信号を受信、復調して、ＰＡＢＸの音声チャンネル回路へ伝送し て通路と干渉するといった別の欠点を持っている 改良された中継線回路の第二 番目としてマイテル社の特許第１，１４２，２８１号明細書に開示されたものが あり、これには上記の光学的結合が安価な小型コアトランスに置き換えられた構 成が示されている。このトランスは非平衡接合装置端末と高インピーダンス回路 の制御入力部とを結合し、出力信号を送信し、キャパシタはＤＣ電流の通過を阻 止するために、トランスの二次コイルに対して直列に配置される。チップおよび リングリード線からの入力信号を受信するために差動増巾器が依然使用されてい るので、ＤＣ阻止入力キャパシタと抵抗器を慎重に整合する必要がある。従って 、改良されたマイテル社の中継線回路も、最初に説明されたマイテル社回路と同 じ欠点を持っている。

【００１０】 上記のマイテル社特許に説明されるような公知半導体中継線回路の基本的な特 徴は、入力信号をチップおよびリングリード線から接合装置端末へ、また出信号 を接合装置端末からチップおよびリングリード線へ通過させるために、ふたつの 一方向性信号路が要求されることである。

【００１１】 しかし、マイテル社特許第１，１４２，２８１号明細書に示唆するように、高 インピーダンスＤＣ通過回路の制御入力部に接続されるのとは逆に、トランスの 一次コイルを直接、チップおよびリング端末を横切って接続することによって、 公知例に採用されている差動増巾器を省略でき、小型コアトランスをチップおよ びリングリード線と、非平衡入、出力リード線（あるいは非平衡接合装置端末） 間の双方向信号移行を行うために利用できるのが見出された。さらに、整合イン ピーダンスがトランスを介して反射されるように、ＡＣインピーダンス整合回路 がトランスの二次コイルに接続できることが見出された。高インピーダンスＤＣ 通過回路も、ＤＣ供給電流をその間に通過させるために、チップおよびリング端 末に接続できる。公知例によれば一次コイルはインピーダンス整合回路と並列で 、中継線回路の有効ＤＣインピーダンスを各種周波数のＡＣ信号電流に変更する ダイナミック負荷として作用し、かくてインピーダンス整合が不正確になるので 、チップおよびリード線間にＤＣ電流を通過させるために、ＤＣ電流通過回路を 利用して、チップおよびリングリード線を横切って、直接、小型コアトランスを 接続することは従来考えられなかった。

【００１２】 公知の改良されたマイテル社の回路でトランスが高インピーダンスＤＣ通過回 路に接続され、チップおよびリングリード線から入力信号を受信するため、差動 増巾器を組み込んだ一方向性信号路が別に必要とされるのはこのためである。

【００１３】 したがって、この考案によれば、双方向性信号移行路を形成するために、小型 コアトランスはチップおよびリングリード線に接続されたチップおよびリング端 子に接続され、また、インピーダンス整合回路が、公知例のようにチップおよび リード線を横切って直接接続されるのとは異なり、トランスの二次コイルに接続 される。

【００１４】

【課題を解決するための手段】

この考案は上述の中継線回路の要件を満たし、公知のハイブリッドおよび半導 体中継線回路の上記欠点を克服するものである。公知のハイブリッド・トランス が大ＤＣ電流が流れると飽和しないよう、大型コアを必要としたのに対して、こ の考案はＤＣ電流を通過させるために、半導体高インピーダンス回路を利用して いる。また公知の改良されたマイテル社回路が、通過するＤＣ電流を変調するの に高インピーダンス回路の制御入力部に、出力信号を結合するトランスと入力信 号を受信する差動増巾器を使用するのに対して、この考案は信号を双方向に移行 するため小型コイルトランスを利用している。

【００１５】 この考案のトランスはカナダ特許第１，１２３，１３１号や同１，１４２，２ ８１号明細書に開示された公知例の半導体中継線回路よりも、より大きい共通モ ード信号絶縁と、よりよい縦平衡を提供する。すなわち、共通モード信号の絶縁 はトランスを用いることにより達成され、よりよい縦平衡は、インピーダンス整 合回路を用いることにより達成される。トランスの定格電圧は、公知ＤＣ阻止キ ャパシタに典型的な２５０ボルト定格に対して、５００ボルト以上になっている 。上述の通り、トランスは本質的に優れた共通モード絶縁を示し、この考案でト ランスを利用することにより、従来半導体中継線回路に必要であった高価な慎重 に整合された入力抵抗器およびキャパシタを使わなくてもよくなった。この考案 は実質上、ＤＣ電流のトランス通過を阻止し、チップおよびリングリード線間に 、 低抵抗ＤＣ供給電流を供給する回路を利用する。トランスのコアは大きいＤ Ｃ供給電流を供給する必要はないので、小型にでき、従って公知ハイブリッド・ トランスの寸法およびコスト面の欠点を解消している。

【００１６】 公知の中継線回路では、ダイヤルパルス化を実行するためリレーおよび機械的 な可動部品を使用することが多い。機械的、電気・機械的なダイヤルパルス化回 路は、本質的にコイル融損、バネ疲労などによって機械的な故障を起しやすい。 この考案では信頼性、精度の高い半導体ダイヤルパルス化を使用し、公知例にみ られる機械的可動部品を必要としない。

【００１７】 この考案は大きい共通モード信号絶縁と優れた縦平衡の利点を特徴とし、しか も小型、安価、軽量で、最近のＰＡＢＸ回路の小型化およびコスト合理化要求を 満たしている。

【００１８】

【作用】

この考案のもっとも一般的な形態によると、平衡化されたリード線対と非平衡 一方向性入力および出力リード線に接続する、平衡化リード線対の各リード線間 にＤＣ電流を通過させ平衡化リード線対および非平衡入力および出力リード線間 に、ＡＣ入力および出力信号を双方向に結合する小型コアトランスおよび、出力 信号が非平衡入力リード線へ印加されるのを防止する回路からなる中継線回路が 設けられる。トランスコアは飽和から保護され、ＤＣ電流が通過阻止されるので 小型にできる。

【００１９】 より詳しく述べると、この考案はチップおよびリングリード線を経て電話局お よび、それぞれ、ＤＣ電流に重畳された入出ＤＣ信号を供給するため、平衡化チ ップおよびリングリード線に接続するチップおよびリング端子で構成された一方 向非平衡入力および出力リード線；チップおよびリング端末間にＤＣ電流を通過 させ実質的にＡＣ信号の通過を阻止する第一回路パス； および、入出ＡＣ信号 を搬走するために、非平衡入出力リード線に接続する入出力端子に接続する中継 線回路である。

【００２０】 この考案はさらに、チップおよびリング端子へいたる回路内に接続された一次 コイルおよび、それぞれ、チップおよびリング端子と入出力端末間に入出ＡＣ信 号を双方向移行のため、入出力端末と接地にいたる回路に二次コイルを有する小 型コアトランスで構成される。中継線回路はさらに追加して、ＤＣ電流のトラン ス通過を阻止する回路と、出力端末により搬走される出信号が入力端末に印加さ れるのを阻止する取消回路から構成される。

【００２１】 この考案はまた、平衡化リード線対の各リード線間にＤＣ電流を通過させるス テップ、小型コアトランスを経て、平衡化リード線対と非平衡入力および出力リ ード線間にＡＣ入力および出力信号を双方向結合するステップ、ＤＣ電流のトラ ンス通過を阻止するステップおよび、出力信号の非平衡入力リード線への印加を 阻止するステップを構成する、平衡化リード線対と非平衡一方向入力および出力 リード線間に信号を双方向に移行させる方法である。

【００２２】

【実施例】

以下の詳細な説明および以下の図面を参照して、この考案のよりよい理解が 得られる。 図１はもっとも一般的な形態における考案の主たる機能要素のブロック線図で ある。 図２はこの考案の望ましい実施例の概略図である。

【００２３】 まず図１において、電話局が破線ＣＯ−ＣＯの左側に示され、中継線回路のチ ップおよびリング端子ＴおよびＲに接続されている。電話局に配置された、−４ ８ボルト電位源は、電話局ラインインダクタンスＬ１およびＬ２および、チップ およびリング端子対を経て、中継線回路へ作動電池を供給する。公称インピーダ ンスを確立するために、全体としてあるいは一部分、独立した抵抗器として設け ることもできるが、ＺＴおよびＺＲは電話局からこの考案が接続されるべき地点 までの独立した公称チップおよびリングリード線インピーダンスをあらわしてい る。

【００２４】 上述の回路は考案の一部を構成するものではなく、通常、考案が作動する環境 である。

【００２５】 ＤＣ電流はチップおよびリング端子ＴおよびＲにより、電話局のＤＣ電位源か ら受け取られ、第１回路１を通過する。回路１はＤＣ電流に対して低抵抗路、Ａ Ｃ電流に対して高インピーダンス路となることで、ＡＣ信号の通過を効果的に阻 止する。

【００２６】 入出力端子ＶｉおよびＶｏ（入出力はＰＡＢＸに対するものである）は、ＰＡ ＢＸに接続された非平衡一方向入出力線に接続される。

【００２７】 トランス２は、端子ＶｉおよびＶｏを経てチップ、リング端子ＴとＲおよび非 平衡入出力リード線間に、双方向にＡＣ電圧信号を結合するために設けられる。 電話局から受信され、チップおよびリング端子ＴおよびＲにより供給されるＡＣ 入力信号は、ＤＣ電流の通過を阻止する、トランス２の一次コイル２Ａおよびキ ャパシタ３の直列回路を介して印加される。キャパシタ３は低周波数信号に対し て大きいＡＣインピーダンスとならないような容量が要求される。

【００２８】 第１増巾器４は、出力端子Ｖｏから受信されるＡＣ出力信号を印加して、イン ピーダンス整合回路５を経て二次コイル２Ｂへ印加するために設けられる。上述 の通り、平衡化チップおよびリングリード線は、北米では６００オームに標準化 された公称ラインインピーダンスを有する。したがって、トランス２に組み合わ せて、インピーダンス整合回路５は、図２を参照しつつ、以後に詳しく説明され るように、６００オームの整合インピーダンスを有している。 第２増巾器回路 ６は、二次コイル２Ｂを横切って印加される、チップおよびリング端子からのＡ Ｃ入力信号を受信して、この受信信号を非平衡入力端子Ｖｉへ印加する。

【００２９】 取消回路７は出力端子Ｖｏから受信されるＡＣ信号が第２増巾器回路６を経て ＰＡＢＸへ再印加されるのを実質的に打ち消し、しかもＰＡＢＸへ伝送するため 、チップおよびリング端子ＴおよびＲからの信号を第２増巾器回路６へ通過させ るように構成されている。

【００３０】 第２回路８は一次コイル２Ａおよびチップおよびリング端子ＴおよびＲと直列 に接続される。たとえば、ゲートのようなもので構成される可能化回路は典型的 にマイクロプロセッサその他の制御器により発生された外部制御信号である制御 信号の受信に応答して回路８を可能化すなわちしゃ断状態にあった回路８を導通 状態にするために設けられる。第一可能化回路は典型的にマイクロプロセッサそ の他の制御器により発生された外部制御信号である制御信号の受信に応答して回 路８を可能化するために設けられる。

【００３１】 回路１の可能入力Ｅに接続された第２可能化回路１０は、第２回路８の可能化 に応答して回路１を可能化するために設けられる。

【００３２】 作動中、電話局から出るＡＣ電圧信号は、中継線回路のチップおよびリング端 構成ＴおよびＲに印加される。これら信号は無線、通話あるいはデータ信号に対 応し、電話局から供給される−４８ボルトのＤＣ電位に重畳される。ＤＣ電位へ のＡＣ信号の重畳は変調されたＤＣ信号を生じる。

【００３３】 可能化回路９は外部制御器からの制御信号受信に応答して回路８に可能化信号 を印加する。これで回路８が可能化され、一次コイル２Ａとキャパシタ３を経て チップおよびリング端子ＴおよびＲの間にＡＣ回路を完成する。可能化回路１０ は回路８の可能化に応じて第２可能化信号を発生し、これにより回路１を可能化 するとともに、回路１を経てチップ端子Ｔからリング端子ＲへＤＣ電流路を形成 し、流れるＤＣ電流が電話局に、中継線が捕捉されたことを合図する。

【００３４】 切換回路１はＡＣ信号に対して大きいインピーダンスを有し、実質的に中継線 により供給されるこのような信号が回路１を経てチップおよびリングリード線間 を通過するのを防止する。ＡＣ信号は一次コイル２Ａを横断して印加され、二次 コイル２Ｂに結合される。これら信号は引き続き増巾器６により増巾されて、入 力端子Ｖｉを経てＰＡＢＸの入力端子に入力される。

【００３５】 出力端子Ｖｏに現われるＰＡＢＸからの出力信号は増巾回路４から、取消回路 ７および二次コイル２Ｂに印加される。取消回路７は増巾器回路６を経て出力信 号がＰＡＢＸへ逆送されるのを阻止するが、二次コイル２Ｂ内で誘発されるチッ プおよびリングリード線ＴおよびＲからの入力信号を通過させる。出力信号は一 次コイル２Ａに供給され、チップおよびリング端子ＴおよびＲを介して現われる ＤＣ電位に重畳される。それにより得られる出信号は変調ＤＣ信号としてチップ およびリングリード線に印加される。

【００３６】 したがって、この考案の中継線回路は小型コアの安価なトランス２を介して双 方向信号移行を行なうことができ、それにより従来必要であった大型コアトラン スあるいは慎重に整合されたＤＣ阻止キャパシタと大きい入力抵抗器を持つ差動 増巾器を使わなくてもよいようにしている。

【００３７】 さて考案の望ましい実施例を示した図２において、チップおよびリング端子Ｔ およびＲは連動リレー接点Ｋ１およびＫ２を経てそれぞれ、ダイオード２１，２ ２，２３および２４で構成されるブリッジ整流器に接続されている。ダイオード ２１の陽極は、ダイオード２３の陰極とともにチップ端子Ｔへ接続され、ダイオ ード２３の陰極はダイオード２４の陽極と共通回路に接続されている。ダイオー ド２４の陰極はダイオード２２の陽極とともに、リング端子Ｒに接続され、ダイ オード２２の陰極はダイオード２１の陰極に接続されている。

【００３８】 ダイオード２３の陽極はダイオード２４の陽極を共通回路に接続されている。

【００３９】 第２ノードは抵抗器２７をトランジスタ２８のコレクタおよび、トランス２の 一次コイル２Ａの一方の端子に接続する。演算増巾器２９Ｂの非反転入力は回路 内で抵抗器３０を経て第２ノードへ接続される。演算増巾器２９Ｂの非反転入力 はまた、抵抗器３１とキャパシタ３２の並列組み合わせを経て共通回路に接続さ れる。演算増巾器２９Ｂの出力はトランジスタ２５のベースおよび、回路内で抵 抗器３３とキャパシタ３４の並列回路を経て共通に接続される。

【００４０】 トランジスタ２５のエミッタは、上記のダーリントントランジスタ対を形成す るため、公知の要領でトランジスタ２６のベースへ接続される。トランジスタ２ ６のエミッタは演算増巾器２９Ｂの反転入力および回路内で抵抗器３５を経て共 通に接続される。

【００４１】 ランジスタ２８のベースは、ＮＰＮトランジスタ３６のコレクタ端末へ接続さ れ、後者のエミッタは演算増巾器２９Ａの反転入力および抵抗器３７を経て共通 回路へ接続される。

【００４２】 演算増巾器２９Ａおよび２９Ｂは、複式演算増巾器のように、望ましくはＩＣ 化されたものが良い。演算増巾器２９Ａの出力は、トランジスタ３６のベースへ 供給される。演算増巾器２９Ａの非反転入力はその電源入力および、発光ダイオ ード３８Ｂとともに、光学カップラを形成する光電トランジスタ３８Ａのエミッ タへ接続される。演算増巾器２９Ａの接地端子は共通回路に接続される。光電ト ランジスタ３８Ａのコレクタ端末は、一次コイル２Ａ（トランス２の）の他方の 端子および大容量のキャパシタ３へ接続されている。

【００４３】 ツェナーダイオード４０は、キャパシタ３を介して現われる、潜在的に破壊 効果のある高電圧レベルに対して、複式演算増巾器２９Ａおよび２９Ｂの電力お よび非反転入力を保護するよう、公知の要領で光電トランジスタ３８Ａのコレク タ端末と共通回路間に接続される。

【００４４】 発光ダイオード３８Ｂの陽極は、正電圧＋Ｖ源に接続され、その陰極は回路内 で抵抗器Ｒ１を経てＮＮトランジスタＱ２のコレクタに接続される。トランジス タＱ２のエミッタは接地され、またベースは図１を引用して上述した制御信号を 発生するため、マイクロプロセッサμＰに接続される。

【００４５】 トランジスタＱ２はマイクロプロセッサμＰにより発生され、トランジスタＱ ２のベースに印加される第１制御信号に応答してオンとなって、電流路が正電圧 ＋Ｖ源と発光ダイオード３８Ｂを経て接地、抵抗器Ｒ１とトランジスタＱ２のコ レクタ・エミッタ接合部との間に確立される。ダイオード３８ＢのＰＮ接合部は 前向バイアス化に応答して発光し、光電トランジスタ３８Ａの感光領域を照明し 、そのベース・エミッタ接合部を前向バイアス化して、光電トランジスタ３８Ａ がオンとなる。トランス２の二次コイル２Ｂは接地と抵抗器５０間に接続される 。抵抗器５０は、図１を引用してすでに述べたインピーダンス整合回路５を構成 するキャパシタ５２と直列に接続され、さらにバッファ増巾器４の出力に接続さ れる。キャパシタ５２は増巾器４からトランス２の二次コイル２Ｂに流れないよ う保証する。増巾器４の出力はその反転入力および、抵抗器５３を経てバッファ 増巾器６の反転入力に接続される。バッファ増巾器６の反転入力もフィードバッ ク抵抗器５６を経てその出力に接続され、その出力はＰＡＢＸ接続のため非平衡 入力端子Ｖｉに接続されている。非平衡出力端子Ｖｏは増巾器４の非反転入力に 接続される。増巾器６の非反転入力は回路内で二次コイル２Ｂに接続される。

【００４６】 平衡化されたチップおよびリング端子ＴおよびＲも状態センサ５４と接地始動 回路５５に接続される。センサ５４は中継線、呼出信号の捕捉を検出し、またラ イン状態信号をマイクロプロセッサμＰに供給するために設けられる。

【００４７】 状態センサ５４およびマイクロプロセッサとともに、接地始動回路５５は中継 線があき状態の場合チップおよびリングリード線上に−４８ＶＤＣ電流を維持し 、捕捉中継線状態を検出したセンサーに応答してリングリード線を接地し、公知 の要領で、電話局によるチップリード線の接地を検出するセンサ５４に応答して 、リングリード線から接地を除去する。

【００４８】 リレー接点Ｋ１およびＫ２は、正電圧＋Ｖ源、トランジスタＱ１間に接続され たリレーコイルＫ１Ｒにより起動される。保護ダイオードＤＰは公知の要領でコ イルＫ１Ｒを介して接続される。トランジスタＱ１のエミッタは接地され、その ベースはマイクロプロセッサμＰに接続される。電流はマイクロプロセッサμＰ から上述の制御信号を受信してオンとなるトランジスタＱ１に応答して、トラン ジスタＱ１のコレクタ・エミッタ接合部を介して接地へコイルＫ１Ｒを経て流れ る。

【００４９】 作動時に、マイクロプロセッサμＰは、トランジスタＱ１およびＱ２をオンに させる制御信号を発生して、リレー接点Ｋ１およびＫ２を閉じ発光ダイオード３ ８Ｂを発光させる。光電トランジスタ３８Ａは発光を検出してオンとなり、チッ プおよびリングリード線ＴおよびＲから接点Ｋ１およびＫ２、ダイオードブリッ ジ、抵抗器２７および一次コイル２Ａを介して複式演算増巾器２９Ａおよび２９ Ｂの電源入力および、演算増巾器２９Ａの非反転入力へ、作動電圧を供給する回 路パスを確立する。

【００５０】 抵抗器２７は、トランジスタおよび光電トランジスタ３８Ａを経由して、演算 増巾器２９Ａを起動する充分な電圧まで上昇させるブートストラップ・プロセス を行なうように設けられる。増巾器２９Ａの出力は上昇して、上述の第１可能化 信号を発生し、これによりトランジスタ３６をオンとして、トランジスタ２８か らトランジスタ３６のコレクタ・エミッタ接合部を抵抗３７とを介して共通回路 に電流を流すようになる。トランジスタ２８のベース・エミッタ接合部は前向バ イアス化され、 よってトランジスタ２８はオンとなる。

【００５１】 したがって、電力が複式演算増巾器の増巾器２９Ａおよび２９Ｂに同時に印加 される。増巾器２９Ａおよび２９Ｂが複式演算増巾器として作られていない場合 、その入力端子は並列に接続されねばならない。トランジスタ２８がオンとなり 始めると、そのコレクタの電圧がチップリード線の電位の方向に上昇し、抵抗器 ３０を経て増巾器２９Ｂの非反転入力に印加される。増巾器２９Ｂの出力が可能 化信号の受信に応答して上昇し、これに応じてダーリントントランジスタ対２５ および２６がオンになる。

【００５２】 抵抗器３０の抵抗器３１に対する抵抗比は、最低期待中継線電源電圧に対応す る、増巾器２９Ｂのバイアス電圧レベルとなるように選ばれている。

【００５３】 御信号が印加されなくなった場合、トランジスタ２８はオフになるが、ダーリ ントントランジスタ対２５および２６が、第２可能化信号の消滅時間により、ト ランジスタ２８がオフになった後、所定時間だけ電流を通し、比較的高出力のダ ーリントントランジスタ対が比較的低出力のトランジスタ２８の代りにＤＣ電流 パスを遮断する。上昇、消滅時間は、ダーリントントランジスタ対２５および２ ６とともに抵抗器３５および３３の組み合わせにより、キャパシタ３４の容量と 入力抵抗で与えられる時定数で決まる。

【００５４】 ダーリントン対２５および２６を経てチップおよびリング端子ＴおよびＲを流 れるＤＣ電流は、ダーリントントランジスタ対２５および２６が完全に導通状態 の場合、抵抗器３０，３１および３５の抵抗によって決まる。チップおよびリン グ端子間を流れるＤＣ電流の典型的な値は１００ｍＡである。この考案の成功し た実施例では、ダーリントントランジスタ対２５および２６および、抵抗器３５ を流れるＤＣ電流パスは、それぞれ２メガオームおよび１０オームに選択された 抵抗器３０および３５、さらにいずれも１００Ｋオームに選択された抵抗器３１ および３３で、約２１０オームのＤＣ抵抗を示した。上記の抵抗要素値を有する ＤＣ電流パスで、１ＫＨｚのＡＣ信号に対するインピーダンスは約３８Ｋオーム であり、キャパシタ３２は約０．３マイクロファラッド、キャパシタ３４は３． ３ナノファラッドに選ばれていた。抵抗器３０および３１はほとんど電流を流さ ぬ程度に大きく選ばれていた。

【００５５】 ダイヤルパルス信号はパルス化される（典型的に１０Ｈｚで）マイクロプロセ ッサからの制御信号に応答して、中継線回路で発生されてチップおよびリングリ ード線ＴおよびＲに印加される。ＤＣ電流は、パルス化制御信号がＨｉｇｈとな るのに応答して、トランジスタ２５，２６のダーリントン対および抵抗器３５を 経て中継線のチップおよびリングリード線間を流れが、Ｌｏｗの状態時、ダーリ ントントランジスタ対２５および２６はバイアスされてオフになっているので、 Ｌｏｗ状態に応答して電流は流れない。したがって電話局は、パルス化制御信号 のＨｉｇｈ状態時にチップおよびリングリード線ＴおよびＲ間の低抵抗パスを検 出し、Ｌｏｗ状態時には、開回路あるいは高抵抗パスを検出する。電話局は公知 の要領で約１０ヘルツダイヤルパルス信号を解釈する。

【００５６】 上述の通り、ふたつの回路が中継線回路内で確立される、即ち、第１回路はＤ Ｃ電流に対して低抵抗、ＡＣ信号電流に対して高インピーダンスを持ち、その内 部をＤＣ電流が流れるものであり、もう一つの第２回路は公称ラインインピーダ ンスに整合するＡＣ信号に対するインピーダンスとＤＣ電流に対する高抵抗を持 ち、内部をＡＣ信号電流が通過するものである。

【００５７】 トランジスタ２８、一次コイル２Ａおよびキャパシタ３を介する第２回路パス を考えると、ＤＣ電流はキャパシタ３により阻止され、ＡＣ信号はチップおよび リング端子ＴおよびＲ間を通過する。実際には演算増巾器２９Ａおよび２９Ｂに 作動電力を供給するために、微弱なＤＣ電流が一次コイル２Ａを通って流れる。 成功した実施例では、この電流は約３ｍＡで、トランスコアの飽和に要する電流 に比較して小さい。キャパシタ３の存在により、ごく微弱なＤＣ電流がトランス ２の一次コイルを通って流れるので、コアを飽和する傾向のある電流はごくわず かである。 したがって、安価な小型コアトランスが利用できる。

【００５８】 考案の成功した実施例では、約５０オームの等価一次、二次抵抗器を持つ小型 コア１：１トランスとして選択され、抵抗器５０は、約５００オームに選択され た。したがって、トランス２と共に、抵抗器５０が上記の値に対して、約６００ オームに等しいＡＣ端末インピーダンスを確立し、公称ＡＣラインインピーダン スを整合させる。

【００５９】 チップおよびリング端子ＴおよびＲから受信される差分ＡＣ信号電圧は、一次 コイル２Ａに印加され、 二次コイル２Ｂに結合される。信号電圧（接地に対す る）は、バッファ増幅器６の非反転入力に印加される。印加された信号は増巾さ れ、ＰＡＢＸに接続された非平衡入力端末Ｖｉに印加される。バッファ増巾器６ の利得は望ましくは、その信号振巾がＰＡＢＸの入力電圧感度に整合するように 選択される。

【００６０】 入力端子Ｖｏに現われるＰＡＢＸからの非平衡出力信号はバッファ増巾器の非 反転入力に印加され、増巾されてＡＣ結合キャパシタ５２および抵抗器５０を経 てトランス２の二次コイル２Ｂに印加される。上述の通り、キャパシタ５２は、 増巾器４の出力からのＤＣ電流が二次コイル２Ｂを経て接地へ流れるのを阻止す る。

【００６１】 増巾器４と６、抵抗器５０，５３および５６およびキャパシタ５２からなる回 路が、端子Ｖｏの信号が端子Ｖｉへフィードバックされて、１より大きい閉ルー プ利得とシステム不安定性を招くのを防止する平衡ネットワークを構成している 。増巾器４の出力部に現われる信号の一部は抵抗器５３を経て、増巾器６の反転 入力に印加される。増巾器７からの信号のほぼ等しい振巾部分が抵抗器５０とキ ャパシタ５２を経て、増巾器６の非反転入力に印加される。出力端子Ｖｏにより 供給される信号は増巾器６の反転、非反転入力に等しく印加され、その内部で取 り消されるので、入力端子Ｖｉには現われない。

【００６２】 非平衡端末から発生し、二次コイル２Ｂを横断して印加される出力信号は、ト ランス２の一次コイル２Ａに信号を誘発する。誘発された出力信号は、チップ、 リング端子ＴおよびＲを介して現われるＤＣ電位に重畳させる。

【００６３】 したがって、変調ＤＣ出力信号が形成され、電話局あるいは別のＰＡＢＸへ伝 送のため、チップおよびリングリード線に印加される。

【００６４】 以上説明された回路は、平衡化されたチップおよびリング端末装置ＴおよびＲ から非平衡入力端子Ｖｉへ信号を移行させている。また、非平衡出力端子Ｖｏか ら平衡化チップ、リング端子ＴおよびＲへ信号を移行させている。回路は非平衡 出力リード線Ｖｏから発生する信号が非平衡入力リード線Ｖｉへフィードバック されるのを防止している。

【００６５】

【考案の効果】

チップおよびリング端子と、ＤＣ電流がトランスを通過するキャパシタ間の低 インピーダンスＤＣ電流が、 公知のハイブリッド・トランスに比較して、トラ ンスの寸法をいちじるしく減少するのに役立つ。考案に係る上述の中継線回路は 、平衡化対の共通モードＡＣ信号に感応せず、よい縦平衡を示し、トランス２を 横断する少なくとも５００Ｖの絶縁を提供し、公知半導体中継線回路の欠点を克 服する。４・２線ネットワーク（ 一般にこのように呼ばれる）をふくむ双方向 増巾器がえられることになる。したがって大型のハイブリッド・トランスが不要 になり、単一の印刷回路基板上に全回路が構成される。

【００６６】 回路はまた、公称平衡化ラインインピーダンスに整合するＡＣ端末化インピー ダンスと、公称ＤＣ中継線抵抗に整合する、ＤＣ電流に対する低い抵抗を与える 。

【００６７】 設計のひとつの変更として、トランジスタは適当なＤＣ極性の異なった極性と 、バイアス化配置を持ち、トランジスタ３８がキャパシタ３とリング端子などの 間に接続できる。また、独立した入力および出力端子ＶｉおよびＶｏの代りによ く知らせた接合装置端末装置が使用できる。この考案を理解する当業者には、以 下特許請求の範囲に定義される、この考案の範囲から逸脱することなく、さまざ まな他の実施例あるいは改良をなし得ることは明らかであろう。

【図面の簡単な説明】

【図１】 もっとも一般的な形態における考案の主たる
機能要素のブロック線図である。

【図２】 この考案の望ましい実施例の概略図である。

【符号の説明】

２ トランス ３ キャパシタ ４，６ 増幅器 ５ インピーダンス整合回路 ７ 取消回路 ９，１０ 可能化回路

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】 平衡化された中継線回路のリード対と、
   中継局の非平衡の入力および出力リードとの間の接続の
   ための中継線回路であって、前記中継局は、ＤＣ電流に
   重畳されたＡＣ信号を含むＤＣ信号で変調された、ＡＣ
   信号入力および出力信号を、平衡化されたリード対と非
   平衡の入力および出力リードとの間で、双方向に結合す
   るためのトランスを備え、該トランス(２)の一時巻線
   (２Ａ)には、そこにＤＣ電流が通過しないように、平衡
   化されたリード対(Ｔ，Ｒ)の経路にコンデンサ(３)が直
   列に接続されたものにおいて、 平衡化されたリード対(Ｔ，Ｒ)の経路に接続され、ＡＣ
   信号に対してハイインピーダンスを有し、ＤＣ電流を通
   過させるための手段(１)と、平衡化されたリード対
   (Ｔ，Ｒ)のラインインピーダンスと整合させると共に、
   二次巻線(２Ｂ)へＤＣ信号が侵入しないよう、非平衡入
   力部からＤＣ信号を阻止するため、非平衡の入力部(４)
   および二次巻線(２Ｂ)の間に直列接続した抵抗(５０)お
   よびコンデンサ(５２)と、非平衡リード対の信号源へＡ
   Ｃ信号が供給されるのを阻止し、非平衡リード対に対し
   てＡＣ信号をキャンセルし、前記抵抗(５０)およびコン
   デンサ(５２)を含むキャンセリング回路(７)(４,６,５
   ３,５６,５０,５２)とを設ける一方、トランス(２)を小
   形コアーで構成したことを特徴とする電話回線用の中継
   線回路。
2. 【請求項２】 請求項１において、上記ＤＣ電流を通過
   させるための手段（１）が、上記リード対（Ｔ，Ｒ）に
   接続された高直流利得増巾器であって、上記ＤＣ電流に
   対して低い抵抗を有し、また、上記入出力ＡＣ信号に対
   して高インピーダンスを有することを特徴とする中継線
   回路。
3. 【請求項３】 請求項２において、さらに外部制御器か
   ら制御信号を受信し、これに応答してダイヤルパルス信
   号を発生して上記リード対（Ｔ，Ｒ）に伝送する手段を
   有することを特徴とする中継線回路。