JPH0582641B2

JPH0582641B2 -

Info

Publication number: JPH0582641B2
Application number: JP1348985A
Authority: JP
Inventors: Tetsuo Okazaki; Fumitaka Sato
Original assignee: Toshiba Corp; Nippon Telegraph and Telephone Corp
Current assignee: Toshiba Corp; NTT Inc
Priority date: 1985-01-29
Filing date: 1985-01-29
Publication date: 1993-11-19
Also published as: JPS61175907A

Description

【発明の詳細な説明】［発明の技術分野］本発明は、アナログ情報、及びデジタル情報を
一定のレコード管理の下にカセツト式磁気テープ
に記録し再生するアナログ・デジタル情報記録再
生装置に関する。

［発明の技術的背景とその問題点］従来、カセツト式磁気テープ（以下CMTと称
す）を記録媒体とする磁気テープ記録装置は、単
独で用いる際、アナログ音声の記録・再生が主で
あり、録音、再生、停止、巻き戻し、早送り等の
指示操作は専ら人手に委ねられている。

又、カセツト式磁気テープ記録装置をパーソナ
ルコンピユータの外部記録として用いる場合も、
その起動、停止等の各指示操作は人手に委ねられ
ている。このカセツト式磁気テープ記録装置をパ
ーソナルコンピユータに外部記憶として接続した
場合、従来では、カテツト式磁気テープ記録装置
がデジタルデータ専用の記憶装置となり、アナロ
グ音声の記録、再生に用いることはできない。こ
の際、カセツト式磁気テープ記録装置をパーソナ
ルコンピユータより切り離し、その接続を解除す
ることによつてアナログ音声の記憶、再生が可能
となるが、CMT上に於いてアナログ音声とデジ
タルデータとの間には何等の拘束性がなく、何れ
にしても同一装置にてアナログ音声とデジタルデ
ータとを統合的に扱うことはできない。

又、カセツト式磁気データ記録装置をパーソナ
ルコンピユータの外部記憶として用いた場合のデ
ジタルデータの記録／再生には、通常、FM変調
方式が広く採用されている。この際のデータビツ
ト（“１”、“０”）と再生時に於ける波形整形後
（復調後）のパルス波形との関係を第１図に示し、
再生信号波形と波形整形されたパルス波形との関
係を第２図に示す。第１図に於いては、d₁＝２・
d₀であり、“１”の信号波形に対して、“０”の信
号波形が２倍の周波数をもつ。

ここで、データの再生時（復調時）に於いて、
第２図に示す如く、再生アナログ電圧波形をゼロ
クロス回路でパルス波形にし、第１図に示すよう
な“１”、“０”の信号を得る際、一般にノイズ
（波形歪み）V_oが存在するので、このノイズの影
響により、信号状態遷移のタイミングがd_oだけず
れる。このずれが他の要因と合わさつてデジタル
データの誤りを引起こす原因となつていた。この
ようなことから、従来ではCMTの記憶媒体とし
てデジタルデータを記憶する際、信頼性の面で問
題があつた。

［発明の目的］本発明は上記実情に鑑みなされたもので、アナ
ログ音声情報、及びデジタル情報を統合的に扱う
ことができ、カセツト式磁気テープ記録装置の使
用用途を拡張できるとともに、安価に構成でき、
かつデジタルデータ復調時に於いてノイズの影響
を受け難く、信頼性の高いデジタルデータの記録
再生が可能なアナログ・デジタル情報記録再生装
置を提供することを目的とする。

［発明の概要］本発明は、カセツト式磁気テープ記録装置に於
いて、外部の処理装置（CPU）との間でデータ
を送受する入出力インタフエース部を設けるとと
もに、この入出力インターフエース部と、CMT
上の複数のチヤネルに対応して設けられる各記録
再生回路、及びCMT駆動制御部との間に、外部
からの指示に従いCMT上の任意の記録・再生位
置を検索する位置制御機構、一定記憶領域（一定
テープ長）単位でのアナログ音声情報・デジタル
情報の管理機構、及びデータ復調時に於けるバイ
ト組立て制御機構等をもつ１チツプマイクロコン
ピユータを設けて、このマイクロコンピユータの
制御の下に、外部からの指示に従う記録再生位置
の指定（ポジシヨニング）、及びアナログ音声・
デジタルデータの記録再生を行なう構成としたも
ので、これにより、アナログ音声情報、及びデジ
タル情報を統合的に管理することのできるカセツ
ト式磁気テープ記録装置がコンパクトに、しかも
安価に実現できる。更に、上記バイト組み立て時
に於いて、ビツトセル間の波形立上がりタイミン
グのずれを検出し、そのずれの一部をビツトセル
単位で補正するデータ復調制御機構をもたせて、
データ復調時に於けるノイズの影響を排除し、デ
ータエラーの発生頻度を大幅に低減せしめて信頼
性の向上を計つている。

［発明の実施例］以下図面を参照して本発明の一実施例を説明す
る。

第３図は本発明の一実施例を示すブロツク図で
ある。図中、１１は上位の処理装置（以下CPU
と称す）との間で情報を送受するためのデジタル
系の入出力インタフエース部であり、１２はマイ
クロフオン（MIC）の接続端、及び再生され電
力増幅されたアナログ音声信号の出力端（即ちス
ピーカ（SP）の接続端）をもつアナログ系の入
出力インタフエース部である。

１３は上記入出力インタフエース部１１を介し
てCPUとの間でデータ及び各種の制御信号を送
受し、CPUからの指示に従い、CMT（カセツト
式磁気テープ）上に於けるアナログ音声情報及び
デジタル情報の記録再生（書込み／読出し）制御
を司る、例えば8749、又は8748相当の１チツプマ
イクロコンピユータ（CMTC）であり、ポート
０（port0）により、CPUとの間で、バス（BUS）
経由による書込み／読出しデータを含む各種情報
（DATA／STATUS／COMMAND）の送受を
行ない、ポート１（port１）により、同じく
CPUとの間で、制御信号ライン経由による各種
制御情報（RD／、／IBF、／
STROBE、PAUSE／、BUSY、
STOP、COM）の受渡しを行ない、更にポート
２（port２）により、装置内部に於ける、アナロ
グ音声情報／デジタル情報の入出力切替え制御、
及びメカニズム駆動制御のための各種制御情報の
生成及び入出力制御等を行なう。

１４は上記マイクロコンピユータ１３の制御の
下にCMTメカニズムを駆動制御するCMT制御
LSI１４である。CM、AM、RMはそれぞえ
CMT制御LSI１４により駆動制御されるCMTメ
カニズムの駆動用モータであり、CMはキヤプス
タンモータ（capstan motor）、AMはアシスト
モータ（assist motor）、RMはリールモータ
（reel motor）である。

１５は左チヤネル（Ｌ−CH）の録音／再生回
路であり、１６は右チヤネル（Ｒ−CH）の録
音／再生回路である。ここでは、右チヤネル（Ｒ
−CH）をアナログ音声情報、及びデジタル情報
の記録用トラツク（主トラツク）として用い、左
チヤネル（Ｌ−CH）をポジシヨニングのための
特定周波のマーカ信号を記録するマーカトラツク
として用いている。１７は左チヤネル（Ｌ−
CH）の録音／再生ヘツド、１８は同チヤネル
（Ｌ−CH）のイレーズヘツド、１９は右チヤネ
ル（Ｒ−CH）の録音／再生ヘツド、２０は同チ
ヤネル（Ｒ−CH）のイレーズヘツドである。２
１は左チヤネル（Ｌ−CH）の録音／再生回路１
５にアナログ波形化された録音信号（マーカ信
号）を供給するドライバ（DRV）、２２は右チヤ
ネル（Ｒ−CH）の録音／再生回路１６に同じく
アナログ波形化された録音信号（アナログ音声／
デジタルデータ）を供給するドライバ（DRV）、
２３は左チヤネル（Ｌ−CH）の録音／再生回路
１５で再生された信号（マーカ信号）をゼロクロ
ス検波するゼロクロスコンパレータ（CMP）、２
４は右チヤネル（Ｒ−CH）の録音／再生回路１
６で再生されたデジタルデータ信号をゼロクロス
検波するゼロクロスコンパレータ（CMP）、２５
は右チヤネル（Ｒ−CH）の録音／再生回路１６
で再生されたアナログ音声信号を電圧増幅するバ
ツフア（BUF）、２６はバツフア（BUF）２５
より得られるアナログ音声信号を電力増幅する電
力増幅器（AMP）である。２７及び２８はゼロ
クロスコンパレータ（CMP）２３，２４の出力
信号波形（ビツトの“１”／“０”を表わすパル
ス波形）を１チツプマイクロコンピユータ１３に
入力するためのイクスクルーシブオア回路であ
る。２９は１チツプマイクロコンピユータ１３
（port２）より出力されたCMTメカニズム操作レ
ベルの制御コードをラツチするラツチ回路、３０
はラツチ回路２９でラツチされたコードの一部を
デコードしてメカニズム駆動制御信号（FF、
PAUSE、REC、PLY、REW、STP）を生成す
るデコーダ、３１はCMTの状態情報（／
TRBL、／、・、・
PROTECT）を波形整形するドライバ（DRV）
である。３２はCMT両端の透明部分、即ちテー
プの始端（BOT）及び終端（EOT）を検出する
フオトトランジスタ、３３は使用CMTがクロー
ムテープの場合のみ記録再生を許可し、ノーマル
テープの場合は再生のみを許可するCMTの種別
判定回路、３４はイジエクトソレノイド３５を駆
動するソレノイドドライバである。３６乃至３９
はそれぞれスイツチ回路であり、３６は１チツプ
マイクロコンピユータ１３のport２のビツト１よ
り出力されるマーカ生成信号（MA）、及びビツ
ト３より出力される書込み（記録）制御信号
（WD・ENA−Ｓ）によりマーカ信号のパルス波
形を生成するためのスイツチ回路、３７はラツチ
回路２９より出力される書込み（記録）制御信号
（WD・ENA−Ｍ）によりスイツチオン制御され
るスイツチ回路、３８はラツチ回路２９より出力
されるデータ選択制御信号（・）に
よりスイツチオン制御されてデジタルデータの録
音入力を可能にするスイツチ回路、３９は反転さ
れたデータ選択制御信号（DATA・SEL）によ
りスイツチオン制御されてアナログ音声の録音入
力を可能にするスイツチ回路である。４０はマイ
クロフオン（MIC）の音声信号を増幅する増幅
回路、４１は１チツプマイクロコンピユータ１３
のport２のビツト０より出力されるデータビツト
を右チヤネル（Ｒ−CH）の録音／再生回路１６
に供給するためのバツフア（BUF）である。

第４図は上記１チツプマイクロコンピユータ１
３に於けるマイクロプログラム全体の処理フロー
をブロツク化して示すフローチヤートである。図
中、４０はコマンドの受取り、解釈を行なうルー
チン（簡易executive）であり、４１乃至５０は
それぞれコマンド実行ルーチンである。上記コマ
ンド実行ルーチン４１，４２，…５０のうち、
REWIND（CMT巻戻し）、EJECT（CMT取出
し）、STOP（CMT停止）、及びSTATUS（CMT
メカニズムの状態通知）等のコマンドを除いた、
READ（CMT上の物理レコードをデジタルデー
タとして読取る）、WRITE（入力されたデータを
一つの物理レコードとしてCMT上に記録する）、
PLAY（アナログ音声レコードの読取り）、
RECORD（アナログ音声のレコードの録音）、
FORWARD（CMT前方早送り（高速フオワード
スキツプ））、BACKWARD（CMT後方早送り
（高速バツクワードスキツプ））等のコマンドに対
しては、その名コマンド実行ルーチンが、それぞ
れ、前処理４iAと主ループ４iBと後処理４iC（ｉ
＝２，３，…７）とに分けられる。

第５図は上記第４図に示すREADコマンド実
行ルーチンの主ループ４２Ａの詳細を示す図であ
る。この主ループの１巡が１バイトのデータ読取
りに対応し、各ステツプ50、51、…57が１バイト
を構成する各ビツトに対応する。各ステツプ50、
51、…57は、３つのサブステツプ5i1、5i2、5i3
（ｉ＝０、１、…７）に分かれる。このうち、サ
ブステツプ5i2、5i3は各ステツプ50、51、52、…
57について共通であり、CMTに記録された信号
波形を読取り、バイト組立てバツフアに１ビツト
記憶するルーチンである。又、サブステツプ5i1
は、バイトに組立てられたデータをCPUへ送る
ルーチンであり、各ステツプ毎にその仕事が分担
される。即ち、ステツプ50のサブステツプ501で
はバイト組立てバツフアの内容をデータ転送用の
バツフアへ移し、ステツプ51のサブステツプ511
ではバツフアポインタ、及びバツフア管理カウン
タ更新制御し、ステツプ52、56のサブステツプ
521、561ではバツフアに貯えられた１バイトのデ
ータを入出力インタフエース部１１を介して
CPUに送出制御し、ステツプ53、57のサブステ
ツプ531、571ではバツフアポインタ、及びバツフ
ア管理カウンタを更新制御し、ステツプ54のサブ
ステツプ541ではバイトカウンタ、及びブロツク
カウンタを更新制御し、ステツプ55のサブステツ
プ551ではエラーチエツクを行なう。

第６図は上記第５図に於ける１ビツト分のステ
ツプ5i（ｉ＝０、１、２、…７）とCMTの読取り
信号波形との対応を示す図である。ここで、サブ
ステツプ5i3は、波形に応じてステツプの実行タ
イミングの同期関係を維持してゆくためのサブス
テツプ（タイミング調整ルーチン）であり、ここ
では更に5i4と、5i5とに分かれる。このうち、5i4
はビツトセル間の波形立上がりのタイミングを検
出するルーチン（タイミング検出ルーチン）であ
り、5i5は、そのタイミングに応じて次のステツ
プ（5i＋１）の開始タイミングを調節するルーチ
ン（タイミング調節ルーチン）である。

第７図は上記第６図に於けるサブステツプ（タ
イミング調整ルーチン）5i3の詳細を示す図であ
り、図中の略左片半部がタイミング検出ルーチン
5i4に相当し、右片半部がタイミング調節ルーチ
ンに相当する。

ここで、第３図乃至第７図を参照して一実施例
の動作を説明する。CPUは、入出力インタフエ
ース部１１を介して１チツプマイクロコンピユー
タ１３に、コマンド／データを送出する。コマン
ド送出時に於いては、制御信号COMを同時に送
出する。これにより、１チツプマイクロコンピユ
ータ１３のフアームウエア内で割込みが起り、コ
マンド解釈ルーチン（第４図の４０）が起動され
る。そして１チツプマイクロコピユータ１３の制
御の下に、入力されたコマンドに従うメカニズム
操作レベルの制御コードがラツチ回路２９にラツ
チされ、そのコードの一部がデコーダ３０でデコ
ードされてCMT制御LSI１４に供給されること
により、CMTがドライブ制御される。この際、
デコーダ３０からは、FF（早送り）、PAUSE（休
止）、REC（録音）、PLY（再生）、REW（巻き戻
し）、STP（停止）等のメカニズム駆動制御信号
が選択的に出力され、このメカニズム駆動制御信
号、更にはCMT種別判定回路３３からの出力信
号等により、CMT制御LSI１４がCMTメカニズ
ム部を駆動制御してCMTをドライブする。

更に、上記１チツプマイクロコピユータ１３よ
り出力された制御コードの一部、更にはラツチ回
路２９にラツチされた制御コードの一部（WD・
ENA−Ｓ、WD・ENA−Ｍ、DATA・SEL）に
より、スイツチ回路３６，３７，３８，３９が選
択的にオン制御され、又、CMT制御LSI１４よ
り出力される制御信号（REC、POUSE）によ
り、左チヤネル（Ｌ−CH）の録音／再生回路１
５、及び右チヤネル（Ｒ−CH）の録音／再生回
路１６が動作制御されて、デジタルデータ又はア
ナログ音声の記録／再生動作が行なわれる。

即ち、例えば、WRITEコマンドの場合は、第
４図に示すコマド実行ルーチン４３が起動され、
次にバス経由で送られてくるデータを一つの物理
レコードとして、そのデータに従う信号波形を
CMT上に記録する。この際は、１チツプマイク
ロコンピユータ１３のポート２（port２）のビツ
ト０から出力される第１図に示すようなデータビ
ツトに従うパルス波形が、バツフア（BUF）４
１−スイツチ回路３７−スイツチ回路３８を介し
てドライバ（DRV）２２に入力され、＋／−振幅
されたアナログ波形に変換されて右チヤネル（Ｒ
−CH）の録音／再生回路１６に供給される。更
に、この際、一定の時間間隔をもつて１チツプマ
イクロコンピユータ１３のポート２（port２）の
ビツト１からマーカ信号のパルス波形が出力さ
れ、この信号がスイツチ回路３６を介してドライ
バ（DRV）２１に入力され、上記同様にアナロ
グ波形化された後、左チヤネル（Ｌ−CH）の録
音／再生回路１５に供給される。この際、上記ド
ライバ（DRV）２１，２２の出力端は、スイツ
チオフ状態のとき零電位となり、スイツチオン状
態となつてはじめて入力波形に従い＋／−振幅さ
れる。

これにより、CMT上の右チヤネル（Ｒ−CH）
には、録音／再生回路１６、及び録音／再生ヘツ
ド１９により、データの信号波形が記録され、左
チヤネル（Ｌ−CH）には、録音／再生回路１
５、及び録音／再生ヘツド１７により、一定の物
理レコード間隔をもつてマーカ信号波形が記録さ
れる。

又、RECORDコマンドの際は、第４図に示す
コマンド実行ルーチン４５が起動され、マイクロ
フオン（MIC）より入力された音声メツセージ
に従うアナログ音声波形が一定の物理レコード単
位をもつてCMTに記録される。この際は、マイ
クロフオン（MIC）から入力された音声信号が
入出力インタフエース部１２−増幅回路４０−ス
イツチ回路３９−ドライバ（DRV）２２を介し
て右チヤネル（Ｒ−CH）の録音／再生回路１６
に供給され、CMT上の右チヤネル（Ｒ−CH）
に記録される。この際も上記したWRITEコマン
ドの実行時と同様に、一定の物理レコード間隔を
もつてマーカ信号波形が左チヤネル（Ｌ−CM）
に記録される。

又、FORWARDコマンド、又はBACKWARD
コマンドの際は、第４図に示すコマンド実行ルー
チン４６又は４７が起動され、CPUより指定さ
れたフレーム数だけCMTを高速で進行、又は後
退させる。この際はCMTをREAD、PLAY等の
コマンド実行時の20〜30倍程度で高速走行させな
がらCMT上の記録状態を監視してポジシヨニン
グする。更に、この際は、停止位置を検出するた
めにマーカの個数を監視しながら高速スキツプを
行なう。又、上記高速スキツプの際は、大きな慣
性をもつCMTを急速に停止させることが難しい
ので、ポジシヨニングの最後の段階で、CMTを
低速走行させて目的とするマーカ点で停止させる
フアームウエア制御手段をとつている。

次に、READコマンドの実行処理動作を説明
する。このREADコマンドの際は、第４図に示
すコマンド実行ルーチン４２が起動され、次の物
理レコードをデジタルデータとして読取り、読取
つたデータをバイト単位でCPUに転送する。こ
の際は、右チヤネル（Ｒ−CH）の録音／再生回
路１６より出力される読取り信号（再生信号）が
ゼロクロスコンパレータ（CMP）２４でゼロク
ロス検波され、パルス波形化された後、イクスク
ルーシブオア回路２７を介して１チツプマイクロ
コンピユータ１３のテスト入力端子（TO）に供
給され、第５図乃至第７図に示すようなREAD
コマンド実行ルーチンにより、デジタルデータに
変換された後、バイト組立て処理される。更に、
このバイト組立て時に於いては、ビツトセル間の
波形立上がりタイミングのずれを検出し、そのず
れの一部がビツトセル単位で補正される。

この動作を第５図乃至第７図を参照して説明す
る。

第５図は第４図に示すREADコマンド実行ル
ーチンの主ループ４２Ａの詳細を示している。こ
の主ループの１巡が１バイトのデータ読取りに対
応し、各ステツプ50、51、…57が１バイトを構成
する各ビツト（bit7〜bit0）に対応する。各ステ
ツプ50、51、…57は、３つのサブステツプ5i1、
5i2、5i3（ｉ＝０、１、…７）に分かれる。この
うち、サブステツプ5i2、5i3は各ステツプ50、
51、52、…57について共通であり、CMTに記録
された信号波形を読取り、バイト組立てバツフア
に１ビツト記憶するルーチンである。又、サブス
テツプ5i1は、バイトに組立てられたデータを
CPUへ送るルーチンであり、前述した如く、各
ステツプ毎にその仕事が分担される。この際、
CPUへのデータ送出と、それに対応するポイン
タ更新ルーチンは、前述した第５図の説明で明ら
かなように、１バイト読取る毎に２回ずつ実行さ
れる。これにより、CPUがビジイ状態にある際
に、バツフアに蓄積されたデータは、CPUが空
くと次第に減り、通常、バツフアは空状態になつ
ている。

第６図は上記第５図に於ける１ビツト分のステ
ツプ5i（ｉ＝０、１、２…７）とCMTの読取り信
号波形との対応を示している。ここで、波形が
“１”を表わすか“０”を表わすかの識別はサブ
ステツプ5i2で行なわれる。波形中の矢印で示す
３回のタイミングで波形をセンスして、多数決で
“１”／“０”を識別し、バイト組立てバツフア
に、そのビツトを入れる。サブステツプ5i3は、
波形に応じてステツプの実行タイミングの同期関
係を維持してゆくためのサブステツプ（タイミン
グ調整ルーチン）であり、ここでは更に5i4と5i5
とに分かれる。このうち、5i4はビツトセル間の
波形立上がりのタイミングを検出するルーチン
（タイミング検出ルーチン）であり、5i5は、その
タイミングに応じて次のステツプ（5i＋１）の開
始タイミングを調節するルーチン（タイミグ調節
ルーチン）である。5i1、5i2及び5i4は何れもｉ＝
０〜７の全てについて実行時間が同じであるが、
5i5は5i4で検出した立上がりのタイミングに応じ
て実行時間が変化する。

第７図は上記第６図に於けるサブステツプ（タ
イミング調整ルーチン）5i3の詳細を示しており、
図中の略左片半部がタイミング検出ルーチン5i4
に相当し、右片半部がタイミング調節ルーチン
5i5に相当する。タイミング検出ルーチン5i4に相
当する左片半部のステツプ70、72、74、76で波形
をセンスして、立上がりのタイミングを５つのケ
ースに分類する。この際のステツプ70、72、74、
76の各波形センスタイミングを第６図にst1、
st2、st3、st4で示している。そして、タイミング
調節ルーチン5i5に相当する右片半部のステツプ
80、81、82、83、84でそれぞれのケースに応じた
遅延（波形ずれ時間の1/2補正）をとる。この際、
実際の構成では、上記各ステツプ70、71、72、…
77、80、81、……84をそれぞれ２マシンサイクル
に設定しており、又、ステツプ71、73、75、77、
及びステツプ50、51、52、53、54は何れもタイミ
ングをとることを主目的としたステツプであるこ
とから、ここではデータ処理を何ら実行していな
い（実際にはNOPを２回実行）。従つて、この第
７図に示すタイミング調整ルーチンでは、ステツ
プ70−71−72……77−84のルートをとつたとき
に、タイミング調整時間が最も大きく、ステツプ
70−80、81……84のルートをとつたときに、タイ
ミング調整時間が最も小さくなる。例えば、第６
図の拡大部分に示す規準波形Ａに対して、波形Ｂ
の如く、ビツトセル間の波形立上がりのタイミン
グが、規準のタイミングより２〜６マシンサイク
ルの範囲をもつて早く立上がつたとすると、規準
タイミングの場合（波形のずれが前後２マシンサ
イクル以内；第６図のＴ時間以内）のルート［70
→71→72→73→74→82→83→84］に対して、［70
→71→72→81→82→83→84］のルートとなり、サ
ブステツプ5i3の実行時間は、規準のタイミング
の場合に比して２マシンサイクル(T)だけ長くな
る。即ち、規準タイミングからのずれの半分が補
正される。

このようにして、バイト組立て時に於いて、ビ
ツトセル間の波形立ち上がりタイミングのずれが
その都度補正される。

このため、データ復調時に於けるノイズの影響
が排除され、データエラーの発生頻度が大幅に低
減される。

尚、上記した実施例に於いては、１チツプマイ
クロコンピユータ１３のポート２（port２）から
出力される制御コードを一旦、ラツチ回路２９で
ラツチする構成としているが、このラツチは必ず
しも設ける必要はなく、また、録音／再生回路１
５，１６の構成、入出力インタフエース部１２の
構成、CMTの種別判定回路３３の構成等も上記
実施例に限定されるものではなく、他の構成に於
いても容易に本発明を実現可能である。

〔発明の効果〕

以上詳記したように本発明によれば、カセツト
式磁気テープ記録装置に於いて、外部の処理装置
（CPU）との間でデータを送受する入出力インタ
フエース部を設けるとともに、この入出力インタ
フエース部と、CMT（磁気テープ）上の複数のチ
ヤネルに対応して設けられる各記録再生回路、及
びCMT駆動制御部との間に、外部からの指示に
従いCMT上の任意の記録・再生位置を検索する
位置制御機構、一定記憶領域（一定テープ長）単
位でのアナログ音声情報・デイジタル情報の管理
機構、及びデータ復調時に於けるバイト組立て制
御機構等をもつ１チツプマイクロコンピユータを
設けて、このマイクロコンピユータの制御の下
に、外部からの指示に従う記録再生位置の指定
（ポジシヨニング）、及びアナログ音声・デジイタ
ルデータの記録再生を行なう構成としたことによ
り、アナログ音声情報、及びデジイタル情報を統
合的に管理することのできるカセツト式磁気テー
プ記録装置がコンパクトに、しかも安価に実現に
できる。更に、上記バイト組み立て時に於いて、
ビツトセル間の波形立上がりタイミングのずれを
検出し、そのずれの一部をビツトセル単位で補正
するデータ復調制御機構をもたせたことにより、
データ復調時におけるノイズの影響を排除し、デ
ータエラーの発生頻度を大幅に低減せしめて信頼
性を大幅に向上できる。

【図面の簡単な説明】

第１図、及び第２図は、それぞれ従来のデータ
再生手段を説明するための信号波形図、第３図は
本発明の一実施例を示すブロツク図、第４図は上
記実施例に於ける１チツプマイクロコンピユータ
のマイクロプログラム構成を示す図、第５図は上
記実施例に於けるREADコマンド実行ルーチン
の主ループ構造を示す図、第６図は上記実施例に
於けるバイト組立て時の１ビツト分の処理ステツ
プと読取り信号波形との対応を示す図、第７図は
上記実施例に於けるタイミング調整ルーチンの処
理ステツプを示す図である。１１，１２……入出力インタフエース部、１３
……１チツプマイクロコンピユータ、１４……
CMT制御LSI、１５，１６……録音／再生回路、
１７，１９……録音／再生ヘツド、１８，２０…
…イレーズヘツド、２１，２２，３１……ドライ
バ（DRV）、２３，２４……ゼロクロスコンパレ
ータ、２５……バツフア（BUF）、２６……電力
増幅器（AMP）、２７，２８……イクスクルーシ
ブオア回路、２９……ラツチ回路、３０……デコ
ーダ、３２……フオトトランジスタ、３３……
CMTの種別判定回路、３４……ソレノイドドラ
イバ、３５……ソレノイド、３６，３７，３８，
３９……スイツチ回路、４０……増幅回路、
MIC……マイクロフオン、SP……スピーカ。

Claims

【特許請求の範囲】１カセツト式磁気テープを記録媒体とし、該記
録媒体に複数のチヤネルを形成して、少なくとも
第１の特定チヤネルにデジタル情報、又はアナロ
グ音声情報を選択的に記録する磁気テープ記録装
置に於いて、外部処理装置との間でデジタル情報
を送受する入出力インタフエース部と、前記各チ
ヤネルに対応する複数の記録再生回路、及びメカ
ニズム駆動制御部との間に、前記入出力インタフ
エース部を介して外部より入力される制御情報を
もとに、前記メカニズム駆動制御部に駆動指令を
発送する手段、及び前記第１の特定チヤネルに対
応する記録再生回路にアナログ情報の信号入力路
又はデジタル情報の信号入力路を選択的に接続す
るための切替信号を発送する手段と、記録時に一
定のテープ長毎に特定周波のマーカ信号を生成
し、該マーカ信号を第２の特定チヤネルに対応す
る記録再生回路に供給する手段、及び再生時に前
記第２の特定チヤネルに対応する記録再生回路に
より再生され波形整形されたマーカ信号を入力
し、該信号に従いテープ移動量を制御する手段
と、前記第１の特定チヤネルに対応する記録再生
回路により再生され波形整形されたデジタル情報
のバイト組立て手段とを有してなる１チツプマイ
クロコンピユータを設け、前記１チツプマイクロ
コンピユータの制御の下に、アナログ音声情報又
はデジタル情報を外部の指示に従い前記マーカ信
号で区切られた領域単位で読み書きすることを特
徴とするアナログ・デジタル情報記録再生装置。２前記バイト組立て時に於いて、ビツトセル間
の波形立上がりタイミングのずれを検出し、その
ずれの一部をビツトセル単位で補正する特許請求
の範囲第１項記載のアナログ・デジタル情報記録
再生装置。