JPH0582806A - シリコン半導体圧力計の製造方法 - Google Patents
シリコン半導体圧力計の製造方法Info
- Publication number
- JPH0582806A JPH0582806A JP24160491A JP24160491A JPH0582806A JP H0582806 A JPH0582806 A JP H0582806A JP 24160491 A JP24160491 A JP 24160491A JP 24160491 A JP24160491 A JP 24160491A JP H0582806 A JPH0582806 A JP H0582806A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- silicon semiconductor
- porous layer
- pressure gauge
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】
【目的】 製造コストを低減出来、特性の向上し得る過
大圧保護構造付きのシリコン半導体圧力計の製造方法を
提供するにある。 【構成】 シリコン半導体基板と、該半導体基板に設け
られ該半導体基板にエピタキシャル成長により形成され
たダイアフラムを形成する狭い空隙と、該空隙と外部と
を連通する連通孔と、前記測定ダイアフラムに設けられ
た歪み検出センサとを具備してなるシリコン半導体圧力
計の製造方法において、空隙の部分を陽極化処理により
ポ―ラス化して多孔質層を形成し、多孔質層を酸化し
て、沸化水素酸で除去するようにしたシリコン半導体圧
力計の製造方法である。
大圧保護構造付きのシリコン半導体圧力計の製造方法を
提供するにある。 【構成】 シリコン半導体基板と、該半導体基板に設け
られ該半導体基板にエピタキシャル成長により形成され
たダイアフラムを形成する狭い空隙と、該空隙と外部と
を連通する連通孔と、前記測定ダイアフラムに設けられ
た歪み検出センサとを具備してなるシリコン半導体圧力
計の製造方法において、空隙の部分を陽極化処理により
ポ―ラス化して多孔質層を形成し、多孔質層を酸化し
て、沸化水素酸で除去するようにしたシリコン半導体圧
力計の製造方法である。
Description
【０００１】
【産業上の利用分野】本発明は、製造コストを低減出
来、特性の向上し得る過大圧保護構造付きのシリコン半
導体圧力計の製造方法に関するものである。
来、特性の向上し得る過大圧保護構造付きのシリコン半
導体圧力計の製造方法に関するものである。
【０００２】
【従来の技術】図１６は、本願出願人の出願に係わる、
特願平２−２２２７１５号 平成２年８月２４日出願の
一実施例の構成説明図、図１７〜図２４は図１６の製作
工程説明図である。図１６において、１１は、エピタキ
シャル成長により形成された半導体基板である。１２
は、半導体基板１１に設けられ半導体基板１１にダイア
フラム１３を形成する狭い空隙である。１４は、空隙１
３と外部とを連通する連通孔である。１５は、測定ダイ
アフラム１３に設けられた歪み検出センサである。
特願平２−２２２７１５号 平成２年８月２４日出願の
一実施例の構成説明図、図１７〜図２４は図１６の製作
工程説明図である。図１６において、１１は、エピタキ
シャル成長により形成された半導体基板である。１２
は、半導体基板１１に設けられ半導体基板１１にダイア
フラム１３を形成する狭い空隙である。１４は、空隙１
３と外部とを連通する連通孔である。１５は、測定ダイ
アフラム１３に設けられた歪み検出センサである。
【０００３】以上の構成において、図１６従来例の装置
は図１７〜図２４に示す如くして作る。 （ａ）図１７に示す如く、ＳＯＩウェハ１０１の一面側
にレジスト１０２を塗付する。 （ｂ）図１８に示す如く、４沸化メタン（ＣＦ4）ガス
中で、ＲＩＥエッチング（リアクティブ イオン エッ
チング）により、レジスト１０２塗付部分以外のＳＯＩ
ウェハ１０１の一面側のシリコン１０１１をエッチング
する。 （ｃ）図１９に示す如く、４沸化メタン（ＣＦ4）ガス
と３沸化メタン（ＣＨＦ3）ガスの混合ガス中で、ＲＩ
Ｅエッチング（リアクティブ イオン エッチング）に
より、レジスト１０２塗付部分以外のＳＯＩウェハ１０
１の酸化シリコン１０１２をエッチングする。
は図１７〜図２４に示す如くして作る。 （ａ）図１７に示す如く、ＳＯＩウェハ１０１の一面側
にレジスト１０２を塗付する。 （ｂ）図１８に示す如く、４沸化メタン（ＣＦ4）ガス
中で、ＲＩＥエッチング（リアクティブ イオン エッ
チング）により、レジスト１０２塗付部分以外のＳＯＩ
ウェハ１０１の一面側のシリコン１０１１をエッチング
する。 （ｃ）図１９に示す如く、４沸化メタン（ＣＦ4）ガス
と３沸化メタン（ＣＨＦ3）ガスの混合ガス中で、ＲＩ
Ｅエッチング（リアクティブ イオン エッチング）に
より、レジスト１０２塗付部分以外のＳＯＩウェハ１０
１の酸化シリコン１０１２をエッチングする。
【０００４】（ｄ）図２０に示す如く、レジスト１０２
を除去する。 （ｅ）図２１に示す如く、ＳＯＩウェハ１０１の一面側
にエピタキシャル成長層１０３を成長させダイアフラム
１０４を形成する。 （ｆ）図２２に示す如く、ダイアフラム１０４に歪み検
出素子１０５を形成する。（ｇ）図２３に示す如く、Ｓ
ＯＩウェハの他面側よりＳＯＩウェハの酸化膜１０１２
に達する連通孔１０６を形成する。 （ｈ）図２４に示す如く、連通孔１０６より選択エッチ
ングによりＳＯＩウェハの酸化膜１０１２を除去する。
を除去する。 （ｅ）図２１に示す如く、ＳＯＩウェハ１０１の一面側
にエピタキシャル成長層１０３を成長させダイアフラム
１０４を形成する。 （ｆ）図２２に示す如く、ダイアフラム１０４に歪み検
出素子１０５を形成する。（ｇ）図２３に示す如く、Ｓ
ＯＩウェハの他面側よりＳＯＩウェハの酸化膜１０１２
に達する連通孔１０６を形成する。 （ｈ）図２４に示す如く、連通孔１０６より選択エッチ
ングによりＳＯＩウェハの酸化膜１０１２を除去する。
【０００５】
【発明が解決しようとする課題】しかしながら、この様
な製造方法においては、 （１）ＳＯＩウエハ―は高価である。 （２）欠陥や転移が発生する為、ダイアフラム１３の周
辺部の結晶性が悪い。 （３）表面に凹凸が出来る。
な製造方法においては、 （１）ＳＯＩウエハ―は高価である。 （２）欠陥や転移が発生する為、ダイアフラム１３の周
辺部の結晶性が悪い。 （３）表面に凹凸が出来る。
【０００６】本発明は、この問題点を解決するものであ
る。本発明の目的は、製造コストを低減出来、特性の向
上し得る過大圧保護構造付きのシリコン半導体圧力計の
製造方法を提供するにある。
る。本発明の目的は、製造コストを低減出来、特性の向
上し得る過大圧保護構造付きのシリコン半導体圧力計の
製造方法を提供するにある。
【０００７】
【課題を解決するための手段】この目的を達成するため
に、本発明は、シリコン半導体基板と、該半導体基板に
設けられ該半導体基板にエピタキシャル成長により形成
されたダイアフラムを形成する狭い空隙と、該空隙と外
部とを連通する連通孔と、前記測定ダイアフラムに設け
られた歪み検出センサとを具備してなる半導体圧力計の
製造方法において、以下の工程を有する事を特徴とする
シリコン半導体圧力計の製造方法を採用した。 （ａ）沸化水素酸中で、白金電極に対して前記シリコン
半導体基板を陽極になるように外部電源を接続し、電流
を流し該シリコン半導体基板の一面の所定箇所に多孔質
層を形成する工程。 （ｂ）前記シリコン半導体基板の一面にエピタキシャル
成長層を形成する工程。 （ｃ）前記シリコン半導体基板の他面から前記多孔質層
に達する連通孔をエッチングにより形成する工程。 （ｄ）前記多孔質層を酸化して酸化層を形成する工程。 （ｅ）沸化水素酸により該酸化シリコン膜を除去する工
程。
に、本発明は、シリコン半導体基板と、該半導体基板に
設けられ該半導体基板にエピタキシャル成長により形成
されたダイアフラムを形成する狭い空隙と、該空隙と外
部とを連通する連通孔と、前記測定ダイアフラムに設け
られた歪み検出センサとを具備してなる半導体圧力計の
製造方法において、以下の工程を有する事を特徴とする
シリコン半導体圧力計の製造方法を採用した。 （ａ）沸化水素酸中で、白金電極に対して前記シリコン
半導体基板を陽極になるように外部電源を接続し、電流
を流し該シリコン半導体基板の一面の所定箇所に多孔質
層を形成する工程。 （ｂ）前記シリコン半導体基板の一面にエピタキシャル
成長層を形成する工程。 （ｃ）前記シリコン半導体基板の他面から前記多孔質層
に達する連通孔をエッチングにより形成する工程。 （ｄ）前記多孔質層を酸化して酸化層を形成する工程。 （ｅ）沸化水素酸により該酸化シリコン膜を除去する工
程。
【０００８】
【作用】以上の製造方法において、沸化水素酸中で、白
金電極に対してシリコン半導体基板を陽極になるように
外部電源を接続し、電流を流しシリコン半導体基板の一
面の所定箇所に多孔質層を形成する。シリコン半導体基
板の一面にエピタキシャル成長層を形成する。シリコン
半導体基板の他面から多孔質層に達する連通孔をエッチ
ングにより形成する。多孔質層を酸化して酸化層を形成
する。沸化水素酸により酸化シリコン膜を除去する。以
下、実施例に基づき詳細に説明する。
金電極に対してシリコン半導体基板を陽極になるように
外部電源を接続し、電流を流しシリコン半導体基板の一
面の所定箇所に多孔質層を形成する。シリコン半導体基
板の一面にエピタキシャル成長層を形成する。シリコン
半導体基板の他面から多孔質層に達する連通孔をエッチ
ングにより形成する。多孔質層を酸化して酸化層を形成
する。沸化水素酸により酸化シリコン膜を除去する。以
下、実施例に基づき詳細に説明する。
【０００９】
【実施例】図１〜図６は、本発明の一実施例の製造方法
要部工程説明図である。 （ａ）図１に示す如く、Ｐ形シリコンウエハ―２０１の
表面にホトレジスト２０２を塗付し、ダイアフラム１３
に対応する部分をパタ―ニングして、ホトレジスト２０
２を取除く。 （ｂ）図２に示す如く、沸化水素酸２０３中で、白金電
極２０４に対して、Ｐ形シリコンウエハ―２０１を陽極
になるように外部電源２０５を接続し、電流を流し、Ｐ
形シリコンウエハ―２０１の一面の所定箇所に、多孔質
層２０６を形成する。
要部工程説明図である。 （ａ）図１に示す如く、Ｐ形シリコンウエハ―２０１の
表面にホトレジスト２０２を塗付し、ダイアフラム１３
に対応する部分をパタ―ニングして、ホトレジスト２０
２を取除く。 （ｂ）図２に示す如く、沸化水素酸２０３中で、白金電
極２０４に対して、Ｐ形シリコンウエハ―２０１を陽極
になるように外部電源２０５を接続し、電流を流し、Ｐ
形シリコンウエハ―２０１の一面の所定箇所に、多孔質
層２０６を形成する。
【００１０】（ｃ）図３に示す如く、シリコン単結晶成
長装置において、Ｐ形シリコンウエハ―２０１の一面に
エピタキシャル成長層２０７を形成する。 （ｄ）図４に示す如く、Ｐ形シリコンウエハ―２０１の
他面から、多孔質層２０６に達する連通孔２０８を異方
性エッチングにより形成する。 （ｄ）図５に示す如く、多孔質層２０６を酸化して酸化
層２０９を形成する。 （ｅ）図６に示す如く、沸化水素酸により、酸化シリコ
ン膜２０９を除去する。
長装置において、Ｐ形シリコンウエハ―２０１の一面に
エピタキシャル成長層２０７を形成する。 （ｄ）図４に示す如く、Ｐ形シリコンウエハ―２０１の
他面から、多孔質層２０６に達する連通孔２０８を異方
性エッチングにより形成する。 （ｄ）図５に示す如く、多孔質層２０６を酸化して酸化
層２０９を形成する。 （ｅ）図６に示す如く、沸化水素酸により、酸化シリコ
ン膜２０９を除去する。
【００１１】すなわち、図２に示す工程において、種々
の文献に記載されているように、Ｐ形シリコン２０１よ
り白金電極２０４に対して、沸化水素酸２０３中で電流
を流す（陽極化処理）と、Ｐ形シリコン２０１は数１０
オングストロ―ムの多孔質２０６に変化する。しかし、
この多孔質層２０６の結晶方位は、元の結晶方位と結晶
性を保っている。したがって、図３の工程において、シ
リコン単結晶成長装置で、Ｐ形シリコンウエハ―２０１
の一面にエピタキシャル成長層２０７を形成出来る。
の文献に記載されているように、Ｐ形シリコン２０１よ
り白金電極２０４に対して、沸化水素酸２０３中で電流
を流す（陽極化処理）と、Ｐ形シリコン２０１は数１０
オングストロ―ムの多孔質２０６に変化する。しかし、
この多孔質層２０６の結晶方位は、元の結晶方位と結晶
性を保っている。したがって、図３の工程において、シ
リコン単結晶成長装置で、Ｐ形シリコンウエハ―２０１
の一面にエピタキシャル成長層２０７を形成出来る。
【００１２】図５の工程において、多孔質層２０６は酸
化されるが、この場合、多孔質層２０６は酸素、水素、
および水酸基イオンを透過しやすいため、単結晶バルク
に比べて、１００倍以上の早さで酸化される。図５の工
程において、沸化水素酸により酸化物を除く事により、
ダイアフラム１３と空隙１２が形成出来る。この空隙１
２は、極めて狭い隙間に形成出来るので、過大な外圧が
ダイアフラム１３に加わっても、ダイアフラム１３をバ
ックアップ出来、ダイアフラム１３を破壊から保護する
ことが出来る。なお、測定ダイアフラム３に設けられる
圧力センサは、ピエゾ抵抗素子あるいは静電容量形セン
サでもよく、要するに、圧力に対応して変位する測定ダ
イアフラム１３の変位を測定出来るものであればよい。
また、多孔質層３０６に連通する連通孔はＰ形シリコン
ウエハ―２０１の一面からと説明したが他面から設けて
も良いことは勿論である。
化されるが、この場合、多孔質層２０６は酸素、水素、
および水酸基イオンを透過しやすいため、単結晶バルク
に比べて、１００倍以上の早さで酸化される。図５の工
程において、沸化水素酸により酸化物を除く事により、
ダイアフラム１３と空隙１２が形成出来る。この空隙１
２は、極めて狭い隙間に形成出来るので、過大な外圧が
ダイアフラム１３に加わっても、ダイアフラム１３をバ
ックアップ出来、ダイアフラム１３を破壊から保護する
ことが出来る。なお、測定ダイアフラム３に設けられる
圧力センサは、ピエゾ抵抗素子あるいは静電容量形セン
サでもよく、要するに、圧力に対応して変位する測定ダ
イアフラム１３の変位を測定出来るものであればよい。
また、多孔質層３０６に連通する連通孔はＰ形シリコン
ウエハ―２０１の一面からと説明したが他面から設けて
も良いことは勿論である。
【００１３】この結果、 （１）空隙１２の部分を陽極化処理によりポ―ラス化し
て多孔質層２０６を形成し、多孔質層２０６を酸化し
て、沸化水素酸で除去するようにしたので、加工時間を
短縮出来て、製造コストを低減出来る。 （２）ＳＯＩウエハ―は使用しないので、安価にする事
が出来る。 （３）ダイアフラム１３の全面にわたって周辺部の結晶
性が良いものが得られる。（４）ダイアフラム１３の表
面の平坦性の良いものが得られる。
て多孔質層２０６を形成し、多孔質層２０６を酸化し
て、沸化水素酸で除去するようにしたので、加工時間を
短縮出来て、製造コストを低減出来る。 （２）ＳＯＩウエハ―は使用しないので、安価にする事
が出来る。 （３）ダイアフラム１３の全面にわたって周辺部の結晶
性が良いものが得られる。（４）ダイアフラム１３の表
面の平坦性の良いものが得られる。
【００１４】図７から図１５は、本発明の他の実施例の
製造方法要部工程説明図である。 （ａ）図７に示す如く、Ｐ形シリコンウエハ―３０１の
表面にホトレジスト３０２を塗付し、ダイアフラム１３
に対応する部分をパタ―ニングして、ホトレジスト３０
２を取除く。 （ｂ）図８に示す如く、沸化水素酸３０３中で、白金電
極３０４に対して、Ｐ形シリコンウエハ―３０１を陽極
になるように外部電源３０５を接続し、電流を流し、Ｐ
形シリコンウエハ―３０１の一面の所定箇所に、多孔質
層３０６を形成する。 （ｃ）図９に示す如く、シリコン単結晶成長装置におい
て、Ｐ形シリコンウエハ―３０１の一面にエピタキシャ
ル成長層３０７を形成する。
製造方法要部工程説明図である。 （ａ）図７に示す如く、Ｐ形シリコンウエハ―３０１の
表面にホトレジスト３０２を塗付し、ダイアフラム１３
に対応する部分をパタ―ニングして、ホトレジスト３０
２を取除く。 （ｂ）図８に示す如く、沸化水素酸３０３中で、白金電
極３０４に対して、Ｐ形シリコンウエハ―３０１を陽極
になるように外部電源３０５を接続し、電流を流し、Ｐ
形シリコンウエハ―３０１の一面の所定箇所に、多孔質
層３０６を形成する。 （ｃ）図９に示す如く、シリコン単結晶成長装置におい
て、Ｐ形シリコンウエハ―３０１の一面にエピタキシャ
ル成長層３０７を形成する。
【００１５】（ｄ）図１０に示す如く、エピタキシャル
成長層３０７の表面にホトレジスト３０８を塗付し、ダ
イアフラム１３に対応する部分をパタ―ニングして、ホ
トレジスト３０８を取除く。 （ｅ）図１１に示す如く、沸化水素酸３０３中で、白金
電極３１１に対して、Ｐ形シリコンウエハ―３０１を陽
極になるように外部電源３１２を接続し、電流を流し、
Ｐ形シリコンウエハ―３０１の一面の所定箇所に、多孔
質層３１３を形成する。 （ｆ）図１２に示す如く、シリコン単結晶成長装置にお
いて、Ｐ形シリコンウエハ―３０１の一面にエピタキシ
ャル成長層３１４を形成する。
成長層３０７の表面にホトレジスト３０８を塗付し、ダ
イアフラム１３に対応する部分をパタ―ニングして、ホ
トレジスト３０８を取除く。 （ｅ）図１１に示す如く、沸化水素酸３０３中で、白金
電極３１１に対して、Ｐ形シリコンウエハ―３０１を陽
極になるように外部電源３１２を接続し、電流を流し、
Ｐ形シリコンウエハ―３０１の一面の所定箇所に、多孔
質層３１３を形成する。 （ｆ）図１２に示す如く、シリコン単結晶成長装置にお
いて、Ｐ形シリコンウエハ―３０１の一面にエピタキシ
ャル成長層３１４を形成する。
【００１６】（ｇ）図１３に示す如く、Ｐ形シリコンウ
エハ―３０１の両面から、それぞれ、多孔質層３０６，
３１３に達する連通孔３１５，３１６を異方性エッチン
グにより形成する。 （ｈ）図１４に示す如く、多孔質層３０６，３１３を酸
化して酸化層３１７を形成する。 （ｉ）図１５に示す如く、沸化水素酸により、酸化シリ
コン膜３１７を除去する。
エハ―３０１の両面から、それぞれ、多孔質層３０６，
３１３に達する連通孔３１５，３１６を異方性エッチン
グにより形成する。 （ｈ）図１４に示す如く、多孔質層３０６，３１３を酸
化して酸化層３１７を形成する。 （ｉ）図１５に示す如く、沸化水素酸により、酸化シリ
コン膜３１７を除去する。
【００１７】この結果、両側過大圧保護構造付きのシリ
コン半導体圧力計が得られる。なお、前述の実施例にお
いて、ホトレジスト３０２，３０８を使用したと説明し
たが、他のマスク材を使用しても良いことは勿論であ
る。また、ホトレジスト３０２，３０８の代りにｎ形シ
リコン層、あるいはＰ形シリコン層を利用しても良い。
コン半導体圧力計が得られる。なお、前述の実施例にお
いて、ホトレジスト３０２，３０８を使用したと説明し
たが、他のマスク材を使用しても良いことは勿論であ
る。また、ホトレジスト３０２，３０８の代りにｎ形シ
リコン層、あるいはＰ形シリコン層を利用しても良い。
【００１８】
【発明の効果】以上説明したように、本発明は、シリコ
ン半導体基板と、該半導体基板に設けられ該半導体基板
にエピタキシャル成長により形成されたダイアフラムを
形成する狭い空隙と、該空隙と外部とを連通する連通孔
と、前記測定ダイアフラムに設けられた歪み検出センサ
とを具備してなるシリコン半導体圧力計の製造方法にお
いて、以下の工程を有する事を特徴とするシリコン半導
体圧力計の製造方法を採用した。 （ａ）沸化水素酸中で、白金電極に対して前記シリコン
半導体基板を陽極になるように外部電源を接続し、電流
を流し該シリコン半導体基板の一面の所定箇所に多孔質
層を形成する工程。 （ｂ）前記シリコン半導体基板の一面にエピタキシャル
成長層を形成する工程。 （ｃ）前記シリコン半導体基板の他面から前記多孔質層
に達する前記連通孔をエッチングにより形成する工程。 （ｄ）前記多孔質層を酸化して酸化層を形成する工程。 （ｅ）沸化水素酸により該酸化シリコン膜を除去する工
程。
ン半導体基板と、該半導体基板に設けられ該半導体基板
にエピタキシャル成長により形成されたダイアフラムを
形成する狭い空隙と、該空隙と外部とを連通する連通孔
と、前記測定ダイアフラムに設けられた歪み検出センサ
とを具備してなるシリコン半導体圧力計の製造方法にお
いて、以下の工程を有する事を特徴とするシリコン半導
体圧力計の製造方法を採用した。 （ａ）沸化水素酸中で、白金電極に対して前記シリコン
半導体基板を陽極になるように外部電源を接続し、電流
を流し該シリコン半導体基板の一面の所定箇所に多孔質
層を形成する工程。 （ｂ）前記シリコン半導体基板の一面にエピタキシャル
成長層を形成する工程。 （ｃ）前記シリコン半導体基板の他面から前記多孔質層
に達する前記連通孔をエッチングにより形成する工程。 （ｄ）前記多孔質層を酸化して酸化層を形成する工程。 （ｅ）沸化水素酸により該酸化シリコン膜を除去する工
程。
【００１９】この結果、 （１）空隙の部分を陽極化処理によりポ―ラス化して多
孔質層を形成し、多孔質層を酸化して、沸化水素酸で除
去するようにしたので、加工時間を短縮出来て、製造コ
ストを低減出来る。 （２）ＳＯＩウエハ―は使用しないので、安価にする事
が出来る。 （３）ダイアフラムの全面にわたって結晶性が良いもの
が得られる。 （４）ダイアフラムの表面の平坦性の良いものが得られ
る。
孔質層を形成し、多孔質層を酸化して、沸化水素酸で除
去するようにしたので、加工時間を短縮出来て、製造コ
ストを低減出来る。 （２）ＳＯＩウエハ―は使用しないので、安価にする事
が出来る。 （３）ダイアフラムの全面にわたって結晶性が良いもの
が得られる。 （４）ダイアフラムの表面の平坦性の良いものが得られ
る。
【００２０】従って、本発明によれば、製造コストを低
減出来、特性の向上し得る過大圧保護構造付きのシリコ
ン半導体圧力計の製造方法を実現することができる。
減出来、特性の向上し得る過大圧保護構造付きのシリコ
ン半導体圧力計の製造方法を実現することができる。
【図１】本発明の一実施例のパタ―ニング工程説明図で
ある。
ある。
【図２】本発明の一実施例の陽極化処理工程説明図であ
る。
る。
【図３】本発明の一実施例のエピタキシャル成長工程説
明図である。
明図である。
【図４】本発明の一実施例の連通孔エッチング工程説明
図である。
図である。
【図５】本発明の一実施例の酸化工程説明図である。
【図６】本発明の一実施例の酸化層除去工程説明図であ
る。
る。
【図７】本発明の他の実施例のパタ―ニング工程説明図
である。
である。
【図８】本発明の他の実施例の陽極化処理工程説明図で
ある。
ある。
【図９】本発明の他の実施例のエピタキシャル成長工程
説明図である。
説明図である。
【図１０】本発明の他の実施例のパタ―ニング工程説明
図である。
図である。
【図１１】本発明の他の実施例の陽極化処理工程説明図
である。
である。
【図１２】本発明の他の実施例のエピタキシャル成長工
程説明図である。
程説明図である。
【図１３】本発明の他の実施例の連通孔エッチング工程
説明図である。
説明図である。
【図１４】本発明の他の実施例の酸化工程説明図であ
る。
る。
【図１５】本発明の他の実施例の酸化層除去工程説明図
である。
である。
【図１６】従来より一般に使用されている従来例の構成
説明図である。
説明図である。
【図１７】図１６従来例のレジスト塗付工程説明図であ
る。
る。
【図１８】図１６従来例のエッチング工程説明図であ
る。
る。
【図１９】図１６従来例のエッチング工程説明図であ
る。
る。
【図２０】図１６従来例のレジスト除去工程説明図であ
る。
る。
【図２１】図１６従来例のエピタキシャル成長工程説明
図である。
図である。
【図２２】図１６従来例の歪み検出素子形成工程説明図
である。
である。
【図２３】図１６従来例の連通孔エッチング工程説明図
である。
である。
【図２４】図１６従来例の酸化層除去工程説明図であ
る。
る。
２０１…Ｐ形シリコンウエハ― ２０２…フォトレジスト ２０３…沸化水素酸 ２０４…白金電極 ２０５…外部電源 ２０６…多孔質層 ２０７…エピタキシャル成長層 ２０８…連通孔 ２０９…酸化層 ３０１…Ｐ形シリコンウエハ― ３０２…フォトレジスト ３０３…沸化水素酸 ３０４…白金電極 ３０５…外部電源 ３０６…多孔質層 ３０７…エピタキシャル成長層 ３０８…フォトレジスト ３０９…沸化水素酸 ３１１…白金電極 ３１２…外部電源 ３１３…多孔質層 ３１４…エピタキシャル成長層 ３１５…連通孔 ３１６…連通孔 ３１７…酸化層
Claims (1)
- 【請求項１】シリコン半導体基板と、該半導体基板に設
けられ該半導体基板にエピタキシャル成長により形成さ
れたダイアフラムを形成する狭い空隙と、該空隙と外部
とを連通する連通孔とを具備してなるシリコン半導体圧
力計の製造方法において、 以下の工程を有する事を特徴とするシリコン半導体圧力
計の製造方法。 （ａ）沸化水素酸中で、白金電極に対して前記シリコン
半導体基板を陽極になるように外部電源を接続し、電流
を流し該シリコン半導体基板の一面の所定箇所に多孔質
層を形成する工程。 （ｂ）前記シリコン半導体基板の一面にエピタキシャル
成長層を形成する工程。 （ｃ）前記シリコン半導体基板の一面又は他面から前記
多孔質層に達する前記連通孔をエッチングにより形成す
る工程。 （ｄ）前記多孔質層を酸化して酸化層を形成する工程。 （ｅ）沸化水素酸により該酸化シリコン膜を除去する工
程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24160491A JPH0582806A (ja) | 1991-09-20 | 1991-09-20 | シリコン半導体圧力計の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24160491A JPH0582806A (ja) | 1991-09-20 | 1991-09-20 | シリコン半導体圧力計の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582806A true JPH0582806A (ja) | 1993-04-02 |
Family
ID=17076792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24160491A Pending JPH0582806A (ja) | 1991-09-20 | 1991-09-20 | シリコン半導体圧力計の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582806A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747686A1 (en) * | 1995-06-07 | 1996-12-11 | Ssi Technologies, Inc. | Forming a silicon diaphragm in a cavity by anodizing, oxidizing, and etching or by directly etching the porous silicon |
| WO1999017375A1 (fr) * | 1997-09-29 | 1999-04-08 | Kabushiki Kaisha Tokai Rika Denki Seisakusho | Procede d'anodisation d'un substrat de silicium et procede de fabrication d'un detecteur d'acceleration |
| US6021675A (en) * | 1995-06-07 | 2000-02-08 | Ssi Technologies, Inc. | Resonating structure and method for forming the resonating structure |
| US6744006B2 (en) | 2000-04-10 | 2004-06-01 | Tetronics Limited | Twin plasma torch apparatus |
| WO2009044865A1 (ja) | 2007-10-05 | 2009-04-09 | Dai Nippon Printing Co., Ltd. | エンボス付き離型紙およびその製造方法 |
-
1991
- 1991-09-20 JP JP24160491A patent/JPH0582806A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747686A1 (en) * | 1995-06-07 | 1996-12-11 | Ssi Technologies, Inc. | Forming a silicon diaphragm in a cavity by anodizing, oxidizing, and etching or by directly etching the porous silicon |
| US5736430A (en) * | 1995-06-07 | 1998-04-07 | Ssi Technologies, Inc. | Transducer having a silicon diaphragm and method for forming same |
| US6021675A (en) * | 1995-06-07 | 2000-02-08 | Ssi Technologies, Inc. | Resonating structure and method for forming the resonating structure |
| WO1999017375A1 (fr) * | 1997-09-29 | 1999-04-08 | Kabushiki Kaisha Tokai Rika Denki Seisakusho | Procede d'anodisation d'un substrat de silicium et procede de fabrication d'un detecteur d'acceleration |
| US6744006B2 (en) | 2000-04-10 | 2004-06-01 | Tetronics Limited | Twin plasma torch apparatus |
| WO2009044865A1 (ja) | 2007-10-05 | 2009-04-09 | Dai Nippon Printing Co., Ltd. | エンボス付き離型紙およびその製造方法 |
| US8475891B2 (en) | 2007-10-05 | 2013-07-02 | Dai Nippon Printing Co., Ltd. | Embossed release paper and process for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3024317B2 (ja) | 半導体装置の製造方法 | |
| JPH0661187A (ja) | 電子デバイスおよびその製造方法 | |
| JPH0818068A (ja) | 半導体感歪センサの製造方法 | |
| JPH0582806A (ja) | シリコン半導体圧力計の製造方法 | |
| KR20020014008A (ko) | 반도체 레이저 다이오드의 제조방법 | |
| US6718824B2 (en) | Semiconductor dynamic quantity detecting sensor and manufacturing method of the same | |
| KR0170371B1 (ko) | 반도체 구조물내의 메사제조방법 | |
| EP0740849B1 (en) | Method of forming a silicon-on-insulator (soi) material having a high degree of thickness uniformity | |
| JP2002323513A (ja) | 半導体デバイスおよびその製造方法 | |
| JPS61271839A (ja) | パタ−ン形成方法 | |
| JPH0351095B2 (ja) | ||
| US6511913B1 (en) | Method for manufacturing a membrane | |
| JPH04274372A (ja) | シリコンダイアフラムの製造方法 | |
| JP3230224B2 (ja) | 半導体ダイオード | |
| JP4529890B2 (ja) | 半導体光素子の製造方法 | |
| KR100260243B1 (ko) | 압력센서 및 그 제조방법 | |
| EP0791813A2 (en) | Semiconductor acceleration or pressure sensor | |
| JPH1140820A (ja) | 半導体力学量センサの製造方法 | |
| JPH07240529A (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH08330603A (ja) | 半導体センサの製造方法 | |
| JPH10284737A (ja) | 静電容量型半導体センサの製造方法 | |
| JPS59121836A (ja) | 位置合せマ−クの形成方法 | |
| JPH0430518A (ja) | 半導体装置の製造方法 | |
| JP3279283B2 (ja) | 基体のエッチング方法 | |
| JP2570688B2 (ja) | 半導体装置の製造方法 |