JPH1140820A - 半導体力学量センサの製造方法 - Google Patents
半導体力学量センサの製造方法Info
- Publication number
- JPH1140820A JPH1140820A JP9194387A JP19438797A JPH1140820A JP H1140820 A JPH1140820 A JP H1140820A JP 9194387 A JP9194387 A JP 9194387A JP 19438797 A JP19438797 A JP 19438797A JP H1140820 A JPH1140820 A JP H1140820A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- concave portion
- insulating film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】
【課題】 凹部を有する第１の半導体基板に第２の半導
体基板を貼り合わせ、凹部上にダイヤフラム等を構成す
る半導体力学量センサを製造する場合に、凹部上の第１
半導体基板の厚さを均一にする。 【解決手段】 ＳＩＭＯＸ基板１上にエピタキシャルＳ
ｉ層２を形成し、マスク合わせ用のトレンチ溝（第１の
凹部）３をトレンチ加工により形成し、このトレンチ溝
３に絶縁膜４を埋め戻み、さらにトレンチ溝（第２の凹
部）５をトレンチ加工により形成する。そして、第２の
半導体基板としてのＳｉ基板６をＳＩＭＯＸ基板１に貼
り合わせる。この後、ＳＩＭＯＸ基板１における貼り合
わせ面と反対側の面をエッチングし、Ｓｉ基板１ａおよ
び絶縁膜１ｂまでをエッチング除去する。このことによ
って、基準圧力室７の上にダイヤフラムが形成される。
そして、そのダイヤフラム上に圧力検出素子を形成す
る。
体基板を貼り合わせ、凹部上にダイヤフラム等を構成す
る半導体力学量センサを製造する場合に、凹部上の第１
半導体基板の厚さを均一にする。 【解決手段】 ＳＩＭＯＸ基板１上にエピタキシャルＳ
ｉ層２を形成し、マスク合わせ用のトレンチ溝（第１の
凹部）３をトレンチ加工により形成し、このトレンチ溝
３に絶縁膜４を埋め戻み、さらにトレンチ溝（第２の凹
部）５をトレンチ加工により形成する。そして、第２の
半導体基板としてのＳｉ基板６をＳＩＭＯＸ基板１に貼
り合わせる。この後、ＳＩＭＯＸ基板１における貼り合
わせ面と反対側の面をエッチングし、Ｓｉ基板１ａおよ
び絶縁膜１ｂまでをエッチング除去する。このことによ
って、基準圧力室７の上にダイヤフラムが形成される。
そして、そのダイヤフラム上に圧力検出素子を形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、圧力センサや加速
度センサ等の半導体力学量センサの製造方法に関する。
度センサ等の半導体力学量センサの製造方法に関する。
【０００２】
【従来の技術】従来、半導体圧力センサの製造方法とし
て、特開平８−２３６７８８号公報に示されるものがあ
る。このものの製造方法の概要を図８に示す。まず、図
８（ａ）に示すように、第１の半導体基板１００の一方
面に、ダイヤフラム用の凹部１０２と、この凹部１０２
より深いマスク合わせ用の凹部１０１を形成し、この凹
部１０１内を絶縁膜１０３で埋める。そして、図８
（ｂ）に示すように、第１の半導体基板１００の一方面
に第２の半導体基板１０４を貼り合わせ、この後、図８
（ｃ）に示すように、第１の半導体基板１００の他方面
側をマスク合わせ用の凹部１０１が露出するまで研磨す
る。この後、露出したマスク合わせ用の凹部１０１の位
置を基準としてダイヤフラム用の凹部１０２に対応する
位置に圧力検出素子を形成するようにしている。
て、特開平８−２３６７８８号公報に示されるものがあ
る。このものの製造方法の概要を図８に示す。まず、図
８（ａ）に示すように、第１の半導体基板１００の一方
面に、ダイヤフラム用の凹部１０２と、この凹部１０２
より深いマスク合わせ用の凹部１０１を形成し、この凹
部１０１内を絶縁膜１０３で埋める。そして、図８
（ｂ）に示すように、第１の半導体基板１００の一方面
に第２の半導体基板１０４を貼り合わせ、この後、図８
（ｃ）に示すように、第１の半導体基板１００の他方面
側をマスク合わせ用の凹部１０１が露出するまで研磨す
る。この後、露出したマスク合わせ用の凹部１０１の位
置を基準としてダイヤフラム用の凹部１０２に対応する
位置に圧力検出素子を形成するようにしている。
【０００３】
【発明が解決しようとする課題】しかしながら、このも
のでは、マスク合わせ用の凹部１０１が露出するまで研
磨しているため、オーバー研磨が必要となり、その際、
ダイヤフラム用の凹部１０２が存在しているため、この
凹部１０２上の第１の半導体基板１００に研磨だれが生
じる。すなわち、研磨の際に凹部１０２上の第１の半導
体基板１００がたわみながら研磨されるため、図８
（ｃ）に示すように、凹部１０２上の第１の半導体基板
１００において凹部の中央で厚く凹部の周辺部で薄くな
り、厚さが不均一になり、センサ精度が悪くなる。
のでは、マスク合わせ用の凹部１０１が露出するまで研
磨しているため、オーバー研磨が必要となり、その際、
ダイヤフラム用の凹部１０２が存在しているため、この
凹部１０２上の第１の半導体基板１００に研磨だれが生
じる。すなわち、研磨の際に凹部１０２上の第１の半導
体基板１００がたわみながら研磨されるため、図８
（ｃ）に示すように、凹部１０２上の第１の半導体基板
１００において凹部の中央で厚く凹部の周辺部で薄くな
り、厚さが不均一になり、センサ精度が悪くなる。
【０００４】本発明は上記問題に鑑みたもので、第１、
第２の半導体基板の貼り合わせを用いて半導体力学量セ
ンサを製造する場合に、凹部上の第１半導体基板の厚さ
を均一にすることを目的とする。
第２の半導体基板の貼り合わせを用いて半導体力学量セ
ンサを製造する場合に、凹部上の第１半導体基板の厚さ
を均一にすることを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明においては、第１の半導体基
板（１、２、４１、４２）として、絶縁膜（１ｂ、４１
ｂ）上にシリコン膜（１ｃ、２、４１ｃ、４２）を有す
るものを用い、この第１半導体基板のシリコン膜に、前
記絶縁膜に達しない深さの第１の凹部（５、５’４５）
と前記絶縁膜に達する深さの第２の凹部（３、４３）を
形成し、この後、第１の半導体基板を第２の半導体基板
（６、２０）と貼り合わせ、その貼り合わせ面と反対側
の第１の半導体基板の面を第２の凹部が露出するまでエ
ッチング除去し、第１の凹部上のシリコン膜を力学量を
受けて変位する構造体とすることを特徴としている。
め、請求項１に記載の発明においては、第１の半導体基
板（１、２、４１、４２）として、絶縁膜（１ｂ、４１
ｂ）上にシリコン膜（１ｃ、２、４１ｃ、４２）を有す
るものを用い、この第１半導体基板のシリコン膜に、前
記絶縁膜に達しない深さの第１の凹部（５、５’４５）
と前記絶縁膜に達する深さの第２の凹部（３、４３）を
形成し、この後、第１の半導体基板を第２の半導体基板
（６、２０）と貼り合わせ、その貼り合わせ面と反対側
の第１の半導体基板の面を第２の凹部が露出するまでエ
ッチング除去し、第１の凹部上のシリコン膜を力学量を
受けて変位する構造体とすることを特徴としている。
【０００６】このようにエッチング工程を用いることに
よって、第２の凹部上の第１半導体基板の厚さを均一に
することができる。この場合、第１の半導体基板として
絶縁膜上のシリコン膜を有するものを用いているため、
第２の凹部が露出するまで、すなわち絶縁膜までをエッ
チング除去することによって、第１の凹部上の第１半導
体基板の厚さを所望の厚さにすることができる。
よって、第２の凹部上の第１半導体基板の厚さを均一に
することができる。この場合、第１の半導体基板として
絶縁膜上のシリコン膜を有するものを用いているため、
第２の凹部が露出するまで、すなわち絶縁膜までをエッ
チング除去することによって、第１の凹部上の第１半導
体基板の厚さを所望の厚さにすることができる。
【０００７】なお、第１の半導体基板として、内部に絶
縁膜を有する半導体基板を用いる場合、請求項２に記載
の発明のように、エッチング工程として、第１の半導体
基板を絶縁膜までエッチング除去する第１工程と、絶縁
膜をエッチング除去する第２工程を用いれば、第１の凹
部上の第１半導体基板の厚さを所望の厚さに容易に設定
することができる。
縁膜を有する半導体基板を用いる場合、請求項２に記載
の発明のように、エッチング工程として、第１の半導体
基板を絶縁膜までエッチング除去する第１工程と、絶縁
膜をエッチング除去する第２工程を用いれば、第１の凹
部上の第１半導体基板の厚さを所望の厚さに容易に設定
することができる。
【０００８】また、第１の半導体基板としては、請求項
３に記載の発明のように、ＳＩＭＯＸ基板（１、４１）
上にエピタキシャル層（２、４２）を形成したものを用
いれば、ＳＩＭＯＸ基板の内部に形成された絶縁膜を利
用して、第１の凹部上の第１半導体基板の厚さを所望の
厚さに容易に設定することができる。
３に記載の発明のように、ＳＩＭＯＸ基板（１、４１）
上にエピタキシャル層（２、４２）を形成したものを用
いれば、ＳＩＭＯＸ基板の内部に形成された絶縁膜を利
用して、第１の凹部上の第１半導体基板の厚さを所望の
厚さに容易に設定することができる。
【０００９】 〔発明の詳細な説明〕
【００１０】
【発明の実施の形態】 （第１実施形態）図１に本発明の第１実施形態に係る半
導体圧力センサの製造方法を示す。まず、図１（ａ）に
示すように、第１の半導体基板としてＳＩＭＯＸ（Ｓｅ
ｐａｒｅｔｉｏｎ ｂｙ Ｉｍｐｌａｔｅｄ Ｏｘｇｅ
ｎ）基板１を用意する。このＳＩＭＯＸ基板１は、シリ
コン（Ｓｉ）基板に酸素を高濃度にイオン注入し、その
後、熱処理することで、Ｓｉ基板中に酸化膜を形成し、
ＳＯＩ構造としたもので、図に示すように、Ｓｉ基板１
ａと、絶縁膜としての酸化膜１ｂと、酸化膜１ｂ上の極
薄Ｓｉ層１ｃにて構成されている。
導体圧力センサの製造方法を示す。まず、図１（ａ）に
示すように、第１の半導体基板としてＳＩＭＯＸ（Ｓｅ
ｐａｒｅｔｉｏｎ ｂｙ Ｉｍｐｌａｔｅｄ Ｏｘｇｅ
ｎ）基板１を用意する。このＳＩＭＯＸ基板１は、シリ
コン（Ｓｉ）基板に酸素を高濃度にイオン注入し、その
後、熱処理することで、Ｓｉ基板中に酸化膜を形成し、
ＳＯＩ構造としたもので、図に示すように、Ｓｉ基板１
ａと、絶縁膜としての酸化膜１ｂと、酸化膜１ｂ上の極
薄Ｓｉ層１ｃにて構成されている。
【００１１】そして、図１（ｂ）に示すように、ＳＩＭ
ＯＸ基板１の極薄Ｓｉ層１ｃ上にエピタキシャルＳｉ層
２を形成し、この後、図１（ｃ）に示すように、マスク
合わせ用のトレンチ溝（第１の凹部）３をトレンチ加工
により形成する。この場合、トレンチ溝３は、エピタキ
シャルＳｉ層２を貫通して酸化膜１ｂに達する深さとす
る。そして、図１（ｄ）に示すように、トレンチ溝３を
絶縁膜４で埋め戻し、平坦化研磨により平坦化する。な
お、トレンチ溝３を絶縁膜４で埋める場合、熱酸化を行
った後にポリシリコンで埋めるようにしてもよい。
ＯＸ基板１の極薄Ｓｉ層１ｃ上にエピタキシャルＳｉ層
２を形成し、この後、図１（ｃ）に示すように、マスク
合わせ用のトレンチ溝（第１の凹部）３をトレンチ加工
により形成する。この場合、トレンチ溝３は、エピタキ
シャルＳｉ層２を貫通して酸化膜１ｂに達する深さとす
る。そして、図１（ｄ）に示すように、トレンチ溝３を
絶縁膜４で埋め戻し、平坦化研磨により平坦化する。な
お、トレンチ溝３を絶縁膜４で埋める場合、熱酸化を行
った後にポリシリコンで埋めるようにしてもよい。
【００１２】さらに、図１（ｅ）に示すように、トレン
チ溝（第２の凹部）５をトレンチ加工により形成する。
次に、第２の半導体基板としてのＳｉ基板６を用意し、
図１（ｆ）に示すように、Ｓｉ基板６をＳＩＭＯＸ基板
１のトレンチ溝５が形成されている面と貼り合わせる。
この貼り合わせにより、トレンチ溝５が形成されている
領域においてＳｉ基板６とＳＩＭＯＸ基板１間に基準圧
力室７が形成される。
チ溝（第２の凹部）５をトレンチ加工により形成する。
次に、第２の半導体基板としてのＳｉ基板６を用意し、
図１（ｆ）に示すように、Ｓｉ基板６をＳＩＭＯＸ基板
１のトレンチ溝５が形成されている面と貼り合わせる。
この貼り合わせにより、トレンチ溝５が形成されている
領域においてＳｉ基板６とＳＩＭＯＸ基板１間に基準圧
力室７が形成される。
【００１３】この後、図２（ａ）に示すように、ＳＩＭ
ＯＸ基板１における貼り合わせ面と反対側の面をエッチ
ングする。このエッチングにおいては、まずＫＯＨを用
いてＳｉ基板１ａまでをエッチング除去し、続いてフッ
酸を用いて絶縁膜１ｂまでをエッチング除去する。この
ことによって、基準圧力室７の上にダイヤフラムが形成
される。また、このエッチング工程によって、トレンチ
溝３内の絶縁膜４が露出する。この露出したトレンチ溝
３内の絶縁膜４の位置を基準として、以下の工程におけ
るマスク合わせが行われる。
ＯＸ基板１における貼り合わせ面と反対側の面をエッチ
ングする。このエッチングにおいては、まずＫＯＨを用
いてＳｉ基板１ａまでをエッチング除去し、続いてフッ
酸を用いて絶縁膜１ｂまでをエッチング除去する。この
ことによって、基準圧力室７の上にダイヤフラムが形成
される。また、このエッチング工程によって、トレンチ
溝３内の絶縁膜４が露出する。この露出したトレンチ溝
３内の絶縁膜４の位置を基準として、以下の工程におけ
るマスク合わせが行われる。
【００１４】そして、上記したエッチング工程の後、図
２（ｂ）に示すように、ダイヤフラム上（またはダイヤ
フラムの周辺）に、圧力検出を行う素子として拡散ゲー
ジ（歪ゲージ）８を形成する。次に、図２（ｃ）に示す
ように、絶縁膜９を成膜し、拡散ゲージ８の上にコンタ
クト用の窓を開け、図２（ｄ）に示すように、配線用の
Ａｌ電極１０を成膜し、パターニングする。そして、図
２（ｅ）に示すように、パッシベーション膜１１を成膜
し、パッド用の窓を開ける。このようにして、半導体圧
力センサが製造される。
２（ｂ）に示すように、ダイヤフラム上（またはダイヤ
フラムの周辺）に、圧力検出を行う素子として拡散ゲー
ジ（歪ゲージ）８を形成する。次に、図２（ｃ）に示す
ように、絶縁膜９を成膜し、拡散ゲージ８の上にコンタ
クト用の窓を開け、図２（ｄ）に示すように、配線用の
Ａｌ電極１０を成膜し、パターニングする。そして、図
２（ｅ）に示すように、パッシベーション膜１１を成膜
し、パッド用の窓を開ける。このようにして、半導体圧
力センサが製造される。
【００１５】なお、上記した実施形態では、トレンチ加
工を用いて基準圧力室形成用のトレンチ溝５を形成する
ものを示したが、エッチングにより基準圧力室形成用の
溝を形成するようにしてもよい。この場合の製造工程を
図３に示す。まず、図３（ａ）に示すように、ＳＩＭＯ
Ｘ基板１を用意し、次に、図３（ｂ）に示すように、Ｓ
ＩＭＯＸ基板１の極薄Ｓｉ層１ｃ上にｐ型のエピタキシ
ャルＳｉ層２ａとｎ型のエピタキシャルＳｉ層２ｂを積
層形成する。この後、図３（ｃ）に示すように、トレン
チ溝３を形成し、図３（ｄ）に示すように、トレンチ溝
３を絶縁膜４で埋め戻し、平坦化する。
工を用いて基準圧力室形成用のトレンチ溝５を形成する
ものを示したが、エッチングにより基準圧力室形成用の
溝を形成するようにしてもよい。この場合の製造工程を
図３に示す。まず、図３（ａ）に示すように、ＳＩＭＯ
Ｘ基板１を用意し、次に、図３（ｂ）に示すように、Ｓ
ＩＭＯＸ基板１の極薄Ｓｉ層１ｃ上にｐ型のエピタキシ
ャルＳｉ層２ａとｎ型のエピタキシャルＳｉ層２ｂを積
層形成する。この後、図３（ｃ）に示すように、トレン
チ溝３を形成し、図３（ｄ）に示すように、トレンチ溝
３を絶縁膜４で埋め戻し、平坦化する。
【００１６】次に、図３（ｅ）に示すように、濃度差エ
ッチングまたは電気化学エッチングで、ｎ型のエピタキ
シャルＳｉ層２ｂのみをエッチングして、溝（第２の凹
部）５’を形成する。この溝５’により基準圧力室が形
成される。この後は、図１（ｆ）以降と同じ工程を行
う。この実施形態においては、濃度差エッチングまたは
電気化学エッチングにより溝５を形成しているため、ダ
イヤフラムの膜厚精度を高くすることができる。
ッチングまたは電気化学エッチングで、ｎ型のエピタキ
シャルＳｉ層２ｂのみをエッチングして、溝（第２の凹
部）５’を形成する。この溝５’により基準圧力室が形
成される。この後は、図１（ｆ）以降と同じ工程を行
う。この実施形態においては、濃度差エッチングまたは
電気化学エッチングにより溝５を形成しているため、ダ
イヤフラムの膜厚精度を高くすることができる。
【００１７】なお、上記した半導体圧力センサとして
は、絶対圧を検出するものに限らず、相対圧を検出する
ように構成してもよい。 （第２実施形態）この第２実施形態は、半導体力学量セ
ンサとして半導体加速度センサに適用したものである。
は、絶対圧を検出するものに限らず、相対圧を検出する
ように構成してもよい。 （第２実施形態）この第２実施形態は、半導体力学量セ
ンサとして半導体加速度センサに適用したものである。
【００１８】図４に半導体加速度センサの斜視的構成を
示す。図に示すように、半導体基板２０の上面に半導体
基板２１が貼り合わされ、この半導体基板２１に梁構造
体（可動構造体）２２および固定電極２３、２４が形成
されている。梁構造体２２は、基板２０側から突出する
４つのアンカー部２５と、このアンカー部２５により梁
部２６を介して支持され、基板２０の上面において所定
間隔を隔てた位置に配置された質量部（マス部）２７
と、この質量部２７に設けられた可動電極２８、２９か
ら構成されている。
示す。図に示すように、半導体基板２０の上面に半導体
基板２１が貼り合わされ、この半導体基板２１に梁構造
体（可動構造体）２２および固定電極２３、２４が形成
されている。梁構造体２２は、基板２０側から突出する
４つのアンカー部２５と、このアンカー部２５により梁
部２６を介して支持され、基板２０の上面において所定
間隔を隔てた位置に配置された質量部（マス部）２７
と、この質量部２７に設けられた可動電極２８、２９か
ら構成されている。
【００１９】固定電極２３、２４は、基板２０上に固定
され、可動電極２８、２９と対向する櫛歯状の形状をし
ている。また、固定電極２３は、基板２０に形成された
配線３０によりパッド３１に電気的に接続され、固定電
極２４も同様に、基板２０に形成された配線３２により
パッド３３に電気的に接続されている。また、アンカー
部２５は、基板２０に形成された配線３４によりパッド
３５に電気的に接続されている。なお、この図４には示
されていないが、梁構造体２２の直下の基板２０には下
部電極が形成されている。
され、可動電極２８、２９と対向する櫛歯状の形状をし
ている。また、固定電極２３は、基板２０に形成された
配線３０によりパッド３１に電気的に接続され、固定電
極２４も同様に、基板２０に形成された配線３２により
パッド３３に電気的に接続されている。また、アンカー
部２５は、基板２０に形成された配線３４によりパッド
３５に電気的に接続されている。なお、この図４には示
されていないが、梁構造体２２の直下の基板２０には下
部電極が形成されている。
【００２０】上記した構成において、半導体基板２１の
面内で梁部２６に対して垂直方向に質量部２７が加速度
を受けると、質量部２７が加速度を受けた方向に変位
し、質量部２７に配置されている可動電極２８、２９
と、半導体基板２１に固定されている固定電極２３、２
４の間の距離が変化する。可動電極２８、２９と固定電
極２３、２４はキャパシタを形成しているため、加速度
を受けると、結果として、キャパシタは変化し、従来回
路による検出回路で加速度に変換される。
面内で梁部２６に対して垂直方向に質量部２７が加速度
を受けると、質量部２７が加速度を受けた方向に変位
し、質量部２７に配置されている可動電極２８、２９
と、半導体基板２１に固定されている固定電極２３、２
４の間の距離が変化する。可動電極２８、２９と固定電
極２３、２４はキャパシタを形成しているため、加速度
を受けると、結果として、キャパシタは変化し、従来回
路による検出回路で加速度に変換される。
【００２１】次に、上記した半導体加速度センサの製造
方法を図５を用いて説明する。まず、図５（ａ）に示す
ように、第１の半導体基板としてのＳＩＭＯＸ基板４１
を用意する。このＳＩＭＯＸ基板４１は、Ｓｉ基板４１
ａと、絶縁膜としての酸化膜４１ｂと、酸化膜４１ｂ上
の極薄Ｓｉ層４１ｃにて構成されている。そして、図５
（ｂ）に示すように、ＳＩＭＯＸ基板４１の極薄Ｓｉ層
４１ｃ上にエピタキシャルＳｉ層４２を形成し、この
後、図５（ｃ）に示すように、マスク合わせ用のトレン
チ溝（第１の凹部）４３をトレンチ加工により形成す
る。この場合、トレンチ溝４３は、エピタキシャルＳｉ
層４２を貫通して酸化膜４１ｂに達する深さとする。そ
して、図５（ｄ）に示すように、トレンチ溝３を絶縁膜
４で埋め戻し、平坦化研磨により平坦化する。
方法を図５を用いて説明する。まず、図５（ａ）に示す
ように、第１の半導体基板としてのＳＩＭＯＸ基板４１
を用意する。このＳＩＭＯＸ基板４１は、Ｓｉ基板４１
ａと、絶縁膜としての酸化膜４１ｂと、酸化膜４１ｂ上
の極薄Ｓｉ層４１ｃにて構成されている。そして、図５
（ｂ）に示すように、ＳＩＭＯＸ基板４１の極薄Ｓｉ層
４１ｃ上にエピタキシャルＳｉ層４２を形成し、この
後、図５（ｃ）に示すように、マスク合わせ用のトレン
チ溝（第１の凹部）４３をトレンチ加工により形成す
る。この場合、トレンチ溝４３は、エピタキシャルＳｉ
層４２を貫通して酸化膜４１ｂに達する深さとする。そ
して、図５（ｄ）に示すように、トレンチ溝３を絶縁膜
４で埋め戻し、平坦化研磨により平坦化する。
【００２２】さらに、図５（ｅ）に示すように、トレン
チ溝（第２の凹部）４５をトレンチ加工により形成す
る。次に、貼り合わせ用の第２の半導体基板２０を用意
する。この場合、まず、図６（ａ）に示すように、Ｓｉ
基板５１上に絶縁膜５２を形成し、次に、図６（ｂ）に
示すように、上記した配線３０、３２、３４および下部
電極を形成するとともにアンカー部２３および固定電極
２３、２４を基板２０上に固定するためのポリシリコン
薄膜５３を成膜し、パターニングする。さらに、図６
（ｃ）に示すように、貼り合わせ用の絶縁膜５４を成膜
し、平坦化研磨する。このようにして第２の半導体基板
２０が形成される。なお、この第２の半導体基板２０は
図４に示す基板２０になるものである。
チ溝（第２の凹部）４５をトレンチ加工により形成す
る。次に、貼り合わせ用の第２の半導体基板２０を用意
する。この場合、まず、図６（ａ）に示すように、Ｓｉ
基板５１上に絶縁膜５２を形成し、次に、図６（ｂ）に
示すように、上記した配線３０、３２、３４および下部
電極を形成するとともにアンカー部２３および固定電極
２３、２４を基板２０上に固定するためのポリシリコン
薄膜５３を成膜し、パターニングする。さらに、図６
（ｃ）に示すように、貼り合わせ用の絶縁膜５４を成膜
し、平坦化研磨する。このようにして第２の半導体基板
２０が形成される。なお、この第２の半導体基板２０は
図４に示す基板２０になるものである。
【００２３】この後、図７（ａ）に示すように、第２の
半導体基板２０をＳＩＭＯＸ基板４１のトレンチ溝４５
が形成されている面と貼り合わせる。そして、図７
（ｂ）に示すように、表裏逆にして、ＳＩＭＯＸ基板４
１における貼り合わせ面と反対側の面をエッチングす
る。このエッチングにおいては、まずＫＯＨを用いてＳ
ｉ基板４１ａまでをエッチング除去し、続いてフッ酸を
用いて絶縁膜４１ｂまでをエッチング除去する。このエ
ッチング工程によって、トレンチ溝４３内の絶縁膜４４
が露出する。この露出したトレンチ溝４３内の絶縁膜４
４を基準として、以下の工程におけるマスク合わせが行
われる。
半導体基板２０をＳＩＭＯＸ基板４１のトレンチ溝４５
が形成されている面と貼り合わせる。そして、図７
（ｂ）に示すように、表裏逆にして、ＳＩＭＯＸ基板４
１における貼り合わせ面と反対側の面をエッチングす
る。このエッチングにおいては、まずＫＯＨを用いてＳ
ｉ基板４１ａまでをエッチング除去し、続いてフッ酸を
用いて絶縁膜４１ｂまでをエッチング除去する。このエ
ッチング工程によって、トレンチ溝４３内の絶縁膜４４
が露出する。この露出したトレンチ溝４３内の絶縁膜４
４を基準として、以下の工程におけるマスク合わせが行
われる。
【００２４】次に、図７（ｃ）に示すように、配線用の
Ａｌ電極６０を成膜しパターニングする。そして、図７
（ｄ）に示すように、ＳＩＭＯＸ基板４１の極薄Ｓｉ層
４１ｃおよびエピタキシャルＳｉ層４２をトレンチエッ
チングして、梁構造体２２および固定電極２３、２４を
画定するための溝６１を形成する。このようにして、図
４に示す半導体加速度センサが製造される。
Ａｌ電極６０を成膜しパターニングする。そして、図７
（ｄ）に示すように、ＳＩＭＯＸ基板４１の極薄Ｓｉ層
４１ｃおよびエピタキシャルＳｉ層４２をトレンチエッ
チングして、梁構造体２２および固定電極２３、２４を
画定するための溝６１を形成する。このようにして、図
４に示す半導体加速度センサが製造される。
【００２５】なお、上記した第１、第２実施形態におい
て、第１の凹部としての溝３、４３と第２の凹部として
の溝５、４５の形成順序は逆であってもよい。また、第
１の半導体基板としては、絶縁膜上にＳｉ膜を有するも
のであればよく、ＳＩＭＯＸ基板１を用いるもの以外
に、例えばＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈ
ｉｒｅ）基板あるいはＳｉ／ＣａＦ2 ／Ｓｉ基板を用い
ることができる。
て、第１の凹部としての溝３、４３と第２の凹部として
の溝５、４５の形成順序は逆であってもよい。また、第
１の半導体基板としては、絶縁膜上にＳｉ膜を有するも
のであればよく、ＳＩＭＯＸ基板１を用いるもの以外
に、例えばＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈ
ｉｒｅ）基板あるいはＳｉ／ＣａＦ2 ／Ｓｉ基板を用い
ることができる。
【図１】本発明の第１実施形態に係る半導体圧力センサ
の製造方法を示す工程図である。
の製造方法を示す工程図である。
【図２】図１に続く製造工程を示す工程図である。
【図３】本発明の第１実施形態に係る半導体圧力センサ
の他の製造方法を示す工程図である。
の他の製造方法を示す工程図である。
【図４】本発明の第２実施形態によって製造された半導
体加速度センサの斜視構成を示す図である。
体加速度センサの斜視構成を示す図である。
【図５】図４に示す半導体加速度センサの製造方法にお
いて、第１の半導体基板にトレンチ溝４５を形成するま
での工程を示す工程図である。
いて、第１の半導体基板にトレンチ溝４５を形成するま
での工程を示す工程図である。
【図６】図４に示す半導体加速度センサの製造方法にお
いて、第２の半導体基板を用意する工程を示す工程図で
ある。
いて、第２の半導体基板を用意する工程を示す工程図で
ある。
【図７】図４に示す半導体加速度センサの製造方法にお
いて、第１、第２の半導体基板の貼り合わせ以降の工程
を示す工程図である。
いて、第１、第２の半導体基板の貼り合わせ以降の工程
を示す工程図である。
【図８】従来の半導体圧力センサの製造方法を示す工程
図である。
図である。
１、４１…ＳＩＭＯＸ基板、２、４２…エピタキシャル
Ｓｉ層、３、４３…トレンチ溝、４、４４…埋め込み絶
縁膜、５、４５…トレンチ溝、６、２０…第２の半導体
基板、８…拡散ゲージ。
Ｓｉ層、３、４３…トレンチ溝、４、４４…埋め込み絶
縁膜、５、４５…トレンチ溝、６、２０…第２の半導体
基板、８…拡散ゲージ。
Claims (3)
- 【請求項１】 絶縁膜（１ｂ、４１ｂ）上にシリコン膜
（１ｃ、２、４１ｃ、４２）を有する第１の半導体基板
（１、２、４１、４２）を用意する工程と、 前記シリコン膜に前記絶縁膜に達しない深さの第１の凹
部（５、５’、４５）と前記絶縁膜に達する深さの第２
の凹部（３、４３）を形成する工程と、 前記第１、第２の凹部が形成された前記第１の半導体基
板の前記シリコン膜の表面と第２の半導体基板（６、２
０）を貼り合わせる工程と、 前記第１の半導体基板の貼り合わせ面と反対側の面を前
記第２の凹部が露出するまでエッチング除去する工程を
有し、 前記第１の凹部上のシリコン膜を力学量を受けて変位す
る構造体とすることを特徴とする半導体力学量センサの
製造方法。 - 【請求項２】 前記第１の半導体基板は、内部に前記絶
縁膜を有する半導体基板であって、 前記エッチング工程は、前記第１の半導体基板を前記絶
縁膜までエッチング除去する第１工程と、前記絶縁膜を
エッチング除去する第２工程を有することを特徴とする
請求項１に記載の半導体力学量センサの製造方法。 - 【請求項３】 前記第１の半導体基板は、内部に前記絶
縁膜を有するＳＩＭＯＸ基板（１、４１）上にエピタキ
シャル層（２、４２）を形成したものであって、 前記第１の凹部を前記エピタキシャル層に形成し、前記
第２の凹部を前記エピタキシャル層を貫通して前記絶縁
膜に達する深さで形成することを特徴とする請求項２に
記載の半導体力学量センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9194387A JPH1140820A (ja) | 1997-07-18 | 1997-07-18 | 半導体力学量センサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9194387A JPH1140820A (ja) | 1997-07-18 | 1997-07-18 | 半導体力学量センサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140820A true JPH1140820A (ja) | 1999-02-12 |
Family
ID=16323761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9194387A Pending JPH1140820A (ja) | 1997-07-18 | 1997-07-18 | 半導体力学量センサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1140820A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003510194A (ja) * | 1999-09-27 | 2003-03-18 | インプット／アウトプット，インコーポレーテッド | マイクロ加工構造用テンポラリーブリッジ |
| US7465599B2 (en) * | 2004-07-06 | 2008-12-16 | Denso Corporation | Method for manufacturing physical quantity sensor |
| CN102297737A (zh) * | 2010-06-24 | 2011-12-28 | 上海华虹Nec电子有限公司 | 压力传感器空腔结构及其制作方法 |
| JP2023037783A (ja) * | 2021-09-06 | 2023-03-16 | セイコーエプソン株式会社 | 慣性センサー、慣性センサーの製造方法、および慣性計測装置 |
-
1997
- 1997-07-18 JP JP9194387A patent/JPH1140820A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003510194A (ja) * | 1999-09-27 | 2003-03-18 | インプット／アウトプット，インコーポレーテッド | マイクロ加工構造用テンポラリーブリッジ |
| US7465599B2 (en) * | 2004-07-06 | 2008-12-16 | Denso Corporation | Method for manufacturing physical quantity sensor |
| CN102297737A (zh) * | 2010-06-24 | 2011-12-28 | 上海华虹Nec电子有限公司 | 压力传感器空腔结构及其制作方法 |
| JP2023037783A (ja) * | 2021-09-06 | 2023-03-16 | セイコーエプソン株式会社 | 慣性センサー、慣性センサーの製造方法、および慣性計測装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100162823A1 (en) | Mems sensor and mems sensor manufacture method | |
| US6619133B1 (en) | Semiconductor pressure sensor and its manufacturing method | |
| JP4168497B2 (ja) | 半導体力学量センサの製造方法 | |
| JPH0380254B2 (ja) | ||
| JPH1140820A (ja) | 半導体力学量センサの製造方法 | |
| JPH09186347A (ja) | センサおよびその製造方法 | |
| JP4250788B2 (ja) | 半導体圧力センサの製造方法 | |
| JPH10111203A (ja) | 静電容量式半導体センサ及びその製造方法 | |
| JP3290047B2 (ja) | 加速度センサ及びその製造方法 | |
| JP2803321B2 (ja) | 半導体感歪センサ | |
| JPH02218172A (ja) | 半導体加速度センサの製造方法 | |
| JP2701845B2 (ja) | シリコン薄膜の製造方法 | |
| JPH06221945A (ja) | 半導体圧力センサおよびその製造方法 | |
| JP2009092669A (ja) | 半導体圧力センサの製造方法 | |
| JPH02224277A (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH10284737A (ja) | 静電容量型半導体センサの製造方法 | |
| JP4178585B2 (ja) | 半導体基板の製造方法 | |
| JPH0636980A (ja) | 薄膜の製造方法 | |
| JPH11220140A (ja) | 半導体力学量センサおよびその製造方法 | |
| JP3309827B2 (ja) | 可動部を有する基板の製造方法及び力学量センサの製造方法 | |
| JPH0712842A (ja) | 半導体容量式センサ及びセンサの製造方法 | |
| JPH09153626A (ja) | ３軸半導体加速度センサの製造方法 | |
| JPH0323676A (ja) | 半導体加速度センサおよびその製造方法 | |
| JPH0868710A (ja) | 静電容量型圧力センサとその製造方法 | |
| CN118954425A (zh) | 一种mems压力芯片的制备方法 |