JPH0582829A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPH0582829A JPH0582829A JP3238485A JP23848591A JPH0582829A JP H0582829 A JPH0582829 A JP H0582829A JP 3238485 A JP3238485 A JP 3238485A JP 23848591 A JP23848591 A JP 23848591A JP H0582829 A JPH0582829 A JP H0582829A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- width
- light receiving
- wiring
- side electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 5
- 238000002161 passivation Methods 0.000 abstract description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 2
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 選択拡散によるｐ+ −ｎ型のプレーナ型のＩ
ｎＧａＡｓｐｉｎフォトダイオードを考える。半絶縁性
基板を用いて受光部とは別のメサ領域を設け、この領域
にｐパッド電極を形成し、これとｐ+ 領域とを段差配線
で接続する構造の素子の場合、この段差配線をリフトオ
フ工程により歩留りよく形成することが困難であるとい
う問題点があった。本発明は、この段差配線をリフトオ
フ工程により歩留りよく形成することのできる構造を提
供することにある。 【構成】 本発明が提供する半導体受光素子は、半絶縁
性基板を用いたプレーナ型フォトダイオードで、拡散領
域を含むメサとは別のメサと拡散領域とを段差配線で結
ぶ構造を持つ半導体受光素子において、拡散領域を含む
メサ上以外の全部分、あるいは一部分の段差配線の幅
が、拡散領域を含むメサ上の幅より大きくなるようにす
る。
ｎＧａＡｓｐｉｎフォトダイオードを考える。半絶縁性
基板を用いて受光部とは別のメサ領域を設け、この領域
にｐパッド電極を形成し、これとｐ+ 領域とを段差配線
で接続する構造の素子の場合、この段差配線をリフトオ
フ工程により歩留りよく形成することが困難であるとい
う問題点があった。本発明は、この段差配線をリフトオ
フ工程により歩留りよく形成することのできる構造を提
供することにある。 【構成】 本発明が提供する半導体受光素子は、半絶縁
性基板を用いたプレーナ型フォトダイオードで、拡散領
域を含むメサとは別のメサと拡散領域とを段差配線で結
ぶ構造を持つ半導体受光素子において、拡散領域を含む
メサ上以外の全部分、あるいは一部分の段差配線の幅
が、拡散領域を含むメサ上の幅より大きくなるようにす
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体受光素子に関す
る。
る。
【０００２】
【従来の技術】化合物半導体を用いた半導体受光素子は
光通信用素子などに広く用いられている。この光通信用
素子の一例としてＩｎＧａＡｓ ｐｉｎフォトダイオー
ドがあげられる。より大容量の通信のために素子応答特
性の高速化が求められている。応答特性の高速化のため
には素子容量を低減することが重要となる。そのために
は、接合径を充分小さくし、接合容量を低減すると共
に、寄生容量も低減する必要がある。寄生容量を低減す
るための素子構造として、たとえば選択拡散によるｐ+
−ｎ型のプレーナ型素子の場合、半絶縁性基板とメサ構
造による素子分離技術を用いて受光部とは別のメサ分離
された領域にｐ電極を形成し、これとｐ+ 領域とを段差
配線で接続する構造が考えられている。この様な構造を
とることで寄生容量を増やすことなく、素子実装に必要
充分な広い面積を持つｐパッド電極を形成することがで
きる。
光通信用素子などに広く用いられている。この光通信用
素子の一例としてＩｎＧａＡｓ ｐｉｎフォトダイオー
ドがあげられる。より大容量の通信のために素子応答特
性の高速化が求められている。応答特性の高速化のため
には素子容量を低減することが重要となる。そのために
は、接合径を充分小さくし、接合容量を低減すると共
に、寄生容量も低減する必要がある。寄生容量を低減す
るための素子構造として、たとえば選択拡散によるｐ+
−ｎ型のプレーナ型素子の場合、半絶縁性基板とメサ構
造による素子分離技術を用いて受光部とは別のメサ分離
された領域にｐ電極を形成し、これとｐ+ 領域とを段差
配線で接続する構造が考えられている。この様な構造を
とることで寄生容量を増やすことなく、素子実装に必要
充分な広い面積を持つｐパッド電極を形成することがで
きる。
【０００３】
【発明が解決しようとする課題】選択拡散によるｐ+ −
ｎ型のプレーナ型のＩｎＧａＡｓ ｐｉｎフォトダイオ
ードを考える。半絶縁性基板を用いて受光部とは別のメ
サ領域を設け、この領域にｐパッド電極を形成し、これ
とｐ+ 領域とを段差配線で接続する構造の素子の場合、
この段差配線をリフトオフ工程により歩留りよく形成す
ることが困難であるという問題点があった。その原因と
して次のようなことが考えられる。例えばブロムとメタ
ノールの混合液によるエッチングによりメサを形成した
とき、その断面をみると、メサエッチングした基底部側
面が深くえぐれたような形状になっていることが多い。
この様な形状に対して段差配線をリフトオフで形成する
ためのレジストマスクを通常のＰＲ工程で作製すると
き、レジスト塗布条件は露光，現像時間などの条件出し
が難しく、このえぐれた部分にレジストが残ってしまう
場合がある。このレジスト残りがリフトオフ時に段差配
線の段切れをひきおこし、歩留り低下の原因となる。
ｎ型のプレーナ型のＩｎＧａＡｓ ｐｉｎフォトダイオ
ードを考える。半絶縁性基板を用いて受光部とは別のメ
サ領域を設け、この領域にｐパッド電極を形成し、これ
とｐ+ 領域とを段差配線で接続する構造の素子の場合、
この段差配線をリフトオフ工程により歩留りよく形成す
ることが困難であるという問題点があった。その原因と
して次のようなことが考えられる。例えばブロムとメタ
ノールの混合液によるエッチングによりメサを形成した
とき、その断面をみると、メサエッチングした基底部側
面が深くえぐれたような形状になっていることが多い。
この様な形状に対して段差配線をリフトオフで形成する
ためのレジストマスクを通常のＰＲ工程で作製すると
き、レジスト塗布条件は露光，現像時間などの条件出し
が難しく、このえぐれた部分にレジストが残ってしまう
場合がある。このレジスト残りがリフトオフ時に段差配
線の段切れをひきおこし、歩留り低下の原因となる。
【０００４】本発明の目的は、このような問題点を解決
した半導体受光素子を提供することにある。
した半導体受光素子を提供することにある。
【０００５】
【課題を解決するための手段】前述の課題を解決するた
めに本発明が提供する半導体受光素子は、半絶縁性基板
を用いたプレーナ型フォトダイオードで、拡散領域を含
むメサとは別のメサと拡散領域とを段差配線で結ぶ構造
を持つ半導体受光素子において、拡散領域を含むメサ上
以外の全部分、あるいは一部分の段差配線の幅が、拡散
領域を含むメサ上の幅より大きくなっていることを特徴
とする。
めに本発明が提供する半導体受光素子は、半絶縁性基板
を用いたプレーナ型フォトダイオードで、拡散領域を含
むメサとは別のメサと拡散領域とを段差配線で結ぶ構造
を持つ半導体受光素子において、拡散領域を含むメサ上
以外の全部分、あるいは一部分の段差配線の幅が、拡散
領域を含むメサ上の幅より大きくなっていることを特徴
とする。
【０００６】
【実施例】以下本発明の一実施例について、図面を参照
して説明する。
して説明する。
【０００７】図１は本発明の一実施例を示すｐｉｎフォ
トダイオードの断面構造模式図である。図２は図１の素
子を表面から見た図である。本実施例の構造を、その製
造工程とともに説明する。
トダイオードの断面構造模式図である。図２は図１の素
子を表面から見た図である。本実施例の構造を、その製
造工程とともに説明する。
【０００８】まず、半絶縁性ＩｎＰ基板１上に気相成長
法により順次ｎ+−ＩｎＰ２，ｎ- −ＩｎＧａＡｓ３，
ｎ−ＩｎＰ層４の結晶を積層する。その後、Ｚｎの選択
熱拡散により直径４０μｍのｐｎ接合をＩｎＧａＡｓ３
中に形成する。次に、選択エッチングにより受光部を含
むメサ６とｐパッド電極用メサ７を形成する。このとき
のエッチングは半絶縁性基板１に達するまで行うことに
より、これらのメサを電気的に分離している。その後、
プラズマＣＶＤにより素子表面に、パッシベイション膜
と表面反射防止膜とを兼ねた窒化シリコン膜８を形成す
る。最後に、ｐ側電極９及びｎ側電極１０を形成する。
ｐ側電極９は、ｐ+ 領域５上のコンタクト電極部とパッ
ド電極部とを段差配線で接続した構造となっている。こ
の段差配線は受光部を含むメサ６上では太さ５μｍと
し、それ以外の部分では１０μｍとしている。太さ５μ
ｍの部分は、窒化シリコン膜８を介してｎ−ＩｎＰ４と
の間に発生する寄生容量を低減するために細くしてい
る。太さ１０μｍの部分はリフトオフ時の段切れを防ぐ
ために太くしている。
法により順次ｎ+−ＩｎＰ２，ｎ- −ＩｎＧａＡｓ３，
ｎ−ＩｎＰ層４の結晶を積層する。その後、Ｚｎの選択
熱拡散により直径４０μｍのｐｎ接合をＩｎＧａＡｓ３
中に形成する。次に、選択エッチングにより受光部を含
むメサ６とｐパッド電極用メサ７を形成する。このとき
のエッチングは半絶縁性基板１に達するまで行うことに
より、これらのメサを電気的に分離している。その後、
プラズマＣＶＤにより素子表面に、パッシベイション膜
と表面反射防止膜とを兼ねた窒化シリコン膜８を形成す
る。最後に、ｐ側電極９及びｎ側電極１０を形成する。
ｐ側電極９は、ｐ+ 領域５上のコンタクト電極部とパッ
ド電極部とを段差配線で接続した構造となっている。こ
の段差配線は受光部を含むメサ６上では太さ５μｍと
し、それ以外の部分では１０μｍとしている。太さ５μ
ｍの部分は、窒化シリコン膜８を介してｎ−ＩｎＰ４と
の間に発生する寄生容量を低減するために細くしてい
る。太さ１０μｍの部分はリフトオフ時の段切れを防ぐ
ために太くしている。
【０００９】尚、段差配線の構造としては、本実施例で
示したような形状に限らず、受光部を含むメサ６上では
充分細く、メサ基底部分では充分太い形状であれば他の
形状であっても同様の効果が得られる。
示したような形状に限らず、受光部を含むメサ６上では
充分細く、メサ基底部分では充分太い形状であれば他の
形状であっても同様の効果が得られる。
【００１０】
【発明の効果】以上説明したように、本発明によれば寄
生容量を増大させることなく、半導体受光素子を歩留り
よく得ることができる。
生容量を増大させることなく、半導体受光素子を歩留り
よく得ることができる。
【図１】本発明の一実施例を示すｐｉｎフォトダイオー
ドの断面構造模式図である。
ドの断面構造模式図である。
【図２】図１の素子を表面から見た図である。
１ 半絶縁性ＩｎＰ基板 ２ ｎ+ −ＩｎＰ ３ ｎ- −ＩｎＧａＡｓ ４ ｎ−ＩｎＰ ５ ｐ+ 領域 ６ 受光部を含むメサ ７ ｐパッド電極用メサ ８ 窒化シリコン膜 ９ ｐ側電極 １０ ｎ側電極
Claims (1)
- 【請求項１】半絶縁性基板を用いたプレーナ型フォトダ
イオードで、拡散領域を含むメサとは別のメサと拡散領
域とを段差配線で結ぶ構造を持つ半導体受光素子におい
て、拡散領域を含むメサ上以外の全部分、あるいは一部
分の段差配線の幅が、拡散領域を含むメサ上の幅より大
きくなっていることを特徴とする半導体受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238485A JPH0582829A (ja) | 1991-09-19 | 1991-09-19 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238485A JPH0582829A (ja) | 1991-09-19 | 1991-09-19 | 半導体受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582829A true JPH0582829A (ja) | 1993-04-02 |
Family
ID=17030948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3238485A Pending JPH0582829A (ja) | 1991-09-19 | 1991-09-19 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582829A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5870958A (en) * | 1997-04-01 | 1999-02-16 | Nec Corporation | Duplex pallet |
| US6501104B2 (en) * | 2000-04-17 | 2002-12-31 | Nec Corporation | High speed semiconductor photodetector |
| US6586718B2 (en) | 2000-05-25 | 2003-07-01 | Matsushita Electric Industrial Co., Ltd. | Photodetector and method for fabricating the same |
| JP2006351799A (ja) * | 2005-06-15 | 2006-12-28 | Fuji Xerox Co Ltd | 表面発光型半導体素子アレイ |
| JP2008085161A (ja) * | 2006-09-28 | 2008-04-10 | Fuji Xerox Co Ltd | 表面発光型半導体アレイ素子、モジュール、光源装置、情報処理装置、光送信装置、光空間伝送装置、および光空間伝送システム |
| JP2011009702A (ja) * | 2009-05-28 | 2011-01-13 | Kyocera Corp | 電子装置、画像形成装置、および画像入力装置 |
| JP2012234958A (ja) * | 2011-04-28 | 2012-11-29 | Sumitomo Electric Device Innovations Inc | 半導体受光装置 |
| US8610170B2 (en) | 2010-01-25 | 2013-12-17 | Irspec Corporation | Compound semiconductor light-receiving element array |
| US11121268B2 (en) | 2019-05-07 | 2021-09-14 | Lumentum Japan, Inc. | Semiconductor light-receiving element and manufacturing method of semiconductor light-receiving element |
-
1991
- 1991-09-19 JP JP3238485A patent/JPH0582829A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5870958A (en) * | 1997-04-01 | 1999-02-16 | Nec Corporation | Duplex pallet |
| US6501104B2 (en) * | 2000-04-17 | 2002-12-31 | Nec Corporation | High speed semiconductor photodetector |
| EP1148559A3 (en) * | 2000-04-17 | 2003-08-06 | NEC Electronics Corporation | High speed semiconductor photodetector and method of fabricating the same |
| US6586718B2 (en) | 2000-05-25 | 2003-07-01 | Matsushita Electric Industrial Co., Ltd. | Photodetector and method for fabricating the same |
| US6740861B2 (en) | 2000-05-25 | 2004-05-25 | Matsushita Electric Industrial Co., Ltd | Photodetector and method having a conductive layer with etch susceptibility different from that of the semiconductor substrate |
| JP2006351799A (ja) * | 2005-06-15 | 2006-12-28 | Fuji Xerox Co Ltd | 表面発光型半導体素子アレイ |
| JP2008085161A (ja) * | 2006-09-28 | 2008-04-10 | Fuji Xerox Co Ltd | 表面発光型半導体アレイ素子、モジュール、光源装置、情報処理装置、光送信装置、光空間伝送装置、および光空間伝送システム |
| JP2011009702A (ja) * | 2009-05-28 | 2011-01-13 | Kyocera Corp | 電子装置、画像形成装置、および画像入力装置 |
| US8610170B2 (en) | 2010-01-25 | 2013-12-17 | Irspec Corporation | Compound semiconductor light-receiving element array |
| JP2012234958A (ja) * | 2011-04-28 | 2012-11-29 | Sumitomo Electric Device Innovations Inc | 半導体受光装置 |
| US9780249B2 (en) | 2011-04-28 | 2017-10-03 | Sumitomo Electric Device Innovations, Inc. | Semiconductor light-receiving device |
| US11121268B2 (en) | 2019-05-07 | 2021-09-14 | Lumentum Japan, Inc. | Semiconductor light-receiving element and manufacturing method of semiconductor light-receiving element |
| US11705528B2 (en) | 2019-05-07 | 2023-07-18 | Lumentum Japan, Inc. | Semiconductor light-receiving element and manufacturing method of semiconductor light-receiving element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101350378B (zh) | 具有横向扩散结的台面型光电探测器 | |
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| US6740861B2 (en) | Photodetector and method having a conductive layer with etch susceptibility different from that of the semiconductor substrate | |
| JP3601761B2 (ja) | 受光素子およびその製造方法 | |
| JP2599131B2 (ja) | 集積光検出器−増幅器装置 | |
| JP3828982B2 (ja) | 半導体受光素子 | |
| JPH0582829A (ja) | 半導体受光素子 | |
| KR910013515A (ko) | 수신용 광전 집적회로 및 그 제조방법 | |
| US5391910A (en) | Light receiving device | |
| JP2002050786A (ja) | 受光素子およびその製造方法 | |
| JP2005260118A (ja) | 受光素子およびその製造方法 | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| JP2009004812A (ja) | アバランシェホトダイオード | |
| JP5197930B2 (ja) | 半導体受光素子の製造方法 | |
| JP4137568B2 (ja) | 受信器 | |
| JPH05291605A (ja) | 半導体受光素子 | |
| JP3008571B2 (ja) | 受光装置 | |
| JPH0722641A (ja) | 受光素子 | |
| JP4719763B2 (ja) | 受信器の製造方法 | |
| JPH02199877A (ja) | 光受信器及び光電子集積回路 | |
| JP2626149B2 (ja) | 光電子集積回路の製造方法 | |
| JPH0582827A (ja) | 半導体受光素子 | |
| JPH0316275A (ja) | 半導体受光素子の製造方法 | |
| KR100516594B1 (ko) | 포토다이오드 및 그 제조방법 | |
| JP2004179404A (ja) | 半導体受光装置およびその製造方法 |