JPH0582951A - 半導体部品の実装方法 - Google Patents
半導体部品の実装方法Info
- Publication number
- JPH0582951A JPH0582951A JP3241869A JP24186991A JPH0582951A JP H0582951 A JPH0582951 A JP H0582951A JP 3241869 A JP3241869 A JP 3241869A JP 24186991 A JP24186991 A JP 24186991A JP H0582951 A JPH0582951 A JP H0582951A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- circuit board
- printed circuit
- pattern
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 電源ラインなど広幅の配線パターンと信号ラ
インなどの狭幅の配線パターンとが混在する印刷回路基
板への半導体部品の実装を精度よく行う。 【構成】 半導体チップ１の電極に形成されたバンプ２
ａ，２ｂを、印刷回路基板４に印刷された導電性インク
からなる対応する配線パターン３ａ，３ｂに突き合わ
せ、印刷回路基板４に対して半導体チップ１を電気的に
接続する場合に、印刷回路基板４側の配線パターン３
ａ，３ｂのうち線幅の広い配線パターン３ａを、印刷で
線間を分離できる限界最小間隔以下の間隔Ａ２を隔て
て、狭幅の２本の導電性インクの配線パターン３ａ１，
３ａ２を並列に印刷することによって形成する。
インなどの狭幅の配線パターンとが混在する印刷回路基
板への半導体部品の実装を精度よく行う。 【構成】 半導体チップ１の電極に形成されたバンプ２
ａ，２ｂを、印刷回路基板４に印刷された導電性インク
からなる対応する配線パターン３ａ，３ｂに突き合わ
せ、印刷回路基板４に対して半導体チップ１を電気的に
接続する場合に、印刷回路基板４側の配線パターン３
ａ，３ｂのうち線幅の広い配線パターン３ａを、印刷で
線間を分離できる限界最小間隔以下の間隔Ａ２を隔て
て、狭幅の２本の導電性インクの配線パターン３ａ１，
３ａ２を並列に印刷することによって形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップなどの半
導体部品をフリップチップボンディングの手法によって
印刷回路基板上に実装する半導体部品の実装方法に関す
る。
導体部品をフリップチップボンディングの手法によって
印刷回路基板上に実装する半導体部品の実装方法に関す
る。
【０００２】
【従来の技術】図２は、従来の半導体部品の実装方法の
各工程を示す図である。
各工程を示す図である。
【０００３】この実装方法は図２（Ａ）に平面図で示す
ように半導体チップ１１の各電極に形成されたバンプ１
２ａ，１２ｂを介して、一般的なフリップチップボンデ
ィングの手法によって半導体チップ１１を図２（Ｂ）に
示す印刷回路基板１４上に実装する方法である。
ように半導体チップ１１の各電極に形成されたバンプ１
２ａ，１２ｂを介して、一般的なフリップチップボンデ
ィングの手法によって半導体チップ１１を図２（Ｂ）に
示す印刷回路基板１４上に実装する方法である。
【０００４】半導体チップ１１側の各バンプ１２ａ，１
２ｂは、これらに対応させて印刷回路基板１４上にスク
リーン印刷法によって描かれた導電性インクの配線パタ
ーン１３ａ，１３ｂに図２（Ｂ）に示すように対向配置
され、これらの間が仮圧着され、加熱溶融によって図２
（Ｃ）に示すように半導体チップ１１のバンプ１２ａ，
１２ｂが印刷回路基板４の配線パターン１３ａ，１３ｂ
に接続される。
２ｂは、これらに対応させて印刷回路基板１４上にスク
リーン印刷法によって描かれた導電性インクの配線パタ
ーン１３ａ，１３ｂに図２（Ｂ）に示すように対向配置
され、これらの間が仮圧着され、加熱溶融によって図２
（Ｃ）に示すように半導体チップ１１のバンプ１２ａ，
１２ｂが印刷回路基板４の配線パターン１３ａ，１３ｂ
に接続される。
【０００５】
【発明が解決しようとする課題】ところで、上述した従
来の半導体部品の実装方法では、電源ラインなどの配線
抵抗を低く抑える必要から、印刷回路基板１４上の配線
パターン１３ａ，１３ｂのうち、電源ラインなどに相当
する配線パターン１３ａの線幅は信号ラインなどの他の
配線パターン１３ｂよりも線幅が広く設定されている。
来の半導体部品の実装方法では、電源ラインなどの配線
抵抗を低く抑える必要から、印刷回路基板１４上の配線
パターン１３ａ，１３ｂのうち、電源ラインなどに相当
する配線パターン１３ａの線幅は信号ラインなどの他の
配線パターン１３ｂよりも線幅が広く設定されている。
【０００６】ところで、上記印刷回路基板１４のような
微細回路をスクリーン印刷する場合の特性として、印刷
回路基板１４における導電性インクの配線パターン１３
ａ，１３ｂの線幅と膜厚は比例関係にあり、線幅の広い
配線パターン１３ａは線幅の狭い配線パターン１３ｂよ
りも膜厚が厚くなる。すなわち、上記印刷回路基板１４
において配線パターン１３ａの線幅を５０μｍ、配線パ
ターン１３ｂの線幅を１３０μｍ、各配線パターン１３
ａ，１３ｂ間の線間隔を１３０μｍとした場合、配線パ
ターン１３ａの膜厚は３μｍ、配線パターン１３ｂの膜
厚は９μｍとなる。
微細回路をスクリーン印刷する場合の特性として、印刷
回路基板１４における導電性インクの配線パターン１３
ａ，１３ｂの線幅と膜厚は比例関係にあり、線幅の広い
配線パターン１３ａは線幅の狭い配線パターン１３ｂよ
りも膜厚が厚くなる。すなわち、上記印刷回路基板１４
において配線パターン１３ａの線幅を５０μｍ、配線パ
ターン１３ｂの線幅を１３０μｍ、各配線パターン１３
ａ，１３ｂ間の線間隔を１３０μｍとした場合、配線パ
ターン１３ａの膜厚は３μｍ、配線パターン１３ｂの膜
厚は９μｍとなる。
【０００７】その結果、図２（Ｃ）に示すように、ボン
ディング時に線幅の広い配線パターン１３ａが位置ずれ
したりインクつぶれしたりして、隣の配線パターン１３
ｂと短絡状態となってしまうという問題点がある。
ディング時に線幅の広い配線パターン１３ａが位置ずれ
したりインクつぶれしたりして、隣の配線パターン１３
ｂと短絡状態となってしまうという問題点がある。
【０００８】したがって、本発明の目的は、電源ライン
など広幅の配線パターンと信号ラインなどの狭幅の配線
パターンとが混在する印刷回路基板への半導体部品の実
装を精度よく行うことのできる半導体部品の実装方法を
提供することである。
など広幅の配線パターンと信号ラインなどの狭幅の配線
パターンとが混在する印刷回路基板への半導体部品の実
装を精度よく行うことのできる半導体部品の実装方法を
提供することである。
【０００９】
【課題を解決するための手段】本発明は、半導体部品の
電極に形成されたバンプを、印刷回路基板に印刷された
導電性インクからなる対応する配線パターンに突き合わ
せ、印刷回路基板に対して半導体部品を電気的に接続す
る実装方法において、印刷回路基板側の配線パターンの
うち線幅の広い配線パターンを、印刷で線間を分離でき
る限界最小間隔以下の間隔を隔てて、狭幅狭間隔の２本
の導電性インクの配線パターンを並列に印刷することに
よって形成することを特徴とする半導体部品の実装方法
である。
電極に形成されたバンプを、印刷回路基板に印刷された
導電性インクからなる対応する配線パターンに突き合わ
せ、印刷回路基板に対して半導体部品を電気的に接続す
る実装方法において、印刷回路基板側の配線パターンの
うち線幅の広い配線パターンを、印刷で線間を分離でき
る限界最小間隔以下の間隔を隔てて、狭幅狭間隔の２本
の導電性インクの配線パターンを並列に印刷することに
よって形成することを特徴とする半導体部品の実装方法
である。
【００１０】
【作用】本発明に従えば、印刷回路基板側に導電性イン
クの狭線幅・狭間隔配線パターンを２本並列に印刷して
形成される配線パターンは、時間の経過によって２本の
狭線幅・狭間隔配線パターン間が印刷インクの粘性によ
る広がりでつながって１本の配線パターンとなる。この
とき各配線パターンの線幅は狭く設定されているので、
１本になった上記配線パターンは線幅が広い割りに膜厚
は薄く形成されることになる。
クの狭線幅・狭間隔配線パターンを２本並列に印刷して
形成される配線パターンは、時間の経過によって２本の
狭線幅・狭間隔配線パターン間が印刷インクの粘性によ
る広がりでつながって１本の配線パターンとなる。この
とき各配線パターンの線幅は狭く設定されているので、
１本になった上記配線パターンは線幅が広い割りに膜厚
は薄く形成されることになる。
【００１１】その結果、印刷回路基板側において、各配
線パターンは線幅に相違があるにもかかわらず膜厚がほ
ぼ均一になり、ボンディング時に配線パターンのインク
つぶれや位置ずれを起こすことなく半導体部品を印刷回
路基板に精度よく実装できる。
線パターンは線幅に相違があるにもかかわらず膜厚がほ
ぼ均一になり、ボンディング時に配線パターンのインク
つぶれや位置ずれを起こすことなく半導体部品を印刷回
路基板に精度よく実装できる。
【００１２】
【実施例】図１は、本発明の一実施例である半導体部品
の実装方法を示す工程図である。
の実装方法を示す工程図である。
【００１３】この実装方法は半導体チップ１（図１
（Ｄ））の各電極に形成されたバンプ２ａ，２ｂを介し
て、フリップチップボンディングの手法によって半導体
チップ１を印刷回路基板４上に実装する方法であって、
まず図１（Ａ）に示す印刷パターン５を用いて図１
（Ｂ）に示すようにガラス、セラミック、ポリエステル
フィルムなどからなる絶縁基板４ａ上に、銅インク、金
インク、銀インク、カーボンインクなどの導電性インク
の配線パターン３ａ，３ｂをスクリーン印刷法によって
印刷して印刷回路基板４を得る。
（Ｄ））の各電極に形成されたバンプ２ａ，２ｂを介し
て、フリップチップボンディングの手法によって半導体
チップ１を印刷回路基板４上に実装する方法であって、
まず図１（Ａ）に示す印刷パターン５を用いて図１
（Ｂ）に示すようにガラス、セラミック、ポリエステル
フィルムなどからなる絶縁基板４ａ上に、銅インク、金
インク、銀インク、カーボンインクなどの導電性インク
の配線パターン３ａ，３ｂをスクリーン印刷法によって
印刷して印刷回路基板４を得る。
【００１４】上記印刷パターン５のうち、パターン５ａ
は半導体チップ１の電源用電極に形成されるバンプ２ａ
に対応する配線パターン３ａを、ガラス、セラミック、
ポリエステルフィルムなどからなる絶縁基板４ａ上に印
刷するためのパターンであり、パターン５ｂは半導体チ
ップ１の信号用電極に形成されるバンプ２ｂに対応する
配線パターン３ｂを上記絶縁基板４ａ上に印刷するため
のパターンである。
は半導体チップ１の電源用電極に形成されるバンプ２ａ
に対応する配線パターン３ａを、ガラス、セラミック、
ポリエステルフィルムなどからなる絶縁基板４ａ上に印
刷するためのパターンであり、パターン５ｂは半導体チ
ップ１の信号用電極に形成されるバンプ２ｂに対応する
配線パターン３ｂを上記絶縁基板４ａ上に印刷するため
のパターンである。
【００１５】上記各パターン５ａ，５ｂの線間隔Ｃは１
３０μｍに、またパターン５ａの線幅Ａは１３０μｍ
に、パターン５ｂの線幅Ｂは５０μｍに設定されてい
る。そのうちパターン５ａは、線幅Ａ１（＝５０μｍ）
の２本のパターン部５ａ１，５ａ２を線間隔Ａ２（＝３
０μｍ）を隔てて並列に配置したものである。この場合
の線間隔Ａ２（＝３０μｍ）は、スクリーン印刷法で２
本の配線を分離印刷できる線間隔以下の間隔である。な
お、線幅５０μｍの配線は、スクリーン印刷法によって
印刷可能な線幅である。
３０μｍに、またパターン５ａの線幅Ａは１３０μｍ
に、パターン５ｂの線幅Ｂは５０μｍに設定されてい
る。そのうちパターン５ａは、線幅Ａ１（＝５０μｍ）
の２本のパターン部５ａ１，５ａ２を線間隔Ａ２（＝３
０μｍ）を隔てて並列に配置したものである。この場合
の線間隔Ａ２（＝３０μｍ）は、スクリーン印刷法で２
本の配線を分離印刷できる線間隔以下の間隔である。な
お、線幅５０μｍの配線は、スクリーン印刷法によって
印刷可能な線幅である。
【００１６】したがって、上記印刷パターン５を用いた
スクリーン印刷によって得られた印刷回路基板１上に
は、パターン５ｂに対応する線幅５０μｍの配線パター
ン３ｂと、パターン５ａに対応する線幅１３０μｍの配
線パターン３ａとが印刷される。
スクリーン印刷によって得られた印刷回路基板１上に
は、パターン５ｂに対応する線幅５０μｍの配線パター
ン３ｂと、パターン５ａに対応する線幅１３０μｍの配
線パターン３ａとが印刷される。
【００１７】配線パターン３ａは、印刷直後において
は、印刷パターン５におけるパターン５ａの２本のパタ
ーン部５ａ１，５ａ２に対応する線幅５０μｍの配線パ
ターン３ａ１，３ａ２を線間隔３０μｍを隔てて並列配
置したものとなる。
は、印刷パターン５におけるパターン５ａの２本のパタ
ーン部５ａ１，５ａ２に対応する線幅５０μｍの配線パ
ターン３ａ１，３ａ２を線間隔３０μｍを隔てて並列配
置したものとなる。
【００１８】ところが、上記配線パターン３ａ１，３ａ
２の線間隔３０μｍは、スクリーン印刷法によって分離
印刷可能な線間隔以下であるので、時間の経過とともに
印刷インクの粘性による広がりで、２本の配線パターン
３ａ１，３ａ２間がつながり、図１（Ｃ）に示すように
１本のパターンとなってしまう。
２の線間隔３０μｍは、スクリーン印刷法によって分離
印刷可能な線間隔以下であるので、時間の経過とともに
印刷インクの粘性による広がりで、２本の配線パターン
３ａ１，３ａ２間がつながり、図１（Ｃ）に示すように
１本のパターンとなってしまう。
【００１９】従来例で示したように、線幅５０μｍに印
刷した配線パターンの膜厚は３μｍとなるので、上記２
本の配線パターン３ａ１，３ａ２から１本化される配線
パターン３ａは、線幅１３０μｍ、膜厚３μｍのパター
ンとなる。すなわち、印刷回路基板１上に印刷形成され
る各配線パターン３ａ，３ｂの膜厚は、線幅の相違に関
係なくほぼ均一に揃えられる。
刷した配線パターンの膜厚は３μｍとなるので、上記２
本の配線パターン３ａ１，３ａ２から１本化される配線
パターン３ａは、線幅１３０μｍ、膜厚３μｍのパター
ンとなる。すなわち、印刷回路基板１上に印刷形成され
る各配線パターン３ａ，３ｂの膜厚は、線幅の相違に関
係なくほぼ均一に揃えられる。
【００２０】そこで、半導体チップ１側の各バンプ２
ａ，２ｂを、図１（Ｄ）に示すように印刷回路基板４側
の対応する各配線パターン３ａ，３ｂに突き合わせて仮
圧着し、加熱溶融によってこれらの間を接続し固着す
る。これによって、印刷回路基板４上に半導体チップ１
が実装される。
ａ，２ｂを、図１（Ｄ）に示すように印刷回路基板４側
の対応する各配線パターン３ａ，３ｂに突き合わせて仮
圧着し、加熱溶融によってこれらの間を接続し固着す
る。これによって、印刷回路基板４上に半導体チップ１
が実装される。
【００２１】
【発明の効果】以上のように、本発明の半導体部品の実
装方法によれば、半導体部品の電極に形成されたバンプ
を、印刷回路基板に印刷された導電性インクからなる対
応する配線パターンに突き合わせ、印刷回路基板に対し
て半導体部品を電気的に接続する場合に、印刷回路基板
側の配線パターンのうち線幅の広い配線パターンを、印
刷で線間を分離できる限界最小間隔以下の間隔を隔て
て、狭幅の２本の導電性インクの配線パターンを並列に
印刷することによって形成するようにしているので、配
線パターンを２本並列に印刷して形成される配線パター
ンは、時間の経過とともに印刷インクの粘性による広が
りでつながって１本の配線パターンとなり、その膜厚が
薄くなって位置ずれや印刷インクのつぶれを起こすこと
なく半導体部品を印刷回路基板上に精度よく実装でき
る。
装方法によれば、半導体部品の電極に形成されたバンプ
を、印刷回路基板に印刷された導電性インクからなる対
応する配線パターンに突き合わせ、印刷回路基板に対し
て半導体部品を電気的に接続する場合に、印刷回路基板
側の配線パターンのうち線幅の広い配線パターンを、印
刷で線間を分離できる限界最小間隔以下の間隔を隔て
て、狭幅の２本の導電性インクの配線パターンを並列に
印刷することによって形成するようにしているので、配
線パターンを２本並列に印刷して形成される配線パター
ンは、時間の経過とともに印刷インクの粘性による広が
りでつながって１本の配線パターンとなり、その膜厚が
薄くなって位置ずれや印刷インクのつぶれを起こすこと
なく半導体部品を印刷回路基板上に精度よく実装でき
る。
【図１】本発明の一実施例である半導体部品の実装方法
の工程を模式的に示す図である。
の工程を模式的に示す図である。
【図２】従来の半導体部品の実装方法の工程を模式的に
示す図である。
示す図である。
１ 半導体チップ ２ａ，２ｂ バンプ ３ａ，３ｂ 配線パターン ３ａ１，３ａ２ 狭線幅・狭間隔配線パターン ４ 印刷回路基板 ４ａ 絶縁基板
Claims (1)
- 【請求項１】 半導体部品の電極に形成されたバンプ
を、印刷回路基板に印刷された導電性インクからなる対
応する配線パターンに突き合わせ、印刷回路基板に対し
て半導体部品を電気的に接続する半導体部品の実装方法
において、 印刷回路基板側の配線パターンのうち線幅の広い配線パ
ターンを、印刷で線間を分離できる限界最小間隔以下の
間隔を隔てて、狭幅狭間隔の２本の導電性インクの配線
パターンを並列に印刷することによって形成することを
特徴とする半導体部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3241869A JPH0582951A (ja) | 1991-09-20 | 1991-09-20 | 半導体部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3241869A JPH0582951A (ja) | 1991-09-20 | 1991-09-20 | 半導体部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582951A true JPH0582951A (ja) | 1993-04-02 |
Family
ID=17080738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3241869A Pending JPH0582951A (ja) | 1991-09-20 | 1991-09-20 | 半導体部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582951A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701707B1 (ko) * | 2006-03-03 | 2007-03-29 | 주식회사 하이닉스반도체 | 플립 칩 패키지 |
| CN109390244A (zh) * | 2017-08-10 | 2019-02-26 | 艾马克科技公司 | 制造电子装置的方法及藉此制造的电子装置 |
-
1991
- 1991-09-20 JP JP3241869A patent/JPH0582951A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701707B1 (ko) * | 2006-03-03 | 2007-03-29 | 주식회사 하이닉스반도체 | 플립 칩 패키지 |
| CN109390244A (zh) * | 2017-08-10 | 2019-02-26 | 艾马克科技公司 | 制造电子装置的方法及藉此制造的电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| US6034437A (en) | Semiconductor device having a matrix of bonding pads | |
| KR970008310B1 (ko) | 접합제 인쇄 방법 | |
| KR100483403B1 (ko) | 표시장치용인쇄회로기판의패드패턴 | |
| JPH0582951A (ja) | 半導体部品の実装方法 | |
| JP2642922B2 (ja) | プリント配線基板 | |
| JP2717198B2 (ja) | プリント配線板におけるバンプの形成方法 | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JPH0677283A (ja) | 配線基板へのｉｃ素子の実装方法 | |
| JP2615149B2 (ja) | Ｉｃチップの実装方法 | |
| JPH08236921A (ja) | 電子部品の半田付け方法 | |
| JPH0582940A (ja) | 電子回路印刷方法 | |
| KR0163975B1 (ko) | 혼성 집접회로용 고밀도 수동소자 실장구조 및 그의 실장방법 | |
| JPH0639583A (ja) | 半田ペースト及び回路基板 | |
| JPH1140911A (ja) | プリント基板 | |
| JPS62132396A (ja) | チツプ部品の実装方法 | |
| JP3051132B2 (ja) | 電子部品の実装方法 | |
| JPH04303989A (ja) | 厚膜回路基板 | |
| JPH04368196A (ja) | プリント基板 | |
| JPH0574850A (ja) | Ｔａｂ式半導体装置の接続構造 | |
| JPH03233995A (ja) | チップ部品の実装方法 | |
| JPS63224294A (ja) | 電気配線を形成する方法 | |
| JPH05167238A (ja) | 半田付け方法 | |
| JPH11340613A (ja) | 回路基板 | |
| JPH0555735A (ja) | チツプ部品実装法 |