JPH0583010A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0583010A JPH0583010A JP3268418A JP26841891A JPH0583010A JP H0583010 A JPH0583010 A JP H0583010A JP 3268418 A JP3268418 A JP 3268418A JP 26841891 A JP26841891 A JP 26841891A JP H0583010 A JPH0583010 A JP H0583010A
- Authority
- JP
- Japan
- Prior art keywords
- internal matching
- semiconductor device
- matching circuit
- side internal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
Landscapes
- Amplifiers (AREA)
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 特にＸ〜Ｋｕ帯以上のマイクロ波帯で使用す
る半導体装置において、従来に比してより一層高い周波
数で使用できると共に高出力を得ることができる半導体
装置を得ることを目的とする。 【構成】 側壁部２及びキャップにより形成された空間
は、金属製の遮蔽壁１３により２つの部屋に分割されて
いる。一方の部屋にはトランジスタ３ａ、入力側内部整
合回路５ａ及び出力側内部整合回路７ａが配置されてお
り、他方の部屋にはトランジスタ３ｂ、入力側内部整合
回路５ｂ及び出力側内部整合回路７ｂが配置されてい
る。そして、入力信号はリード引き出し電極９ａにより
分割されて入力側内部整合回路５ａ，５ｂに与えられ、
トランジスタ３ａ，３ｂの出力はリード電極９ｂにより
合成されて外部に出力される。
る半導体装置において、従来に比してより一層高い周波
数で使用できると共に高出力を得ることができる半導体
装置を得ることを目的とする。 【構成】 側壁部２及びキャップにより形成された空間
は、金属製の遮蔽壁１３により２つの部屋に分割されて
いる。一方の部屋にはトランジスタ３ａ、入力側内部整
合回路５ａ及び出力側内部整合回路７ａが配置されてお
り、他方の部屋にはトランジスタ３ｂ、入力側内部整合
回路５ｂ及び出力側内部整合回路７ｂが配置されてい
る。そして、入力信号はリード引き出し電極９ａにより
分割されて入力側内部整合回路５ａ，５ｂに与えられ、
トランジスタ３ａ，３ｂの出力はリード電極９ｂにより
合成されて外部に出力される。
Description
【０００１】
【産業上の利用分野】本発明は、特にＸ〜Ｋｕ帯以上の
マイクロ波帯で使用する半導体装置に好適の半導体装置
に関する。
マイクロ波帯で使用する半導体装置に好適の半導体装置
に関する。
【０００２】
【従来の技術】近時、Ｘ〜Ｋｕ帯で使用される出力トラ
ンジスタにおいては、高出力化及び高周波数化が促進さ
れている。そして、ペレット幅を増大したり、２つ以上
のトランジスタを１つの容器内に収納し、これらのトラ
ンジスタを並列に動作させる等の方法により、より一層
の高出力化及び高周波数化に対応している。
ンジスタにおいては、高出力化及び高周波数化が促進さ
れている。そして、ペレット幅を増大したり、２つ以上
のトランジスタを１つの容器内に収納し、これらのトラ
ンジスタを並列に動作させる等の方法により、より一層
の高出力化及び高周波数化に対応している。
【０００３】図４は、２つのトランジスタを並列に動作
させる従来の半導体装置を示す平面図、図５は図４のＣ
−Ｃ線による断面図である。
させる従来の半導体装置を示す平面図、図５は図４のＣ
−Ｃ線による断面図である。
【０００４】放熱部１は銅等の金属からなり、この放熱
部１上にはアルミナ等のセラミックスからなる誘電体部
材４，６，８ａ，８ｂが配置されている。この誘電体部
材４，６上には夫々金等の導体薄膜で所定の形状に形成
された入力側内部整合回路５及び出力側内部整合回路７
が設けられており、誘電体部材８ａ，８ｂ上には夫々リ
ード引き出し電極９ａ，９ｂが設けられている。また、
リード引き出し電極９ａ，９ｂ上には、夫々リード電極
１１ａ，１１ｂが銀ろう等によりろう付けされている。
部１上にはアルミナ等のセラミックスからなる誘電体部
材４，６，８ａ，８ｂが配置されている。この誘電体部
材４，６上には夫々金等の導体薄膜で所定の形状に形成
された入力側内部整合回路５及び出力側内部整合回路７
が設けられており、誘電体部材８ａ，８ｂ上には夫々リ
ード引き出し電極９ａ，９ｂが設けられている。また、
リード引き出し電極９ａ，９ｂ上には、夫々リード電極
１１ａ，１１ｂが銀ろう等によりろう付けされている。
【０００５】誘電体部材４，６間の放熱部１上にはマイ
クロ波帯用トランジスタ３ａ，３ｂが相互に離隔して配
置されている。そして、トランジスタ３ａ，３ｂの入力
側電極は、いずれも金ワイヤ１２を介して入力側内部整
合回路５に電気的に接続されており、出力側電極は、い
ずれも金ワイヤ１２を介して出力側内部整合回路７に電
気的に接続されている。また、入力側内部整合回路５
は、金ワイヤ１２を介してリード引き出し電極９ａに電
気的に接続されており、出力側内部整合回路７は、金ワ
イヤ１２を介してリード引き出し電極９ｂに電気的に接
続されている。
クロ波帯用トランジスタ３ａ，３ｂが相互に離隔して配
置されている。そして、トランジスタ３ａ，３ｂの入力
側電極は、いずれも金ワイヤ１２を介して入力側内部整
合回路５に電気的に接続されており、出力側電極は、い
ずれも金ワイヤ１２を介して出力側内部整合回路７に電
気的に接続されている。また、入力側内部整合回路５
は、金ワイヤ１２を介してリード引き出し電極９ａに電
気的に接続されており、出力側内部整合回路７は、金ワ
イヤ１２を介してリード引き出し電極９ｂに電気的に接
続されている。
【０００６】放熱部１上には、金属製の側壁部２がろう
付けされており、この側壁部２上には銅等の金属製平板
からなるキャップ１４が金又は錫等でろう付けされてい
る。トランジスタ３ａ，３ｂ、入力側内部整合回路５及
び出力側内部整合回路７は、この側壁部２及びキャップ
１４により構成される空間内に収納されている。なお、
側壁部２とリード引き出し電極９ａ，９ｂとの間には夫
々誘電体部材１０ａ，１０ｂが配設されており、これに
より側壁部２とリード引き出し電極９ａ，９ｂとは電気
的に絶縁されている。
付けされており、この側壁部２上には銅等の金属製平板
からなるキャップ１４が金又は錫等でろう付けされてい
る。トランジスタ３ａ，３ｂ、入力側内部整合回路５及
び出力側内部整合回路７は、この側壁部２及びキャップ
１４により構成される空間内に収納されている。なお、
側壁部２とリード引き出し電極９ａ，９ｂとの間には夫
々誘電体部材１０ａ，１０ｂが配設されており、これに
より側壁部２とリード引き出し電極９ａ，９ｂとは電気
的に絶縁されている。
【０００７】このように構成された半導体装置におい
て、入力側リード電極１１ａを介して入力されたマイク
ロ波電力は、入力側リード引き出し電極９ａを通り、イ
ンピーダンス的に整合された入力側内部整合回路５によ
りマイクロ波帯用トランジスタ３ａ，３ｂに分配して供
給される。そして、マイクロ波帯用トランジスタ３ａ，
３ｂで増幅された出力電力は、出力側内部整合回路７で
合成され、出力側リード電極１１ｂを介して外部に出力
される。
て、入力側リード電極１１ａを介して入力されたマイク
ロ波電力は、入力側リード引き出し電極９ａを通り、イ
ンピーダンス的に整合された入力側内部整合回路５によ
りマイクロ波帯用トランジスタ３ａ，３ｂに分配して供
給される。そして、マイクロ波帯用トランジスタ３ａ，
３ｂで増幅された出力電力は、出力側内部整合回路７で
合成され、出力側リード電極１１ｂを介して外部に出力
される。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置においては、より一層の高周波数化
及び高出力化が困難であるという問題点がある。即ち、
この種の半導体装置では、使用可能な周波数の上限が容
器内部の共振周波数によって制限され、それ以上の周波
数では容器内部での電力損失が大きくなって、使用でき
る状態ではなくなってしまう。この共振周波数ｆは、容
器の縦、横及び高さを夫々ａ，ｂ，ｃとすると、下記数
式１により計算することができる。
た従来の半導体装置においては、より一層の高周波数化
及び高出力化が困難であるという問題点がある。即ち、
この種の半導体装置では、使用可能な周波数の上限が容
器内部の共振周波数によって制限され、それ以上の周波
数では容器内部での電力損失が大きくなって、使用でき
る状態ではなくなってしまう。この共振周波数ｆは、容
器の縦、横及び高さを夫々ａ，ｂ，ｃとすると、下記数
式１により計算することができる。
【０００９】
【数１】 ｆ＝（Ｃｏ／２）・｛（１／ａ）2 ＋（１／ｂ）2 ＋（１／ｃ）2 ｝ 但し、Ｃｏは光の速度である。
【００１０】本発明はかかる問題点に鑑みてなされたも
のであって、従来に比してより一層の高周波数化及び高
出力化が可能な半導体装置を提供することを目的とす
る。
のであって、従来に比してより一層の高周波数化及び高
出力化が可能な半導体装置を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】本発明に係る半導体装置
は、導電性の側壁部及びキャップにより形成される空間
内に複数組の半導体素子が封止された半導体装置におい
て、前記空間内に前記複数組の半導体素子を電磁気的に
相互に分離する仕切り部材が設けられていることを特徴
とする。
は、導電性の側壁部及びキャップにより形成される空間
内に複数組の半導体素子が封止された半導体装置におい
て、前記空間内に前記複数組の半導体素子を電磁気的に
相互に分離する仕切り部材が設けられていることを特徴
とする。
【００１２】
【作用】本発明においては、複数組の半導体素子が側壁
部及びキャップにより形成される空間内に配置されてお
り、且つ、各組の半導体素子は仕切り部材によって相互
に電磁気的に遮断されている。従って、各組の半導体素
子に対する実質的な容器寸法が小さく、容器内部の共振
周波数が高い。Ｘ〜Ｋｕ帯以上のマイクロ波帯の信号を
増幅する場合は、容器内部の共振周波数の影響を受ける
が、本発明に係る半導体装置においては、上述の如く、
容器内部の共振周波数を従来に比して高くすることがで
きるため、従来に比して高い周波数まで使用することが
可能となり、同一容器寸法の場合はより高出力を得るこ
とができる。
部及びキャップにより形成される空間内に配置されてお
り、且つ、各組の半導体素子は仕切り部材によって相互
に電磁気的に遮断されている。従って、各組の半導体素
子に対する実質的な容器寸法が小さく、容器内部の共振
周波数が高い。Ｘ〜Ｋｕ帯以上のマイクロ波帯の信号を
増幅する場合は、容器内部の共振周波数の影響を受ける
が、本発明に係る半導体装置においては、上述の如く、
容器内部の共振周波数を従来に比して高くすることがで
きるため、従来に比して高い周波数まで使用することが
可能となり、同一容器寸法の場合はより高出力を得るこ
とができる。
【００１３】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１４】図１は本発明の第１の実施例に係る半導体
装置を示す平面図、図２（ａ）は図１のＡ−Ａ線による
断面図、図２（ｂ）は図１のＢ−Ｂ線による断面図であ
る。
装置を示す平面図、図２（ａ）は図１のＡ−Ａ線による
断面図、図２（ｂ）は図１のＢ−Ｂ線による断面図であ
る。
【００１５】放熱部１は銅等のように放熱性及び導電性
が優れた金属からなる。この放熱部１上には、誘電体部
材４ａ，４ｂ，６ａ，６ｂ，８ａ，８ｂが配設されてい
る。この誘電体部材４ａ，４ｂ上には夫々入力側内部整
合回路５ａ，５ｂが形成されており、誘電体部材６ａ，
６ｂ上には夫々出力側内部整合回路７ａ，７ｂが形成さ
れている。また、誘電体部材８ａ，８ｂ上には夫々リー
ド引き出し電極９ａ，９ｂが所定のパターンで形成され
ており、これらの引き出し電極９ａ，９ｂ上には夫々リ
ード電極１１ａ，１１ｂが接合されている。
が優れた金属からなる。この放熱部１上には、誘電体部
材４ａ，４ｂ，６ａ，６ｂ，８ａ，８ｂが配設されてい
る。この誘電体部材４ａ，４ｂ上には夫々入力側内部整
合回路５ａ，５ｂが形成されており、誘電体部材６ａ，
６ｂ上には夫々出力側内部整合回路７ａ，７ｂが形成さ
れている。また、誘電体部材８ａ，８ｂ上には夫々リー
ド引き出し電極９ａ，９ｂが所定のパターンで形成され
ており、これらの引き出し電極９ａ，９ｂ上には夫々リ
ード電極１１ａ，１１ｂが接合されている。
【００１６】誘電体部材４ａ，６ａ間の放熱部１上には
マイクロ波帯用トランジスタ３ａが配設されており、誘
電体部材４ｂ，６ｂ間の放熱部１上にはマイクロ波帯用
トランジスタ３ｂが配設されている。これらのトランジ
スタ３ａ，３ｂの入力側電極は金ワイヤ１２を介して夫
々入力側内部整合回路５ａ，５ｂに電気的に接続されて
おり、出力側電極は金ワイヤ１２を介して夫々出力側内
部整合回路７ａ，７ｂに電気的に接続されている。ま
た、入力側内部整合回路５ａ，５ｂは、いずれも金ワイ
ヤ１２を介してリード引き出し電極９ａに電気的に接続
されており、出力側内部整合回路７ａ，７ｂは、いずれ
も金ワイヤ１２を介してリード引き出し電極９ｂに電気
的に接続されている。
マイクロ波帯用トランジスタ３ａが配設されており、誘
電体部材４ｂ，６ｂ間の放熱部１上にはマイクロ波帯用
トランジスタ３ｂが配設されている。これらのトランジ
スタ３ａ，３ｂの入力側電極は金ワイヤ１２を介して夫
々入力側内部整合回路５ａ，５ｂに電気的に接続されて
おり、出力側電極は金ワイヤ１２を介して夫々出力側内
部整合回路７ａ，７ｂに電気的に接続されている。ま
た、入力側内部整合回路５ａ，５ｂは、いずれも金ワイ
ヤ１２を介してリード引き出し電極９ａに電気的に接続
されており、出力側内部整合回路７ａ，７ｂは、いずれ
も金ワイヤ１２を介してリード引き出し電極９ｂに電気
的に接続されている。
【００１７】放熱部１上には導電金属製の側壁部２がろ
う付けされており、この側壁部２上には金属製のキャッ
プ（図示せず）がろう付けされている。上述した誘電体
部材４ａ，４ｂ，６ａ，６ｂ及びトランジスタ３ａ，３
ｂは、この側壁部２及びキャップで形成された空間内に
配置されている。但し、側壁部２とリード引き出し電極
９ａ，９ｂとの間には誘電体部材１０ａ，１０ｂが配設
されており、これにより側壁部２とリード引き出し電極
９ａ，９ｂとは電気的に分離されている。また、この側
壁部２で囲まれた空間内には導電金属製の遮蔽壁１３が
配設されており、この遮蔽壁１３により側壁部２内の空
間は２つの部屋に分割されている。そして、誘電体部材
４ａ，６ａ及びトランジスタ３ａは一方の部屋に配置さ
れ、誘電体部材４ｂ，６ｂ及びトランジスタ３ｂは他方
の部屋に配置されている。
う付けされており、この側壁部２上には金属製のキャッ
プ（図示せず）がろう付けされている。上述した誘電体
部材４ａ，４ｂ，６ａ，６ｂ及びトランジスタ３ａ，３
ｂは、この側壁部２及びキャップで形成された空間内に
配置されている。但し、側壁部２とリード引き出し電極
９ａ，９ｂとの間には誘電体部材１０ａ，１０ｂが配設
されており、これにより側壁部２とリード引き出し電極
９ａ，９ｂとは電気的に分離されている。また、この側
壁部２で囲まれた空間内には導電金属製の遮蔽壁１３が
配設されており、この遮蔽壁１３により側壁部２内の空
間は２つの部屋に分割されている。そして、誘電体部材
４ａ，６ａ及びトランジスタ３ａは一方の部屋に配置さ
れ、誘電体部材４ｂ，６ｂ及びトランジスタ３ｂは他方
の部屋に配置されている。
【００１８】ところで、半導体装置の使用可能周波数の
上限は容器内部の共振周波数により制限される。本実施
例においては、内部整合回路５ａ，７ａ及びトランジス
タ３ａと内部整合回路５ｂ，７ｂ及びトランジスタ３ｂ
との間が遮蔽壁１３で電磁気的に仕切られているため、
各トランジスタが収納された空間内の寸法を低減でき
て、各トランジスタをより高い周波数まで使用すること
ができる。例えば、図４に示す構造の従来の半導体装置
において、側壁部内の寸法が、縦が１cm、横が１cm、高
さが１cmであるとし、本実施例においては、縦が 0.5c
m、横が１cm、高さが１cmであるとする。そうすると、
本実施例に係る半導体装置は、従来の半導体装置に比し
て約 1.4倍高い周波数まで動作することが可能である。
また、容器内の寸法が同一であるとすると、本実施例に
係る半導体装置は、従来の半導体装置に比して高出力を
得ることができる。
上限は容器内部の共振周波数により制限される。本実施
例においては、内部整合回路５ａ，７ａ及びトランジス
タ３ａと内部整合回路５ｂ，７ｂ及びトランジスタ３ｂ
との間が遮蔽壁１３で電磁気的に仕切られているため、
各トランジスタが収納された空間内の寸法を低減でき
て、各トランジスタをより高い周波数まで使用すること
ができる。例えば、図４に示す構造の従来の半導体装置
において、側壁部内の寸法が、縦が１cm、横が１cm、高
さが１cmであるとし、本実施例においては、縦が 0.5c
m、横が１cm、高さが１cmであるとする。そうすると、
本実施例に係る半導体装置は、従来の半導体装置に比し
て約 1.4倍高い周波数まで動作することが可能である。
また、容器内の寸法が同一であるとすると、本実施例に
係る半導体装置は、従来の半導体装置に比して高出力を
得ることができる。
【００１９】図３は本発明の第２の実施例に係る半導体
装置を示す平面図である。
装置を示す平面図である。
【００２０】本実施例が第１の実施例と異なる点は側壁
部２内の空間が３つの部屋に仕切られていることにあ
り、その他の構成は基本的には第１の実施例と同様であ
るので、図３において図１と同一物には同一符号を付し
てその詳しい説明は省略する。
部２内の空間が３つの部屋に仕切られていることにあ
り、その他の構成は基本的には第１の実施例と同様であ
るので、図３において図１と同一物には同一符号を付し
てその詳しい説明は省略する。
【００２１】本実施例においては、側壁部２内の空間が
導電性金属からなる遮蔽壁１３ａ，１３ｂにより３つの
部屋に仕切られている。そして、各部屋は、遮蔽壁１３
ａ，１３ｂにより電磁気的に分離されている。第１の部
屋にはトランジスタ３ａ、誘電体部材４ａ，６ａ並びに
この誘電体部材４ａ，６ａ上に夫々形成された入力側内
部整合回路５ａ及び出力側内部整合回路７ａが配置され
ている。また、第２の部屋にはトランジスタ３ｂ、誘電
体部材４ｂ，６ｂ並びにこの誘電体部材４ｂ，６ｂ上に
夫々形成された入力側内部整合回路５ｂ及び出力側内部
整合回路７ｂが配置されている。更に、第３の部屋には
トランジスタ３ｃ、誘電体部材４ｃ，６ｃ並びにこの誘
電体部材４ｃ，６ｃ上に夫々形成された入力側内部整合
回路５ｃ及び出力側内部整合回路７ｃが配置されてい
る。
導電性金属からなる遮蔽壁１３ａ，１３ｂにより３つの
部屋に仕切られている。そして、各部屋は、遮蔽壁１３
ａ，１３ｂにより電磁気的に分離されている。第１の部
屋にはトランジスタ３ａ、誘電体部材４ａ，６ａ並びに
この誘電体部材４ａ，６ａ上に夫々形成された入力側内
部整合回路５ａ及び出力側内部整合回路７ａが配置され
ている。また、第２の部屋にはトランジスタ３ｂ、誘電
体部材４ｂ，６ｂ並びにこの誘電体部材４ｂ，６ｂ上に
夫々形成された入力側内部整合回路５ｂ及び出力側内部
整合回路７ｂが配置されている。更に、第３の部屋には
トランジスタ３ｃ、誘電体部材４ｃ，６ｃ並びにこの誘
電体部材４ｃ，６ｃ上に夫々形成された入力側内部整合
回路５ｃ及び出力側内部整合回路７ｃが配置されてい
る。
【００２２】本実施例においては、各トランジスタ及び
内部整合回路を収納する空間の実質的な寸法を従来に比
して低減できると共に、３個のトランジスタ３ａ，３
ｂ，３ｃが並列に動作するため、第１の実施例に比し
て、より高い周波数での動作が可能であると共に、より
大きな出力を得ることができる。
内部整合回路を収納する空間の実質的な寸法を従来に比
して低減できると共に、３個のトランジスタ３ａ，３
ｂ，３ｃが並列に動作するため、第１の実施例に比し
て、より高い周波数での動作が可能であると共に、より
大きな出力を得ることができる。
【００２３】
【発明の効果】以上説明したように本発明においては、
側壁部及びキャップにより形成される空間内に配置され
た複数組の半導体素子が仕切り部材により相互に電磁気
的に分離されているから、容器内部の共振周波数が高
く、従来に比してより一層高い周波数で動作させること
が可能になると共により一層大きな出力を得ることがで
きる。
側壁部及びキャップにより形成される空間内に配置され
た複数組の半導体素子が仕切り部材により相互に電磁気
的に分離されているから、容器内部の共振周波数が高
く、従来に比してより一層高い周波数で動作させること
が可能になると共により一層大きな出力を得ることがで
きる。
【図１】本発明の第１の実施例に係る半導体装置を示す
平面図である。
平面図である。
【図２】（ａ）は図１のＡ−Ａ線による断面図、（ｂ）
は図１のＢ−Ｂ線による断面図である。
は図１のＢ−Ｂ線による断面図である。
【図３】本発明の第２の実施例に係る半導体装置を示す
平面図である。
平面図である。
【図４】従来の半導体装置を示す平面図である。
【図５】図４のＣ−Ｃ線による断面図である。
１；放熱部 ２；側壁部 ３ａ，３ｂ，３ｃ；トランジスタ ４，４ａ，４ｂ，４ｃ，６，６ａ，６ｂ，６ｃ，８ａ，
８ｂ，１０ａ，１０ｂ；誘電体部材 ５，５ａ，５ｂ，５ｃ；入力側内部整合回路 ７，７ａ，７ｂ，７ｃ；出力側内部整合回路 ９ａ，９ｂ；引き出し電極 １１ａ，１１ｂ；リード電極 １２；金ワイヤ １３，１３ａ，１３ｂ；遮蔽壁 １４；キャップ
８ｂ，１０ａ，１０ｂ；誘電体部材 ５，５ａ，５ｂ，５ｃ；入力側内部整合回路 ７，７ａ，７ｂ，７ｃ；出力側内部整合回路 ９ａ，９ｂ；引き出し電極 １１ａ，１１ｂ；リード電極 １２；金ワイヤ １３，１３ａ，１３ｂ；遮蔽壁 １４；キャップ
Claims (2)
- 【請求項１】 導電性の側壁部及びキャップにより形成
される空間内に複数組の半導体素子が封止された半導体
装置において、前記空間内に前記複数組の半導体素子を
電磁気的に相互に分離する仕切り部材が設けられている
ことを特徴とする半導体装置。 - 【請求項２】 前記複数組の半導体素子にはマイクロ波
帯の信号が与えられることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3268418A JPH0583010A (ja) | 1991-09-19 | 1991-09-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3268418A JPH0583010A (ja) | 1991-09-19 | 1991-09-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0583010A true JPH0583010A (ja) | 1993-04-02 |
Family
ID=17458213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3268418A Pending JPH0583010A (ja) | 1991-09-19 | 1991-09-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0583010A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10308478A (ja) * | 1997-03-05 | 1998-11-17 | Toshiba Corp | 半導体モジュール |
| EP1753024A1 (en) * | 2005-07-11 | 2007-02-14 | Kabushiki Kaisha Toshiba | High frequency package device |
| JPWO2007125633A1 (ja) * | 2006-04-28 | 2009-09-10 | 株式会社東芝 | 高周波用半導体装置 |
| DE102016221073A1 (de) | 2015-11-16 | 2017-05-18 | Mitsubishi Electric Corporation | Mikrowellen- und Millimeter-Wellen-Gehäuse |
-
1991
- 1991-09-19 JP JP3268418A patent/JPH0583010A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10308478A (ja) * | 1997-03-05 | 1998-11-17 | Toshiba Corp | 半導体モジュール |
| EP1753024A1 (en) * | 2005-07-11 | 2007-02-14 | Kabushiki Kaisha Toshiba | High frequency package device |
| US7888797B2 (en) | 2005-07-11 | 2011-02-15 | Kabushiki Kaisha Toshiba | High frequency package device with internal space having a resonant frequency offset from frequency used |
| JPWO2007125633A1 (ja) * | 2006-04-28 | 2009-09-10 | 株式会社東芝 | 高周波用半導体装置 |
| US7667322B2 (en) * | 2006-04-28 | 2010-02-23 | Kabushiki Kaisha Toshiba | High-frequency semiconductor device |
| US7994637B2 (en) | 2006-04-28 | 2011-08-09 | Kabushiki Kaisha Toshiba | High-frequency semiconductor device |
| EP2015392A4 (en) * | 2006-04-28 | 2011-09-07 | Toshiba Kk | HIGH FREQUENCY SEMICONDUCTOR DEVICE |
| DE102016221073A1 (de) | 2015-11-16 | 2017-05-18 | Mitsubishi Electric Corporation | Mikrowellen- und Millimeter-Wellen-Gehäuse |
| US10340224B2 (en) | 2015-11-16 | 2019-07-02 | Mitsubishi Electric Corporation | Microwave and millimeter wave package |
| DE102016221073B4 (de) | 2015-11-16 | 2023-06-15 | Mitsubishi Electric Corporation | Mikrowellen- und Millimeter-Wellen-Gehäuse |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3651434A (en) | Microwave package for holding a microwave device, particularly for strip transmission line use, with reduced input-output coupling | |
| US6335669B1 (en) | RF circuit module | |
| US7362576B2 (en) | Radio frequency module | |
| JP6243510B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| US4901203A (en) | Hybrid integrated circuit module assembly | |
| US3515952A (en) | Mounting structure for high power transistors | |
| GB1130666A (en) | A semiconductor device | |
| JP2001085569A (ja) | 高周波回路装置 | |
| US4950427A (en) | Transistor device | |
| JPS59165441A (ja) | 電力用半導体装置 | |
| US7994637B2 (en) | High-frequency semiconductor device | |
| US3611059A (en) | Transistor assembly | |
| JP2589344B2 (ja) | 高周波半導体装置 | |
| JP2000243877A (ja) | 半導体装置用パッケージとその実装構造 | |
| JP2970027B2 (ja) | マイクロ波用半導体装置 | |
| JPS63204807A (ja) | 高周波半導体装置 | |
| JPS6056298B2 (ja) | 半導体装置 | |
| JP2854460B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08293571A (ja) | パッケージおよびそれを用いた半導体集積回路装置 | |
| JP2000323595A (ja) | 半導体装置 | |
| JP2701643B2 (ja) | 半導体容器 | |
| JPS633440A (ja) | 半導体素子用容器 | |
| KR810001730B1 (ko) | 반도체 장치 | |
| JPS59112701A (ja) | マイクロ波集積回路 | |
| JPH0454701A (ja) | 半導体モジュールの入出力端子 |