JPH0583878B2 - - Google Patents
Info
- Publication number
- JPH0583878B2 JPH0583878B2 JP60059812A JP5981285A JPH0583878B2 JP H0583878 B2 JPH0583878 B2 JP H0583878B2 JP 60059812 A JP60059812 A JP 60059812A JP 5981285 A JP5981285 A JP 5981285A JP H0583878 B2 JPH0583878 B2 JP H0583878B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- circuit
- logic circuit
- period
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02A—TECHNOLOGIES FOR ADAPTATION TO CLIMATE CHANGE
- Y02A30/00—Adapting or protecting infrastructure or their operation
- Y02A30/27—Relating to heating, ventilation or air conditioning [HVAC] technologies
- Y02A30/274—Relating to heating, ventilation or air conditioning [HVAC] technologies using waste energy, e.g. from internal combustion engine
Landscapes
- Tests Of Electronic Circuits (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数の論理回路ブロツクから構成され
る装置における論理回路試験方式に関する。
る装置における論理回路試験方式に関する。
例えばデイジタル交換機は多数の論理回路ブロ
ツクから構成されており、各論理回路ブロツクは
それぞれ異なる周期を有するクロツク信号に同期
して動作する。例えば１タイムスロツト周期で動
作する論理回路ブロツク、１フレーム周期（＝32
タイムスロツト周期）で動作する論理回路ブロツ
ク、更に１マルチフレーム周期（＝16フレーム周
期）で動作する論理回路ブロツク１等が含まれ
る。
ツクから構成されており、各論理回路ブロツクは
それぞれ異なる周期を有するクロツク信号に同期
して動作する。例えば１タイムスロツト周期で動
作する論理回路ブロツク、１フレーム周期（＝32
タイムスロツト周期）で動作する論理回路ブロツ
ク、更に１マルチフレーム周期（＝16フレーム周
期）で動作する論理回路ブロツク１等が含まれ
る。
かかる各種論理回路ブロツクから構成される装
置を試験する為に、長周期を有するクロツク信号
で動作する論理回路ブロツクも、極力短時間以内
に試験可能とすることが望ましい。
置を試験する為に、長周期を有するクロツク信号
で動作する論理回路ブロツクも、極力短時間以内
に試験可能とすることが望ましい。
第２図は従来ある論理回路試験方式の一例を示
す図である。
す図である。
第２図において、論理回路ブロツク１乃至４
は、それぞれ異なる周期Ｔ１乃至Ｔ４を有するク
ロツク信号CL１乃至CL４をタイミング発生回路
５から供給されて動作する。クロツク信号CL２
の周期Ｔ２はクロツク信号CL１の周期Ｔ１のN2
倍であり、またクロツク信号CL３の周期Ｔ３は
クロツク信号CL２の周期Ｔ２のN3倍であり、更
にクロツク信号CL４の周期Ｔ４はクロツク信号
CL３の周期Ｔ３のN4倍であるとする。但しN2
乃至N4は２以上の整数とする。
は、それぞれ異なる周期Ｔ１乃至Ｔ４を有するク
ロツク信号CL１乃至CL４をタイミング発生回路
５から供給されて動作する。クロツク信号CL２
の周期Ｔ２はクロツク信号CL１の周期Ｔ１のN2
倍であり、またクロツク信号CL３の周期Ｔ３は
クロツク信号CL２の周期Ｔ２のN3倍であり、更
にクロツク信号CL４の周期Ｔ４はクロツク信号
CL３の周期Ｔ３のN4倍であるとする。但しN2
乃至N4は２以上の整数とする。
かかる論理回路ブロツク１乃至４の動作試験を
行う場合に、従来はタイミング発生回路５からそ
れぞれ供給されるクロツク信号CL１乃至CL４に
よる動作を確認していた。従つて論理回路ブロツ
ク２は論理回路ブロツク１のN2倍の周期でしか
動作せず、また論理回路ブロツク３は論理回路ブ
ロツク１のN2×N3倍の周期でしか動作せず、更
に論理回路ブロツク４は論理回路ブロツク１の
N2×N3×N4倍の周期でしか動作しない為、論
理回路ブロツク４を試験する為には長時間を要
し、その間短時間で動作試験が終了した論理回路
ブロツク１乃至３は、無用の試験動作を繰返すこ
ととなる。
行う場合に、従来はタイミング発生回路５からそ
れぞれ供給されるクロツク信号CL１乃至CL４に
よる動作を確認していた。従つて論理回路ブロツ
ク２は論理回路ブロツク１のN2倍の周期でしか
動作せず、また論理回路ブロツク３は論理回路ブ
ロツク１のN2×N3倍の周期でしか動作せず、更
に論理回路ブロツク４は論理回路ブロツク１の
N2×N3×N4倍の周期でしか動作しない為、論
理回路ブロツク４を試験する為には長時間を要
し、その間短時間で動作試験が終了した論理回路
ブロツク１乃至３は、無用の試験動作を繰返すこ
ととなる。
以上の説明から明らかな如く、従来ある論理回
路試験方式においては、タイミング発生回路５か
らそれぞれ供給されるクロツク信号CL１乃至CL
４をその侭使用して動作試験を行つていた。従つ
て試験時間が長くなる問題点があつた。
路試験方式においては、タイミング発生回路５か
らそれぞれ供給されるクロツク信号CL１乃至CL
４をその侭使用して動作試験を行つていた。従つ
て試験時間が長くなる問題点があつた。
本発明は下記の手段を講ずることにより、前記
問題点を解決する。
問題点を解決する。
即ち本発明においては、基本周期を有する基本
クロツク信号を発生する基本クロツク発生回路を
設ける。
クロツク信号を発生する基本クロツク発生回路を
設ける。
また試験モード信号が入力されぬ場合には基本
クロツク発生回路が出力する基本クロツク信号を
選択して出力し、試験モード信号が入力された場
合には外部から供給される外部クロツク信号を選
択して出力する選択回路を設ける。
クロツク発生回路が出力する基本クロツク信号を
選択して出力し、試験モード信号が入力された場
合には外部から供給される外部クロツク信号を選
択して出力する選択回路を設ける。
更に複数の計数回路を設けて互いに縦続接続す
る。
る。
試験モード信号が入力されぬ場合には、各計数
回路は選択回路が出力する基本クロツク信号また
は前段の計数回路から供給されるクロツク信号を
所定回数計数して各論理回路ブロツクが必要とす
る周期のクロツク信号を作成して該当する論理回
路ブロツクおよび次段の計数回路に供給する。
回路は選択回路が出力する基本クロツク信号また
は前段の計数回路から供給されるクロツク信号を
所定回数計数して各論理回路ブロツクが必要とす
る周期のクロツク信号を作成して該当する論理回
路ブロツクおよび次段の計数回路に供給する。
また試験モード信号が入力された場合には、各
計数回路は選択回路が出力する外部クロツク信号
または前段の計数回路から供給されるクロツク信
号を１回計数して該当する論理回路ブロツクおよ
び次段の計数回路に伝達する。
計数回路は選択回路が出力する外部クロツク信号
または前段の計数回路から供給されるクロツク信
号を１回計数して該当する論理回路ブロツクおよ
び次段の計数回路に伝達する。
即ち本発明によれば、試験モード信号が入力さ
れる場合には所定周期のクロツク信号が所要の論
理回路ブロツクに供給され、試験モード信号が入
力された場合には外部から設定された試験に適し
た周期のクロツク信号が各論理回路ブロツクに供
給される為、総ての論理回路ブロツクが短時間で
動作試験が可能となる。
れる場合には所定周期のクロツク信号が所要の論
理回路ブロツクに供給され、試験モード信号が入
力された場合には外部から設定された試験に適し
た周期のクロツク信号が各論理回路ブロツクに供
給される為、総ての論理回路ブロツクが短時間で
動作試験が可能となる。
以下、本発明の一実施例を図面により説明す
る。第２図は本発明の一実施例による論理回路試
験方式を示す図である。なお、全図を通じて同一
符号は同一対象物を示す。
る。第２図は本発明の一実施例による論理回路試
験方式を示す図である。なお、全図を通じて同一
符号は同一対象物を示す。
第１図においては、論理回路ブロツク１乃至４
に供給されるクロツク信号CL１乃至CL４は、基
本クロツク発生回路６、選択回路７および計数回
路８乃至１１により作成される。また論理回路ブ
ロツク１乃至４の動作試験を行う為に、選択回路
７には外部クロツク信号ECLが外部から供給さ
れ、また選択回路７および計数回路８乃至１１に
は試験モード信号TMが入力される。
に供給されるクロツク信号CL１乃至CL４は、基
本クロツク発生回路６、選択回路７および計数回
路８乃至１１により作成される。また論理回路ブ
ロツク１乃至４の動作試験を行う為に、選択回路
７には外部クロツク信号ECLが外部から供給さ
れ、また選択回路７および計数回路８乃至１１に
は試験モード信号TMが入力される。
第１図において、基本クロツク発生回路６は、
論理回路ブロツク１乃至４が必要とする周期Ｔ１
乃至Ｔ４の基本となる周期Ｔ０（但しT0＝T1／
N1とする、なおN1は正の整数とする）を有する
基本クロツク信号CL０を発生し、選択回路７に
供給する。
論理回路ブロツク１乃至４が必要とする周期Ｔ１
乃至Ｔ４の基本となる周期Ｔ０（但しT0＝T1／
N1とする、なおN1は正の整数とする）を有する
基本クロツク信号CL０を発生し、選択回路７に
供給する。
一方、論理回路ブロツク１乃至４が通常の運用
モードにある場合には、試験モード信号TMは選
択回路７および計数回路８乃至１１に入力されな
い。かかる場合には、選択回路７は基本クロツク
発生回路６から供給される基本クロツク信号CL
０を選択して出力する。
モードにある場合には、試験モード信号TMは選
択回路７および計数回路８乃至１１に入力されな
い。かかる場合には、選択回路７は基本クロツク
発生回路６から供給される基本クロツク信号CL
０を選択して出力する。
計数回路８は、選択回路７が出力する基本クロ
ツク信号CL０をN1回計数して周期Ｔ１を有する
クロツク信号CL１を作成し、論理回路ブロツク
１に供給すると共に次段の計数回路９に供給す
る。
ツク信号CL０をN1回計数して周期Ｔ１を有する
クロツク信号CL１を作成し、論理回路ブロツク
１に供給すると共に次段の計数回路９に供給す
る。
また計数回路９は、前段の計数回路８から供給
されるクロツク信号CL１をN2回計数して周期Ｔ
２を有するクロツク信号CL２を作成し、論理回
路ブロツク２に供給すると共に次段の計数回路１
０に供給する。
されるクロツク信号CL１をN2回計数して周期Ｔ
２を有するクロツク信号CL２を作成し、論理回
路ブロツク２に供給すると共に次段の計数回路１
０に供給する。
また計数回路１０は、前段の計数回路９から供
給されるクロツク信号CL２をN3回計数して周期
Ｔ３を有するクロツク信号CL３を作成し、論理
回路ブロツク３に供給すると共に次段の計数回路
１１に供給する。
給されるクロツク信号CL２をN3回計数して周期
Ｔ３を有するクロツク信号CL３を作成し、論理
回路ブロツク３に供給すると共に次段の計数回路
１１に供給する。
更に計数回路１１は、前段の計数回路１０から
供給されるクロツク信号CL３をN4回計数して周
期Ｔ４を有するクロツク信号CL４を作成し、論
理回路ブロツク３に供給する。
供給されるクロツク信号CL３をN4回計数して周
期Ｔ４を有するクロツク信号CL４を作成し、論
理回路ブロツク３に供給する。
次に論理回路ブロツク１を動作試験する場合に
は、各論理回路ブロツク１乃至４の動作試験に適
した周期Ｔ５を有する外部クロツク信号ECLを
選択回路７に供給し、また試験モード信号TMを
選択回路７および各計数回路８乃至１１に入力す
る。
は、各論理回路ブロツク１乃至４の動作試験に適
した周期Ｔ５を有する外部クロツク信号ECLを
選択回路７に供給し、また試験モード信号TMを
選択回路７および各計数回路８乃至１１に入力す
る。
試験モード信号TMを入力された選択回路７は
外部クロツク信号ECLを選択し、計数回路８に
供給する。
外部クロツク信号ECLを選択し、計数回路８に
供給する。
試験モード信号TMを入力された計数回路８
は、選択回路７から供給される外部クロツク信号
ECLを１回計数して外部クロツク信号ECLと同
一周期Ｔ５を有するクロツク信号CL１を作成し、
論理回路ブロツク１に供給すると共に次段の計数
回路９に供給する。
は、選択回路７から供給される外部クロツク信号
ECLを１回計数して外部クロツク信号ECLと同
一周期Ｔ５を有するクロツク信号CL１を作成し、
論理回路ブロツク１に供給すると共に次段の計数
回路９に供給する。
また試験モード信号TMを入力された計数回路
９は、前段の計数回路８から供給されるクロツク
信号CL１を１回計数してクロツク信号CL１、即
ち外部クロツク信号ECLと同一周期Ｔ５を有す
るクロツク信号CL２を作成し、論理回路ブロツ
ク２に供給すると共に次段の計数回路１０に供給
する。
９は、前段の計数回路８から供給されるクロツク
信号CL１を１回計数してクロツク信号CL１、即
ち外部クロツク信号ECLと同一周期Ｔ５を有す
るクロツク信号CL２を作成し、論理回路ブロツ
ク２に供給すると共に次段の計数回路１０に供給
する。
また試験モード信号TMを入力された計数回路
１０は、前段の計数回路９から供給されるクロツ
ク信号CL２を１回計数してクロツク信号CL２、
即ち外部クロツク信号ECLと同一周期Ｔ５を有
するクロツク信号CL３を作成し、論理回路ブロ
ツク２に供給すると共に次段の計数回路１１に供
給する。
１０は、前段の計数回路９から供給されるクロツ
ク信号CL２を１回計数してクロツク信号CL２、
即ち外部クロツク信号ECLと同一周期Ｔ５を有
するクロツク信号CL３を作成し、論理回路ブロ
ツク２に供給すると共に次段の計数回路１１に供
給する。
更に試験モード信号TMを入力された計数回路
１１は、前段の計数回路１０から供給されるクロ
ツク信号CL３を１回計数してクロツク信号CL
３、即ち外部クロツク信号ECLと同一周期Ｔ５
を有するクロツク信号CL４を作成し、論理回路
ブロツク２に供給する。
１１は、前段の計数回路１０から供給されるクロ
ツク信号CL３を１回計数してクロツク信号CL
３、即ち外部クロツク信号ECLと同一周期Ｔ５
を有するクロツク信号CL４を作成し、論理回路
ブロツク２に供給する。
以上の説明から明らかな如く、本実施例によれ
ば、各計数回路８乃至１１から各論理回路ブロツ
ク１乃至４に供給されるクロツク信号CL１乃至
CL４は、試験モード信号TMが入力されぬ場合
にはそれぞれ周期Ｔ１乃至Ｔ４を有するが、試験
モード信号TMが入力された場合には総て動作試
験に適する如く設定された外部クロツク信号
ECLと同一周期Ｔ５となる。従つて各論理回路
ブロツク１乃至４が同一周期Ｔ５で動作試験が可
能となり、試験時間が短縮される。
ば、各計数回路８乃至１１から各論理回路ブロツ
ク１乃至４に供給されるクロツク信号CL１乃至
CL４は、試験モード信号TMが入力されぬ場合
にはそれぞれ周期Ｔ１乃至Ｔ４を有するが、試験
モード信号TMが入力された場合には総て動作試
験に適する如く設定された外部クロツク信号
ECLと同一周期Ｔ５となる。従つて各論理回路
ブロツク１乃至４が同一周期Ｔ５で動作試験が可
能となり、試験時間が短縮される。
なお、第１図はあく迄本発明の一実施例に過ぎ
ず、例えば論理回路ブロツクの種類および各論理
回路ブロツクの必要とするクロツク信号の周期は
図示するものに限定さられることは無く、他に幾
多の変形が考慮されるが、何れの場合にも本発明
の効果は変わらない。
ず、例えば論理回路ブロツクの種類および各論理
回路ブロツクの必要とするクロツク信号の周期は
図示するものに限定さられることは無く、他に幾
多の変形が考慮されるが、何れの場合にも本発明
の効果は変わらない。
以上、本発明によれば、試験モード信号が入力
される場合には所定周期のクロツク信号が所要の
論理回路ブロツクに供給され、試験モード信号が
入力された場合には外部から設定された試験に適
した周期のクロツク信号が各論理回路ブロツクに
供給される為、総ての論理回路ブロツクが短時間
で動作試験が可能となる。
される場合には所定周期のクロツク信号が所要の
論理回路ブロツクに供給され、試験モード信号が
入力された場合には外部から設定された試験に適
した周期のクロツク信号が各論理回路ブロツクに
供給される為、総ての論理回路ブロツクが短時間
で動作試験が可能となる。
第１図は本発明の一実施例による論理回路試験
方式を示す図、第２図は従来ある論理回路試験方
式の一例を示す図である。 図において、１乃至４は論理回路ブロツク、５
はタイミング発生回路、６は基本クロツク発生回
路、７は選択回路、８乃至１１は計数回路、CL
０は基本クロツク信号、CL１乃至CL５はクロツ
ク信号、ECLは外部クロツク信号、Ｔ０乃至Ｔ
５は周期、TMは試験モード信号、を示す。
方式を示す図、第２図は従来ある論理回路試験方
式の一例を示す図である。 図において、１乃至４は論理回路ブロツク、５
はタイミング発生回路、６は基本クロツク発生回
路、７は選択回路、８乃至１１は計数回路、CL
０は基本クロツク信号、CL１乃至CL５はクロツ
ク信号、ECLは外部クロツク信号、Ｔ０乃至Ｔ
５は周期、TMは試験モード信号、を示す。
Claims (1)
- １ それぞれ異なる周期から構成されるクロツク
信号で動作する複数の論理回路ブロツクを有する
装置において、基本周期を有する基本クロツク信
号を発生する基本クロツク発生回路と、試験モー
ド信号が入力されぬ場合には前記基本クロツク発
生回路が出力する基本クロツク信号を選択して出
力し、該試験モード信号が入力された場合には外
部から供給される外部クロツク信号を選択して出
力する選択回路と、前記試験モード信号が入力さ
れぬ場合には前記選択回路が出力する前記基本ク
ロツク信号または前段の計数回路から供給される
クロツク信号を所定回数計数して前記各論理回路
ブロツクが必要とする周期のクロツク信号を作成
して該当する論理回路ブロツクおよび次段の計数
回路に供給し、前記試験モード信号が入力された
場合には前記選択回路が出力する前記外部クロツ
ク信号または前段の計数回路から供給されるクロ
ツク信号を１回計数して前記該当する論理回路ブ
ロツクおよび次段の計数回路に伝達する互いに縦
続接続された複数の計数回路とを設けることを特
徴とする論理回路試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60059812A JPS61217778A (ja) | 1985-03-25 | 1985-03-25 | 論理回路試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60059812A JPS61217778A (ja) | 1985-03-25 | 1985-03-25 | 論理回路試験方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61217778A JPS61217778A (ja) | 1986-09-27 |
| JPH0583878B2 true JPH0583878B2 (ja) | 1993-11-29 |
Family
ID=13124018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60059812A Granted JPS61217778A (ja) | 1985-03-25 | 1985-03-25 | 論理回路試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61217778A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161052A (ja) * | 1982-03-19 | 1983-09-24 | Toshiba Corp | テスト回路 |
-
1985
- 1985-03-25 JP JP60059812A patent/JPS61217778A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61217778A (ja) | 1986-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900014970A (ko) | 동기 회로 | |
| KR890017866A (ko) | 필터회로 | |
| JPH0292012A (ja) | パルス発生回路 | |
| US4236114A (en) | Apparatus for generating pulse width modulated waves | |
| JPH0682146B2 (ja) | スキヤンパス方式の論理集積回路 | |
| CN100581060C (zh) | 产生短时同步延迟信号的电路及使用该电路的倍频电路 | |
| KR100291126B1 (ko) | 복수개의서브-회로및클럭신호재생회로를구비하는회로장치 | |
| KR0170720B1 (ko) | 디지탈/아날로그 변환기 인터페이스 장치 | |
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| JPS61217778A (ja) | 論理回路試験方式 | |
| JPS609286B2 (ja) | タイミング信号発生回路 | |
| JP2536135B2 (ja) | シリアル／パラレル変換回路 | |
| JP2000353939A (ja) | クロック信号同期式フリップフロップ回路 | |
| JPH0374951A (ja) | 同期化回路 | |
| JPS6160456B2 (ja) | ||
| JP2564105Y2 (ja) | パルス生成器 | |
| KR960000814Y1 (ko) | N분주 클록발생 회로 | |
| JPH04215079A (ja) | タイミング発生器 | |
| JPH0145774B2 (ja) | ||
| JP2748401B2 (ja) | 誤りパルス計数回路 | |
| JPH09145803A (ja) | テストモード設定回路 | |
| JPH04207897A (ja) | 通話路速度変換回路 | |
| JPS63276915A (ja) | タイミング信号発生回路 | |
| JPS62126371A (ja) | デイジタル回路のテスト信号発生回路 | |
| JPS60237714A (ja) | デイジタル信号発生装置 |