JPH0584932B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は命令の再試行機能を有する情報装置に
関し、特に命令再試行の制御方式に関する。

（従来の技術） 従来、この種の命令再試行機能を有する情報処
理装置においては、命令再試行の成功回数に関
し、以下のような二つの制御方式が採用されてい
た。

第１の制御方式は再試行が成功する限り永久に
再試行を許すものであり、第２の制御方式は再試
行の成功回数をカウントして、ある一定の回数に
なつたときには以後の再試行を中止するものであ
る。

（発明が解決しようとする問題点） 上述した従来の第１の制御方式では、間欠障害
に対してかなり有効であるが、ほぼ固定的に、且
つ、バースト的に障害が生じたケースでは命令の
再試行によるオーバヘツドにより全体の性能が低
下し、障害の性質によつては２ビツトエラーを誘
発してデータ化けの原因にもなりうるという欠点
がある。

上述した従来の第２の制御方式では、ほぼ固定
的、且つ、バースト的に障害が生じたケースでは
有効であるが、逆に間欠障害が発生し、いつたん
再試行の成功回数が一定値になつたケースでは再
試行により回復可能な間欠障害であつても、以
後、回復できないという欠点がある。

また、従来の装置では、再試行の成功回数のス
レシユホールド値が固定的であつて、容易に変更
できないという欠点がある。

本発明の目的は、論理装置の命令再試行成功時
に再試行回数をカウントすると同時に時間監視を
開始し、ある一定時間内に命令再試行の成功回数
が一定値に達したときには、以後の命令再試行を
禁止し、ある一定の時間内に命令再試行の成功回
数が一定値に至らないときには、命令再試行の成
功回数の履歴をクリアして障害の間欠／固定を切
りわけることによつて上記欠点を除去し、固定
的、且つ、バースト的に障害が生じたケース、あ
るいは間欠障害が発生してからいつたん再試行の
成功回数が一定値になつたケースであつても有効
な命令再試行制御方式を提供することにある。

（問題点を解決するための手段） 本発明による命令再試行制御方式は、命令再試
行制御回路と、命令再試行成功検出報告回路と、
命令再試行成功検出報告回路と、カウンタ手段
と、カウンタオーバフロー検出回路と、カウンタ
表示装置と、時間計数回路と、タイマレジスタ
と、タイマレジスタオール０検出回路と、プログ
ラム命令実行制御回路とを具備して構成したもの
である。

命令再試行制御回路は、命令の再試行機能をも
つ論理装置の命令再試行を制御するためのもので
ある。

命令再試行成功検出報告回路は、命令再試行の
成功を検出して報告するためのものである。

カウンタ手段は、プログラム命令により値を設
定できるとともに、実行を計数するためのもので
ある。

カウンタオーバフロー検出回路は、カウンタ手
段の内容値が予め定められた値になつたことを検
出するためのものである。

カウンタ表示回路は、カウンタ手段の内容値の
有効／無効をプログラム命令により設定するため
のものである。

時間計数回路は、時間間隔を計数するためのも
のである。

タイマレジスタは、プログラム命令により値を
設定することができるとともに、時間計数回路に
より値を計数するためのものである。

タイマレジスタオール０検出回路は、タイマレ
ジスタの値が予め定められた値になつたことを検
出するためのものである。

プログラム命令実行制御回路は、命令再試行の
成功が報告されたときにカウンタ表示回路が無効
を表わしているならば、プログラム命令によりカ
ウンタ表示回路へ有効を表示させるとともに、カ
ウンタ手段とタイマレジスタとにそれぞれ一定の
値を設定しておき、以後、命令再試行の成功が報
告されるごとにカウンタ手段の内容値を計数し、
カウンタ手段の内容値が予め定められた値になつ
たときには命令再試行を禁止するとともに、タイ
マレジスタの内容が予め定められた値になつたな
らばカウンタ表示回路に無効を表示させるための
ものである。

（実施例） 次に、本発明について図面を参照して説明す
る。

第１図は、本発明による命令再試行制御方式の
一実施例を示すブロツク図である。第１図におい
て、１２は論理装置、１３は保守診断装置、１は
論理装置１２の命令再試行を制御するための命令
再試行制御回路、２は命令再試行制御回路１から
命令再試行制御報告信号線５０を介して出力され
た論理装置１２の命令再試行の成功／不成功を検
出し、保守診断装置１３へ報告するための命令再
試行成功検出報告回路である。３は保守診断装置
１３で実行されるプログラム命令を制御するため
のプログラム命令実行制御回路である。命令再試
行成功検出報告回路２により論理回路１２の命令
再試行の成功が検出されたとき、命令再試行の成
功は命令再試行成功報告信号線５１を介して命令
再試行成功検出報告回路２からプログラム命令実
行制御回路３へ送出される。

７はプログラム命令実行制御回路３からのプロ
グラム命令によりカウンタデータ信号線６１を介
して送出される値を設定するためのカウンタ７，
９はプログラム命令により設定されるカウンタ７
の値を増分して１ずつ計数するためのカウンタ計
数回路、１４は選択回路である。カウンタ計数回
路９により１ずつ増分して更新されたデータは、
カウンタ更新信号線５７を介してカウンタ７に設
定される。６はプログラム命令実行制御回路３か
らカウンタ表示データ信号線５９を介して送出さ
れたプログラム命令によりカウンタ７の内容が有
効であるか否かを設定するためのカウンタ表示回
路である。プログラム命令実行制御回路３から信
号線５９を介してカウンタ表示回路６に送出され
た表示データ信号により、カウンタ表示回路６の
内容はカウンタデイスプレイ信号として信号線６
０上に送出される。

８は命令再試行の成功ごとに１ずつ増分される
カウンタ７の値がオーバーフローしたとき、これ
を検出するためのカウンタオーバーフロー検出回
路である。カウンタ７のオーバーフローは信号線
５８を介してプログラム命令実行制御回路３に通
知される。プログラム命令実行制御回路３によ
り、時間はタイマセツト信号線５３を介してタイ
マレジスタ４に設定される。タイマレジスタ４の
内容は、信号線６上のタイマデータ信号によつて
示される。１０はタイマレジスタ７の値をある一
定の時間間隔ごとに１ずつ減分して更新するため
の時間計数回路である。時間計数回路１０により
計数された値は、タイマ更新信号線５５を介して
タイマレジスタ４に設定される。５はタイマレジ
スタ４の内容がオール０になつたことを検出する
ためのタイマレジスタオール０検出回路である。
タイマレジスタオール０検出回路５は、タイマレ
ジスタ４の内容がオール０になつたことをタイマ
レジスタオール０検出信号線５４を介してプログ
ラム命令実行制御回路３に通知する。

１１，１４はそれぞれ選択回路であり、それぞ
れ信号線６２，６３上の制御信号により制御され
る。命令の再試行が不可能な場合には、信号線５
２を介して命令再試行禁止信号がプログラム命令
実行制御回路３から命令再試行制御回路１に送出
される。

次に、第１図に示す本実施例の動作について詳
細に説明する。

論理装置１２において障害が発生して命令再試
行制御回路１により命令が再試行されると、信号
線５０上の命令再試行報告信号により命令再試行
の成功／不成功が命令再試行成功検出回路２に通
知される。命令再試行成功検出報告回路２で命令
再試行の成功が確認された場合には、信号線５１
上の命令再試行成功報告信号により上記再試行の
成功がプログラム命令実行制御回路３に通知され
る。プログラム命令実行制御回路３は、信号線６
０上のカウンタデイスプレイ信号を用いてカウン
タ表示回路６の内容を読出し、カウンタ７の内容
が有効であるか、あるいは無効であるかを判断す
る。

まず、命令再試行の成功が報告されたとき、カ
ウンタ表示回路６によりカウンタ７の内容が無効
になつているものとする。プログラム命令実行制
御回路３はプログラム命令により、信号線６２上
の制御信号に応じて制御を行い、信号線６１上の
カウンタデータ信号に従つてカウンタ７に命令の
再試行が一回であることを示すデータ“１”を格
納するよう指示する。同時に、プログラム命令実
行制御回路３は信号線５９上のカウンタ表示デー
タ信号を用いてカウンタ７の内容が有効であるこ
とを示すデータをカウンタ表示回路６に格納す
る。このとき、プログラム命令実行制御回路３は
信号線６３上の制御信号により動作し、信号線５
３上のタイマセツト信号を用いてタイマレジスタ
４にタイマ値ｎを設定する。以後、タイマレジス
タ７の内容は一定の時間間隔ごとに、時間計数回
路１０により１ずつ減分されて更新されていく。
よつて、ｉ回の更新によりタイマレジスタ７の内
容は（ｎ−ｉ）になる。

次に、命令再試行の成功が報告されたとき、カ
ウンタ表示回路６１によりカウンタ７の内容が有
効になつているものとする。

プログラム命令制御回路３は信号線６２上の制
御信号により動作し、カウンタ計数回路９により
１だけ増分した値をカウンタ７に設定するように
プログラム命令に従つて制御する。斯かる動作に
よりカウンタ７の値が更新されたとき、カウンタ
オーバーフロー検出回路８によつてカウンタ７の
オーバーフローが検出されると、信号線５８上の
カウンタオーバーフロー信号によりオーバーフロ
ー状態がプログラム命令実行制御回路３に通知さ
れる。カウンタオーバーフロー信号によつてカウ
ンタ７のオーバーフローを検出したプログラム命
令実行制御回路３は、信号線５２上の命令再試行
禁止指示信号により命令再試行制御回路１に対し
て以後の命令再試行を禁止するように指示する。

次に、ある一定の時間間隔ごとに時間計数回路
１０によりタイマレジスタ４の内容が１ずつ減分
され、タイマレジスタオール０検出回路５により
タイマレジスタ４の内容がオール０になつたこと
が検出されたものとする。タイマレジスタ４の内
容がオール０になつたことはタイマレジスタオー
ル０検出回路５により検出され、信号線５４上の
タイマレジスタオール０検出信号によりプログラ
ム命令実行制御回路３に通知される。プログラム
命令実行制御回路３は、信号線５４上のタイマレ
ジスタオール０検出信号によりタイマレジスタ４
の内容がオール０になつたことを知らされると、
カウンタ表示回路６に対してカウンタ７の内容が
無効になるようにプログラム命令にもとづいて信
号線５９上のカウンタ表示データ信号を設定す
る。すなわち、一定の期間に命令再試行回数があ
る値以内であれば、間欠障害であるとみなして命
令再試行成功回数の履歴を消去する。逆に、一定
の期間に命令再試行成功回数がある値以上になる
と、固定障害とみなして以降の命令再試行を禁止
する。命令再試行回数のスレツシユホールド、お
よび命令再試行回数の監視時間に関しては、該当
論理装置の素子の信頼性、および実際の故障率の
統計により、プログラム命令を弾力的に設定する
ことが可能であり、運用環境やユーザの要求に応
じても簡単に変更することができる。

（発明の効果） 以上説明したように本発明は、論理装置の命令
再試行の成功時に再試行の回数をカウントすると
同時に時間監視を開始し、ある一定の時間内に命
令再試行の成功回数が一定値に達したときには、
以降の命令再試行を禁止し、ある一定の時間内に
命令再試行の成功回数が一定値に至らないときに
は、命令再試行の成功回数の履歴をクリアして障
害の関欠／固定を切りわけることにより、固定障
害時の命令再試行のオーバーヘツドによつてシス
テム全体の性能が低下することを防止できるとい
う効果があり、障害の性質により２ビツトエラー
の誘発を招いてデータ化けが般生するという可能
性を防止できるという効果があり、間欠障害のケ
ースには必ず障害が回復できるという効果があ
る。さらに、命令再試行回数のスレツシユホール
ドおよび命令再試行回数の監視時間が容易に変更
できるという効果がある。

【図面の簡単な説明】

第１図は、本発明による命令再試行制御方式を
実現する一実施例を示すブロツク図である。 １…命令再試行制御回路、２…命令再試行成功
検出報告回路、３…プログラム命令実行制御回
路、４…タイマレジスタ、５…タイマレジスタオ
ール０検出回路、６…カウンタ表示回路、７…カ
ウンタ、８…カウンタオーバーフロー検出回路、
９…カウンタ計数回路、１１，１４…選択回路、
１０…時間計数回路、１２…論理装置、１３…保
守診断装置、５０〜６３…信号線。

Claims (1)

【特許請求の範囲】
1. １ 命令の再試行機能をもつ論理装置の命令再試
   行を制御するための命令再試行制御回路と、前記
   命令再試行の成功を検出して報告するための命令
   再試行成功検出報告回路と、プログラム命令によ
   り値を設定できるとともに実行を計数するための
   カウンタ手段と、前記カウンタ手段の内容値が予
   め定められた値になつたことを検出するためのカ
   ウンタオーバフロー検出回路と、前記カウンタ手
   段の内容値の有効／無効を前記プログラム命令に
   より設定するためのカウンタ表示回路と、時間間
   隔を計数するための時間計数回路と、前記プログ
   ラム命令により値を設定することができるととも
   に前記時間計数回路により値を計数するためのタ
   イマレジスタと、前記タイマレジスタの値が予め
   定められた値になつたことを検出するためのタイ
   マレジスタオール０検出回路と、前記命令再試行
   の成功が報告されたときに前記カウンタ表示回路
   が無効を表わしているならば前記プログラム命令
   により前記カウンタ表示回路へ有効を表示させる
   とともに前記カウンタ手段と前記タイマレジスタ
   とにそれぞれ一定の値を設定しておき、以後、前
   記命令再試行の成功が報告されるごとに前記カウ
   ンタ手段の内容値を計数し、前記カウンタ手段の
   内容値が予め定められた値になつたときには前記
   命令再試行を禁止するとともに、前記タイマレジ
   スタの内容値が予め定められた値になつたならば
   前記カウンタ表示回路に無効を表示させるための
   プログラム命令実行制御回路とを具備して構成し
   たことを特徴とする命令再試行制御方式。