JPH02212954A - メモリ・アクセス・パス診断装置 - Google Patents
メモリ・アクセス・パス診断装置Info
- Publication number
- JPH02212954A JPH02212954A JP1033028A JP3302889A JPH02212954A JP H02212954 A JPH02212954 A JP H02212954A JP 1033028 A JP1033028 A JP 1033028A JP 3302889 A JP3302889 A JP 3302889A JP H02212954 A JPH02212954 A JP H02212954A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- prescribed
- output processor
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
主記憶装置から周辺機器に対するデータ転送を、入出力
プロセッサの制御の下にチャネル処理装置で行う情報処
理装置に関し、 前記主記憶装置とチャネル処理装置間のデータ転送を診
断することを目的とし、 一定時間間隔毎に、前記入出力プロセッサに割り込み要
求を出す手段と、前記入出力プロセッサのアイドル状態
中に、前記割り込み要求を受け付ける手段と、前記割り
込みが所定回数に達したことを検出する割り込み回数検
出手段と、前記割り込み回数検出手段から所定数が検出
されたら、所定のデータを主記憶装置に書き込んだ後に
、前記書き込まれたデータを読み出し、書き込み前のデ
ータと読み出し後のデータの比較を行う比較手段を有す
る構成とする。
プロセッサの制御の下にチャネル処理装置で行う情報処
理装置に関し、 前記主記憶装置とチャネル処理装置間のデータ転送を診
断することを目的とし、 一定時間間隔毎に、前記入出力プロセッサに割り込み要
求を出す手段と、前記入出力プロセッサのアイドル状態
中に、前記割り込み要求を受け付ける手段と、前記割り
込みが所定回数に達したことを検出する割り込み回数検
出手段と、前記割り込み回数検出手段から所定数が検出
されたら、所定のデータを主記憶装置に書き込んだ後に
、前記書き込まれたデータを読み出し、書き込み前のデ
ータと読み出し後のデータの比較を行う比較手段を有す
る構成とする。
本発明は情報処理システムの主記憶装置（以下ＭＳＵと
略す）、主記憶制御装置（以下、ＭＣＵと略す）、チャ
ネル処理装置（以下、ＣＨＰと略す）間のメモリ・アク
セス・バスの診断方式に関する。
略す）、主記憶制御装置（以下、ＭＣＵと略す）、チャ
ネル処理装置（以下、ＣＨＰと略す）間のメモリ・アク
セス・バスの診断方式に関する。
情報処理装置に於いて、データの高速処理は勿論のこと
、結果として出力されるデータの正当性も又！嬰である
。様々なユニット或いは装置間で行われているデータ転
送では、障害検出回路を通して受け取られたデータは正
当なものであるとして扱われている０例えば、Ｃ）（Ｐ
とＭＣｔＪ間、又前記ＭＣＵとＭＳｔＪ間では障害検出
回路を通してデータ転送が行われている。
、結果として出力されるデータの正当性も又！嬰である
。様々なユニット或いは装置間で行われているデータ転
送では、障害検出回路を通して受け取られたデータは正
当なものであるとして扱われている０例えば、Ｃ）（Ｐ
とＭＣｔＪ間、又前記ＭＣＵとＭＳｔＪ間では障害検出
回路を通してデータ転送が行われている。
さて、データ転送中に発生するデータ化けとして、デー
タ自身の破壊、アドレス部の破壊による指定外領域への
メモリ・アクセス、データ転送されたデータ自身の喪失
等がある３これら障害の発生は、良く知られているパリ
ティ・チエツクやＥＣＣ＠路等の障害検出回路にて殆ど
の障害は検出され、回復処理が行われる。
タ自身の破壊、アドレス部の破壊による指定外領域への
メモリ・アクセス、データ転送されたデータ自身の喪失
等がある３これら障害の発生は、良く知られているパリ
ティ・チエツクやＥＣＣ＠路等の障害検出回路にて殆ど
の障害は検出され、回復処理が行われる。
然し、データ化けの発生状況によっては、異常が障害検
出回路にて検出されず、誤ったデータが転送される可能
性がある０例えば、奇数／偶数パリティしか持たぬ転送
系にて２ビツト・エラーが発生した場合、或いは、ＥＣ
Ｃ回路にて検出可能なビット数以上のエラーが発生した
場合、又、障害検出回路自身にて障害が発生した場合等
である。
出回路にて検出されず、誤ったデータが転送される可能
性がある０例えば、奇数／偶数パリティしか持たぬ転送
系にて２ビツト・エラーが発生した場合、或いは、ＥＣ
Ｃ回路にて検出可能なビット数以上のエラーが発生した
場合、又、障害検出回路自身にて障害が発生した場合等
である。
情報処理回路内部の各ユニット間でのデータが正しく転
送されるよう様々な障害検出回路が設けられているが、
前述した様な障害が発生した場合には障害検出回路は無
効となってしまう、これらの検出出来ない障害の発生頻
度はかなり低いものと成っているが、障害発生を無くず
迄には到っていない。つまり、アドレスを指定する回路
にて、これら検出出来ない障害が発生した場合、前記Ｃ
ＨＰ、ＭＣＵ、、ＭＳＵ間では、アドレスがデータ化け
して、出力されるデータが異なったり、又指定されたＭ
ＳＵのアドレスにデータが格納されなかったりする。
送されるよう様々な障害検出回路が設けられているが、
前述した様な障害が発生した場合には障害検出回路は無
効となってしまう、これらの検出出来ない障害の発生頻
度はかなり低いものと成っているが、障害発生を無くず
迄には到っていない。つまり、アドレスを指定する回路
にて、これら検出出来ない障害が発生した場合、前記Ｃ
ＨＰ、ＭＣＵ、、ＭＳＵ間では、アドレスがデータ化け
して、出力されるデータが異なったり、又指定されたＭ
ＳＵのアドレスにデータが格納されなかったりする。
前言ｄを解決する為に障害発生を全てハードウェアで検
出出来る様にすることは、膨大な回路部品点数が費やさ
れる事と成り、現実的ではない、近年、情報処理装置の
信頼性向上に於いて、チャネル処理装置と主記憶制御装
置と主記憶装置間のメモリ・アクセス・バス間のデータ
転送の信顧性向上の果たす比重は大きい。
出出来る様にすることは、膨大な回路部品点数が費やさ
れる事と成り、現実的ではない、近年、情報処理装置の
信頼性向上に於いて、チャネル処理装置と主記憶制御装
置と主記憶装置間のメモリ・アクセス・バス間のデータ
転送の信顧性向上の果たす比重は大きい。
よって、本発明の目的はメモリ・アクセス・バスの正常
性を回路部品点数を増加させること無く診断することを
目的とする。
性を回路部品点数を増加させること無く診断することを
目的とする。
上記の目的を達成する為に、本発明は、主記憶装置から
周辺機器に対するデータ転送を、入出力プロセッサの制
御の下にチャネル処理装置で行う情報処理装置に、一定
時間間隔毎に、前記入出力プロセッサに割り込み要求を
出す手段と、前記人出カプロセッサのアイドル状態中に
、前記割り込み要求を受け付ける手段と、前記割り込み
が所定回数に達したことを検出する割り込み回数検出手
段と、前記割り込み回数検出手段から所定数が検出され
たら、所定のデータを主記憶装置に書き込んだ後に、前
記書き込まれたデータを読ろ出し、書き込み前のデータ
と読み出し後のデータの比較を行う比較手段を有する構
成とする。
周辺機器に対するデータ転送を、入出力プロセッサの制
御の下にチャネル処理装置で行う情報処理装置に、一定
時間間隔毎に、前記入出力プロセッサに割り込み要求を
出す手段と、前記人出カプロセッサのアイドル状態中に
、前記割り込み要求を受け付ける手段と、前記割り込み
が所定回数に達したことを検出する割り込み回数検出手
段と、前記割り込み回数検出手段から所定数が検出され
たら、所定のデータを主記憶装置に書き込んだ後に、前
記書き込まれたデータを読ろ出し、書き込み前のデータ
と読み出し後のデータの比較を行う比較手段を有する構
成とする。
入出力プロセッサに割り込み要求を出す手段の割り込み
要求をアイドル中に受付、前記骨は付けられた割り込み
が所定回数に達したことを割り込み回数検出手段が検出
したら、比較手段により、＃断を行う。
要求をアイドル中に受付、前記骨は付けられた割り込み
が所定回数に達したことを割り込み回数検出手段が検出
したら、比較手段により、＃断を行う。
第１図は、本発明の一実施例のブロック図、第２図（ａ
）は第１図中の！ＤＬＥ処理プログラムのフローチャー
ト図、第２図ら）はタイマ割り込み処理プログラムのフ
ローチャート図、第３図はメモリ・アクセス・バス診断
プログラムのフローチャート図、第４図はｆＯＰのタイ
ムチャートである。
）は第１図中の！ＤＬＥ処理プログラムのフローチャー
ト図、第２図ら）はタイマ割り込み処理プログラムのフ
ローチャート図、第３図はメモリ・アクセス・バス診断
プログラムのフローチャート図、第４図はｆＯＰのタイ
ムチャートである。
第１図中、１は中央処理装置（以下、ＣＰＵと略す）、
２はＭＣＵ、３はＣＨＰ、４はＭＳＵ、５はサービス・
プロセッサ（以下、ＳＶＰと略す）、６〜８は入出力装
置である。ＣＨＰ３は入出力プロセッサ（以下、ＩＯＰ
と略す）でＣＰＵ１とチャネル・エレメント３４（以下
、ＣＨＥと略す）の情報授受の制御を行う、ＭＳＵ４と
ＣＨＥ３４はＭＳＵインターフェース３１で接続されて
いる。［０Ｐ３２はマイクロ・プログラムで制御され、
ローカルストレージ３５ （以下、ＬＳと略す）内にマ
イクロ・プログラムが格納されている。前記ＬＳ３５に
は、ＩＤＬＥ （空き時間）処理プログラム３５１．タ
イマ割り込みプログラム３５２、メモリマイクロバス診
断プログラム３５３が格納されている。ｌ０Ｐ３２内に
はワーク・レジスタ３２１、エクスタナール・レジスタ
３２３がある。ＣＨＦ３内には、タイマ３３１時計３６
はハードタイマで、タイマ３３は時計３６の値を１２８
μ秒毎に、“１“加算し、時計３３は“００００”〜“
ＦＦＦＦ” （１６進法）の値を刻む。
２はＭＣＵ、３はＣＨＰ、４はＭＳＵ、５はサービス・
プロセッサ（以下、ＳＶＰと略す）、６〜８は入出力装
置である。ＣＨＰ３は入出力プロセッサ（以下、ＩＯＰ
と略す）でＣＰＵ１とチャネル・エレメント３４（以下
、ＣＨＥと略す）の情報授受の制御を行う、ＭＳＵ４と
ＣＨＥ３４はＭＳＵインターフェース３１で接続されて
いる。［０Ｐ３２はマイクロ・プログラムで制御され、
ローカルストレージ３５ （以下、ＬＳと略す）内にマ
イクロ・プログラムが格納されている。前記ＬＳ３５に
は、ＩＤＬＥ （空き時間）処理プログラム３５１．タ
イマ割り込みプログラム３５２、メモリマイクロバス診
断プログラム３５３が格納されている。ｌ０Ｐ３２内に
はワーク・レジスタ３２１、エクスタナール・レジスタ
３２３がある。ＣＨＦ３内には、タイマ３３１時計３６
はハードタイマで、タイマ３３は時計３６の値を１２８
μ秒毎に、“１“加算し、時計３３は“００００”〜“
ＦＦＦＦ” （１６進法）の値を刻む。
以下、図面に従って本発明の詳細な説明する。
１０Ｐ３２は公知の通り、ＣＰｔＪｌが５１０（入出力
起動）命令をｌ０Ｐ３２に出したら、［０Ｐ３２はＣＨ
Ｅ３４に入出力の動作を依願し、ＣＨＥ３４からの応答
をＣＰＵＩに伝達し、ＣＰ ｔＪ ｌの解放を行う。又
、その他の処理として、ＣＨＥ３４からディスコネクト
（ＣＨＨのデータ転送の中断等）が伝えられた時のデー
タ転送中断処理、ＣＨＥ３４からの処理終了をＣＰＵＩ
に伝える割り込み処理、ＣＨＥ３４からリクエストＮＯ
装置の状況報告）に応じた処理等が有る。つまり、ｌ０
Ｐ３２は、ＣＰＵＩと各ＣＨＥ３４間の制御を行う。第
４図のタイムチャートに示す様に、ｌ０Ｐ３２は比較的
、空き時間（アイドル状態）がある。従って、本実施例
は、前記空き時間を利用して、メモリ・アクセス・バス
の診断を行う。
起動）命令をｌ０Ｐ３２に出したら、［０Ｐ３２はＣＨ
Ｅ３４に入出力の動作を依願し、ＣＨＥ３４からの応答
をＣＰＵＩに伝達し、ＣＰ ｔＪ ｌの解放を行う。又
、その他の処理として、ＣＨＥ３４からディスコネクト
（ＣＨＨのデータ転送の中断等）が伝えられた時のデー
タ転送中断処理、ＣＨＥ３４からの処理終了をＣＰＵＩ
に伝える割り込み処理、ＣＨＥ３４からリクエストＮＯ
装置の状況報告）に応じた処理等が有る。つまり、ｌ０
Ｐ３２は、ＣＰＵＩと各ＣＨＥ３４間の制御を行う。第
４図のタイムチャートに示す様に、ｌ０Ｐ３２は比較的
、空き時間（アイドル状態）がある。従って、本実施例
は、前記空き時間を利用して、メモリ・アクセス・バス
の診断を行う。
ｌ Ｄ １．、 Ｅ処理プログラム３５１（第２図（ａ
）フローチャート参照）はｌ０Ｐ３２で起動する。、Ｃ
ＰＵＮからＩ１０命令が発行されれば（１０１）、所定
のＩ１０命令に基づく処理を行う（１ｔｏ）。
）フローチャート参照）はｌ０Ｐ３２で起動する。、Ｃ
ＰＵＮからＩ１０命令が発行されれば（１０１）、所定
のＩ１０命令に基づく処理を行う（１ｔｏ）。
ＣＨＥ３４から何らかの処理の要求が有れば（１０２）
、それを実行する（１２０）。
、それを実行する（１２０）。
処理保留Ｎ Ｏ３）は後程説明する。
タイマ３３は、時計３６を１２８μ秒に“ｌ”加算を行
うが、その加算時に、ｌ０Ｐ３３に割り込み要求を行う
、前記割り込み要求は、ワーク・レジスタ３２１内の割
り込み要求ビットを立てることで行う。前記要求が複数
回行われても、ワーク・レジスタ３２１０割り込み要求
ビットは、要求が行われたかどうかを記録するだけで、
回数を記録するものでは無い。
うが、その加算時に、ｌ０Ｐ３３に割り込み要求を行う
、前記割り込み要求は、ワーク・レジスタ３２１内の割
り込み要求ビットを立てることで行う。前記要求が複数
回行われても、ワーク・レジスタ３２１０割り込み要求
ビットは、要求が行われたかどうかを記録するだけで、
回数を記録するものでは無い。
次いで、Ｉ ＤＬＥ処理プログラム３５１は、エクスタ
ナール・レジスタ３２３のタイマ割り込みマスクをオン
にする。前記オンにしたときに、前記ワーク・レジスタ
３２１の所定のビットが立っていることで、割り込み要
求があったことを判断し、タイマー割り込みプログラム
３５２を起動する（１０４）、ビットが立っていないと
きは、起動しない。
ナール・レジスタ３２３のタイマ割り込みマスクをオン
にする。前記オンにしたときに、前記ワーク・レジスタ
３２１の所定のビットが立っていることで、割り込み要
求があったことを判断し、タイマー割り込みプログラム
３５２を起動する（１０４）、ビットが立っていないと
きは、起動しない。
タイマ割り込みプログラム３５２（第２図（ｂ）フロー
チャート）はｌ０Ｐ３２内のワーク・レジスタ３２１内
の割り込みカウントに＋１の加算を行う。前記割り込み
カウントが所定数に達すれば（２０２）、前記ＩＤＬＥ
処理プログラム３５１の処理保留（１０３）に継承され
る。達し無ければ、前記［ＤＬＥ処理プログラム３５１
に戻り、タイマ割り込みマスクをオフにするとともに、
ワーク・レジスタ３２１の割り込み要求ビットを落とす
（１０５）。
チャート）はｌ０Ｐ３２内のワーク・レジスタ３２１内
の割り込みカウントに＋１の加算を行う。前記割り込み
カウントが所定数に達すれば（２０２）、前記ＩＤＬＥ
処理プログラム３５１の処理保留（１０３）に継承され
る。達し無ければ、前記［ＤＬＥ処理プログラム３５１
に戻り、タイマ割り込みマスクをオフにするとともに、
ワーク・レジスタ３２１の割り込み要求ビットを落とす
（１０５）。
一つまり、タイマー割り込す回数が所定数Ｊこ達して初
めて、処理保留（１０３）に継承される。
めて、処理保留（１０３）に継承される。
以下、前記Ｉ ＤＬＥ処理プログラム３５１の処理保留
（１０３）について説明する。
（１０３）について説明する。
処理保留とは、ｌ０Ｐ３４が、エラー処理等の即時実行
不可能な処理が保留されている事である。
不可能な処理が保留されている事である。
ＣＨＥ３４がハングした時の回復処理や、ＣＨＥのリセ
ット、ｃｐｕｉへのエラー報告等がある。
ット、ｃｐｕｉへのエラー報告等がある。
前記処理保留のプログラムの中で、本実施例ではメモリ
・アクセス・バスの診断を行う、エラーが起こっていな
いので（！３１）１．診断上判断され（１３３）、メモ
リ・アクセス・バス診断プログラム３５３が起動する＜
１３４．第３図フローチャート図）。
・アクセス・バスの診断を行う、エラーが起こっていな
いので（！３１）１．診断上判断され（１３３）、メモ
リ・アクセス・バス診断プログラム３５３が起動する＜
１３４．第３図フローチャート図）。
前記メモリ・アクセス・バス診断プログラム３５３は時
計３６を読み取りデータを作る。ＣＨＰ内部に於ける現
在の時刻Ｔをデータにする。
計３６を読み取りデータを作る。ＣＨＰ内部に於ける現
在の時刻Ｔをデータにする。
次いで、データをＭＳＵ４の所定のアドレスに格納しく
３０２）、前記データをＭＳＵ４から読み出しく３０３
）、格納前のデータと読み出し後のデータを比較する（
３０４）。
３０２）、前記データをＭＳＵ４から読み出しく３０３
）、格納前のデータと読み出し後のデータを比較する（
３０４）。
前記比較が−敗すれば終了する。前記比較が−敗しなけ
れば、５ＶＰ５にエラーを報告する（３０６）。
れば、５ＶＰ５にエラーを報告する（３０６）。
時計３６からデータを作るのは、診断は一度では無く何
度も行い、異なるデータにすることによって診断の信顧
性を上げる。所定回数の割り込みで診断を行うのは、前
記所定回数を変化させることによって、時間当たりの診
断回数を調整するためである０例えば、ＴＯＰがアイド
ル状態の場合に、１２８μ秒で、割り込み要求を出すと
し、所定数を約１３０にすると、１６ｍ秒に一度の診断
を行える。又、診断はＩＯＰの空き状態で行うので、情
報処理装置の処理が遅れることは無い。
度も行い、異なるデータにすることによって診断の信顧
性を上げる。所定回数の割り込みで診断を行うのは、前
記所定回数を変化させることによって、時間当たりの診
断回数を調整するためである０例えば、ＴＯＰがアイド
ル状態の場合に、１２８μ秒で、割り込み要求を出すと
し、所定数を約１３０にすると、１６ｍ秒に一度の診断
を行える。又、診断はＩＯＰの空き状態で行うので、情
報処理装置の処理が遅れることは無い。
以上、実施例に従って本発明を説明した。実施例では、
時計によって時刻をデータにしたがこれに限るものでは
無く、前記データに何らかの演算をしても良い。上記に
示す様に本発明は、本発明の要旨に従い、種々の変形が
可能であり、それらを排除するものでは無い。
時計によって時刻をデータにしたがこれに限るものでは
無く、前記データに何らかの演算をしても良い。上記に
示す様に本発明は、本発明の要旨に従い、種々の変形が
可能であり、それらを排除するものでは無い。
データ転送系にて発生するデータ化けをハードウェアの
障害検出回路の部品点数を増加することなく検出できる
。又、プログラムで行うことにより、使用するメモリの
アドレス、アクセスの方法等が柔軟に変化させることが
可能となる。此れにより、障害が発生した場合の検出確
率を高くすることが出来る。また、マイクロ・プログラ
ムを使用する為に、Ｏ３が意識することが無い、つまり
、Ｏ３の動作に関係無く、障害の検出処理が行える。
障害検出回路の部品点数を増加することなく検出できる
。又、プログラムで行うことにより、使用するメモリの
アドレス、アクセスの方法等が柔軟に変化させることが
可能となる。此れにより、障害が発生した場合の検出確
率を高くすることが出来る。また、マイクロ・プログラ
ムを使用する為に、Ｏ３が意識することが無い、つまり
、Ｏ３の動作に関係無く、障害の検出処理が行える。
第１図は、本発明の一実施例のブロック図、第２図（ａ
）は第１図中のｌ０ＬＥ処理プログラムのフローチャー
ト図、第２図（６）はタイマ割り込み処理プログラムの
フローチャート図、第３図は、メモリ・アクセス・バス
診断プログラムのフローチャート図、第４図はＩＯＰの
タイムチャートである。 １・・・ＣＰＵ ２・・・ＭＣＵ ３・・・ＣＨＰ ４・・・Ｍ２Ｏ ５・・・５ｖＰ ３２・・・ｌ０Ｐ ３５１・・・ＩＤＬＥ処理プログラム ３５２・・・タイマー割り込みプログラム３５３・・・
メモリアクセスバス診断プログラム矢化４列 千１ 閉 ＩＤＬＥ刃９屋プログラム／＋７トナヤート算 図 メｔす ７り七ス・バス診挑１デロク゛ラムｎフ■−ナヤ斗第 図 （ｂ） タイマ釧シ込〃尺Ｊ里１０グラムめフローナヤート茅
２ 図
）は第１図中のｌ０ＬＥ処理プログラムのフローチャー
ト図、第２図（６）はタイマ割り込み処理プログラムの
フローチャート図、第３図は、メモリ・アクセス・バス
診断プログラムのフローチャート図、第４図はＩＯＰの
タイムチャートである。 １・・・ＣＰＵ ２・・・ＭＣＵ ３・・・ＣＨＰ ４・・・Ｍ２Ｏ ５・・・５ｖＰ ３２・・・ｌ０Ｐ ３５１・・・ＩＤＬＥ処理プログラム ３５２・・・タイマー割り込みプログラム３５３・・・
メモリアクセスバス診断プログラム矢化４列 千１ 閉 ＩＤＬＥ刃９屋プログラム／＋７トナヤート算 図 メｔす ７り七ス・バス診挑１デロク゛ラムｎフ■−ナヤ斗第 図 （ｂ） タイマ釧シ込〃尺Ｊ里１０グラムめフローナヤート茅
２ 図
Claims (1)
- 【特許請求の範囲】 主記憶装置（４）から周辺機器に対するデータ転送を、
入出力プロセッサ（３２）の制御の下にチャネル処理装
置（３）で行う情報処理装置に於いて、 一定時間間隔毎に、前記入出力プロセッサ（３２）に割
り込み要求を出す手段（３３）と、前記入出力プロセッ
サ（３２）のアイドル状態中に、前記割り込み要求を受
け付ける手段（３５１）と、 前記受け付けられた割り込みが所定回数に達したことを
検出する割り込み回数検出手段（３５２）と、 前記割り込み回数検出手段（３５２）から所定数が検出
されたら、所定のデータを主記憶装置（４）に書き込ん
だ後に、前記書き込まれたデータを読み出し、書き込み
前のデータと読み出し後のデータの比較を行う比較手段
（３５３）を有することを特徴とするメモリ・アクセス
・バス診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1033028A JPH02212954A (ja) | 1989-02-13 | 1989-02-13 | メモリ・アクセス・パス診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1033028A JPH02212954A (ja) | 1989-02-13 | 1989-02-13 | メモリ・アクセス・パス診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02212954A true JPH02212954A (ja) | 1990-08-24 |
Family
ID=12375336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1033028A Pending JPH02212954A (ja) | 1989-02-13 | 1989-02-13 | メモリ・アクセス・パス診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02212954A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55127625A (en) * | 1979-03-23 | 1980-10-02 | Toshiba Corp | Diagnosing circuit of direct memory unit |
| JPS61127041A (ja) * | 1984-11-26 | 1986-06-14 | Nec Corp | 通信制御装置の診断方式 |
-
1989
- 1989-02-13 JP JP1033028A patent/JPH02212954A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55127625A (en) * | 1979-03-23 | 1980-10-02 | Toshiba Corp | Diagnosing circuit of direct memory unit |
| JPS61127041A (ja) * | 1984-11-26 | 1986-06-14 | Nec Corp | 通信制御装置の診断方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0032957B1 (en) | Information processing system for error processing, and error processing method | |
| US6012148A (en) | Programmable error detect/mask utilizing bus history stack | |
| US6886116B1 (en) | Data storage system adapted to validate error detection logic used in such system | |
| US5446741A (en) | Fast memory power-on diagnostics using DMA | |
| JPS5833575B2 (ja) | デ−タの自動回復方法 | |
| JP2001228980A (ja) | ディスクアレイ用コントローラ | |
| JPH0950424A (ja) | ダンプ採取装置およびダンプ採取方法 | |
| US4761783A (en) | Apparatus and method for reporting occurrences of errors in signals stored in a data processor | |
| JPH02212954A (ja) | メモリ・アクセス・パス診断装置 | |
| JP2871436B2 (ja) | 周辺制御装置の診断制御システム | |
| JP3576978B2 (ja) | メモリポート、記憶装置、情報処理システム | |
| US20070174722A1 (en) | Input/output control method, computer product, and disk control apparatus | |
| JPH05298193A (ja) | メモリアクセス障害検出回路 | |
| SU783795A2 (ru) | Процессор | |
| JPH04125753A (ja) | メモリのオンライン診断方式 | |
| JP2584466B2 (ja) | ディスクコントローラの自己診断方法 | |
| JP2605781B2 (ja) | パリティ回路の自動診断装置 | |
| JPH0255816B2 (ja) | ||
| JPH0275043A (ja) | 情報処理装置 | |
| JPH0230060B2 (ja) | ||
| JPS6130303B2 (ja) | ||
| JPS6292042A (ja) | 記憶装置 | |
| JPH03265051A (ja) | 記憶装置 | |
| JPH02297650A (ja) | 受信装置 | |
| JPS5917465B2 (ja) | チエツク装置 |