JPH058558B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば調光装置における調光信号
などの多数の数値データを、異なる機種の間で伝
送する際などに好適に用いられる信号合成装置に
関する。

背景技術 近年、舞台照明やテレビスタジオなどの照明を
行なうに当つて、予めポテンシヨメータなどを用
いて場面進行に対応する照明状態のデータを入力
して記憶し、実行時には再生指示などによつてこ
れを読出して実行する記憶調光装置などが用いら
れている。このような記憶調光装置において、前
記ポテンシヨメータなどが配置された調光卓と、
調光ユニツトとの調光信号の伝送は、いわゆる多
重伝送装置により行なつている。このような伝送
装置の典型的な従来例は第１０図に示される。

第１０図は、従来例の調光装置の構成を示すブ
ロツク図である。第１０図を参照して、調光操作
卓１には照明負荷の調光レベルを設定するための
複数のフエーダＦ１〜Fn（総称する場合には参照
符Ｆで示す）と、フエーダＦを選択して伝送ライ
ンｌ１に調光信号を導出するマルチプレクサ２
と、フエーダＦを選択するためのフエーダ選択信
号をマルチプレクサ２に入力し、調光される照明
負荷を選択する信号を伝送ラインｌ２に導出する
選択手段３とが含まれる。

伝送ラインｌ１，ｌ２を介して、調光操作卓１
に接続される調光器盤Ｂ１には、調光信号と照明
負荷選択信号が入力されそれらのシリアル信号を
パラレル信号に変換する信号変換回路４と、パラ
レル変換された調光信号を入力して、選択された
照明負荷CH１〜CH４０の調光レベルで駆動す
る駆動回路Ｃ１とを含む。信号変換回路４から出
力されるパラレル変換された調光信号は、調光器
盤Ｂ２の照明負荷CH４１〜CH８０を駆動する
駆動回路Ｃ２および、調光器盤Ｂ３の照明負荷
CH８１〜CH１２０の駆動回路Ｃ３にも与えら
れる。

第１１図は、第１０図示の調光装置の動作を説
明するタイミングチヤートである。第１１図１は
選択手段３からマルチプレクサ２に出力されるフ
エーダ選択信号を示し、第１１図２はマルチプレ
クサ２からラインｌ１を介して導出される調光信
号レベルを示し、第１１図３は各照明負荷CHを
選択するための照明負荷選択信号を表わす。第１
１図１における参照符ｆ１〜ｆ９は、選択された
フエーダＦ１〜Ｆ９のアドレスを示し、第１１図
３における参照符ch１〜ch６４は選択された照
明負荷CH１〜CH６４の番号を表わす。

一方、調光操作卓１の選択手段３から第１１図
１に示されるようなフエーダＦ１〜Fnのアドレ
スｆ１〜fnを示すフエーダ選択信号が出力される
と、マルチプレクサ２ではそのフエーダ選択信号
にしたがつてフエーダＦ１〜Fnが選択され、選
択されたフエーダＦ１〜Fnで設定された第１１
図２に示されるような、調光信号をラインｌ１に
出力する。一方、選択手段３はフエーダ選択信号
を出力するとともに、選択された照明負荷CH１
〜CHnの番号データch１〜chnを、第１１図３に
示すようなシリアルデータとして調光器盤Ｂ１に
伝送する。

調光器盤Ｂ１では、これらの信号が信号変換回
路４でパラレル変換され、調光器盤Ｂ１〜Ｂ３に
含まれる駆動回路Ｃ１〜Ｃ３で選択された照明負
荷Ch１〜CH１２０は、設定された調光レベルで
駆動される。

以上のような従来技術の調光装置では、単一の
調光操作卓１に複数台の調光器盤Ｂ１〜Ｂ３を連
結してこれを制御するようにしている。

一方、舞台照明などの場合に、上述したように
予め設定された照明データと、その展開手順とに
従つた再生照明動作の最中とにおいて、たとえば
電光などの変化照明を挿入しようとする場合が考
えられる。このような場合、再生照明制御に用い
る調光操作卓と、前記電光などの制御に用いる調
光操作卓など、一般に複数台の調光操作卓を用い
る必要がある。このような場合、上述したような
従来技術の調光装置では、各調兆光操作卓１から
伝送されたシリアル信号を合成しようとすると
き、信号変換回路４でパラレル信号に変換した後
に合成する以外に方法がなく、むやみに煩雑な手
順を必要としていた。したがつて複数台の調光操
作卓からの信号に関して、これを簡単に合成でき
る信号合成装置が所望されていた。

目 的 本発明の目的は上述の問題点を解決し、構成が
簡単であつて複数の異なるシーンの伝送信号を、
所望の態様に同期して合成することができ、使用
性の格段に向上した信号合成装置を提供すること
である。

発明の構成 本発明は、第１のデータ信号と、その第１のデ
ータ信号に対応する第１のアドレス信号とを受信
する第１受信手段１１と、 第２のデータ信号と、その第２のデータ信号に
合成すべき第１のデータ信号に対応する第２のア
ドレス信号とを受信する第２受信手段１２と、 第１受信手段１１の出力に応答し、第１のデー
タ信号を、第１のアドレス信号の表すアドレスに
記憶するとともに、第２受信手段１２の出力に応
答し、第２のアドレス信号によつて指定されるア
ドレスに記憶されている第１のデータ信号を読出
す記憶手段と、 第２受信手段１２および記憶手段の各出力に応
答し、第２受信手段による第２のデータ信号と第
２のアドレス信号との受信のたびに、記憶手段か
ら読出される第１のデータ信号と、第２のデータ
信号との合成演算を行う信号合成手段２９とを含
むことを特徴とする信号合成装置である。

実施例 第１図は、本発明の基本的構成を示すブロツク
図である。第１図を参照して、本発明の基本的構
成について説明する。信号合成装置である調光装
置１０は、ラインｌ３，ｌ４を介するたとえば調
光レベルデータなどのアナログ信号を含むシリア
ル信号が受信されるシリアル信号受信装置１１，
１２と、ラインｌ５，ｌ６を介する後述する調光
器のアドレスデータ（シリアルデータ）が、受信
される周期検出装置１３，１４と、周期検出装置
１３，１４からの信号に対応してたとえばランダ
ムアクセスメモリ（RAM）などによつて実現さ
れる記憶部１５に対する書込みアドレスを設定す
る書込みアドレス設定手段１６と、同様に読出し
アドレスを設定する読出しアドレス設定手段１７
と、記憶部１５から読出された記憶内容とシリア
ル信号受信装置１２からのシリアル信号とを合成
して送信するシリアル信号送信装置１８と、送信
装置１８からラインｌ７を介して出力されるたと
えば調光レベルデータなどのアナログ信号と、ラ
インｌ８を介して出力されるたとえば複数の調光
器１９のアドレスなどのアドレス信号とが入力さ
れるたとえば複数のサンプルホールド回路などに
よつて実現される配分器２０と、一般に複数設け
られる照明負荷２１に個別的に接続され、これら
を電力付勢して調光制御を実現する前記調光器１
９とを含んで構成される。

第２図は、第１図示の基本構成に従う一実施例
の調光装置１０ａの具体的構成を示すブロツク図
である。第２図を併せて参照して、調光装置１０
ａの構成について説明する。本具体的では、シリ
アル信号受信装置１１，１２は、ラインｌ３，ｌ
４にそれぞれ接続されるアナログ／デジタル変換
器２２，２３と、ラインｌ５，ｌ６にそれぞれ接
続されるシリアル／パラレル変換器２４，２５と
をそれぞれ含んで構成される。

また周期検出装置１３，１４は、シリアル／パ
ラレル変換器２４，２５からのパラレル信号出力
が入力され、一方、比較値設定手段２６，２７か
ら比較の基準となる信号が入力され、これらの間
で比較動作をそれぞれ行なう比較器２８，２８ａ
とをそれぞれ含んで構成される。

アナログ／デジタル変換器２２からのデータ出
力が入力され、かつシリアル／パラレル変換器２
４からパラレル信号が入る毎に、これをクロツク
入力としてカウント動作を行なうカウンタなどに
よつて実現される書込みアドレス設定手段１６か
らの信号をアドレス設定信号とする記憶部１５が
設けられる。

またシリアル信号送信装置１８は、前記書込み
アドレス設定手段１６と同様なカウンタから実現
される読出しアドレス設定手段１７からのアドレ
ス出力によつて読出された記憶部１５の記憶内容
と、アナログ／デジタル変換器１３からのデジタ
ル信号とが入力され、これらを合成する後述する
ような構成を有する信号合成手段２９と、信号合
成手段２９のデジタル出力をアナログ出力に変換
するデジタル／アナログ変換器３０と、読出しア
ドレス設定手段１７のクロツク出力であるパラレ
ル信号をシリアル信号に変換するパラレル／シリ
アル変換器３１を含んで構成される。

一方、前記シリアル／パラレル変換器２４，２
５の出力は、ラインｌ９，ｌ１０を介して書込み
アドレス設定手段１６、および読出しアドレス設
定手段１７のクロツク入力端子に与えられ、比較
器２８，２８ａの後述するような出力信号は、ラ
インｌ１１，ｌ１２を介して書込みアドレス設定
手段１６、および読出しアドレス設定手段１７の
リセツト入力端子に与えられる。またデジタル／
アナログ変換器３０と配分器２０とを接続するラ
インｌ１３には、たとえば調光レベルデータなど
のアナログ信号が伝送され、パラレル／シリアル
変換器３１と配分器２０とを接続するラインｌ１
４には、配分器２０を介して調光器１９のアドレ
スを選択するためのアドレス信号などのシリアル
信号が伝送される。

第３図は、信号合成手段２９の一具体的を示す
ブロツク図である。すなわち、信号合成手段２９
において、記憶部１５からの読出しデータＫと、
アナログ／デジタル変換器２３からの出力データ
Ｆとは、加算器３２によつて（Ｋ＋Ｆ）の演算が
行なわれ、これが出力される。

第４図は、前記信号合成手段２９の他の構成例
を示すブロツク図である。本構成例の信号合成手
段２９は、第３図を参照して説明したようなデー
タＫ，Ｆがそれぞれ入力され、これらの大小を比
較する比較器３３と、データセレクタ３４とを含
んで構成される。比較器３３は、 Ｋ≧Ｆ ……(1) の場合、たとえば論理「１」を出力し、 Ｋ＜Ｆ ……(2) の場合、論理「０」を出力し、この出力信号
「１」、「０」によつてデータセレクタ３４は、前
記第１式または第２式の場合、それぞれデータ
Ｋ，Ｆをそれぞれ出力する。これによつてデータ
Ｋ，Ｆの最大値を選ぶという合成処理を実現でき
る。

第５図は、第２図示の調光装置１０ａの動作を
示すタイミングチヤートである。第２図および第
５図を参照して、本調光装置１０ａの動作につい
て説明する。前述したようにラインｌ３，ｌ４か
らは各調光器19単位で、照明レベルデータが伝送
される。したがつてラインｌ３，ｌ５には第５図
１および同図２に示すように、調光器１９毎に与
えられるレベルLV１，LV２，……LVnを有す
るレベル信号Ａが、各調光器１９を個別的に指定
するアドレス信号DIMi（ｉ＝１，２，……，ｎ）
と同期して、シリアル信号受信装置１１に与えら
れる。

このときシリアル／パラレル変換器２４は、シ
リアル信号が入力する時刻ｔ１，ｔ２，ｔ３にお
いて、それぞれ第５図３に示すようなパルスを出
力し、書込みアドレス設定手段１６にクロツク信
号Ｃとして入力する。一方、比較器２８は比較値
設定手段２６によつてデータ「０」が設定されて
おり、シリアル／パラレル変換器２４からの出力
データが、第５図２に示すように「０」、「１」、
「２」、……、「ｎ−１」の順序で与えられたとき、
前記データ「０」が入力された時刻（本実施例で
は時刻ｔ２）で、第５図４に示すリセツト信号Ｄ
を出力し、書込みアドレス設定手段１６をリセツ
トする。

記憶部１５には、書込みアドレス設定手段１６
からの第５図５に示す書込みアドレス信号Ｅと同
期して、第５図１に示す調光レベル信号Ａが書込
まれ、所定のアドレスに記憶される。

次に記憶部１５に記憶された調光データを読出
そうとする場合、上記ラインｌ３，ｌ５と同様な
データをそれぞれ伝送するラインｌ４，ｌ６を介
するデータによつて、アナログ／デジタル変換器
２３、シリアル／パラレル変換器２５、比較値設
定手段２７および比較器２８ａによつて動作され
る、書込みアドレス設定手段１６と同様の構成と
動作とを有する読出しアドレス設定手段１７か
ら、記憶部１５に対し読出しアドレスが出力さ
れ、これによつて記憶部１５の所定のアドレスの
調光データが読出される。

ラインｌ３，ｌ５は或る調光操作卓に接続され
ており、ラインｌ４，ｌ６は他の異なる調光操作
卓に接続されている。すなわち本実施例では、前
記一方の調光操作卓によつて記憶部１５に各種調
光データを入力し、これを読出して再生実行する
に当り、他方の調光操作卓による信号を、これに
合成させた再生制御を実現しようとするものであ
る。

このような信号合成動作を行なおうとする場
合、ラインｌ４，ｌ６を介して第５図６および同
図７に示す調光レベルデータＦと、アドレス信号
Ｇとをシリアル信号受信装置１２に与える。読出
しアドレス設定手段１７は、ラインｌ１０を介す
る第５図８に示すクロツク信号Ｈに基づいてカウ
ト動作を行ない、比較器２８ａからラインｌ１２
を介する第５図９に示すリセツト信号Ｉに基づい
てカウント動作がリセツトされる。

この読出しアドレス設定手段１７からは、第５
図１０に示す調光器１９毎のアドレスデータがパ
ラレルデータとして出力され、これに基づいて記
憶部１５からは第５図１１に示す読出しデータＫ
が出力される。このときたとえば調光器１９のア
ドレスデータＧにおいて、データDIM１の伝送
終了時刻ａ２と、アドレスDIM１に対応する調
光器１９のレベルデータLV１の伝送終了時刻ｂ
２との間の第５図１２に示す合成可能期間Ｔ１に
おいて、第５図１１に示す記憶部１５に記憶され
たデータLVi（ｉ＝１，２，……，ｎ）と、第５
図６に示す現在入力されている調光レベルデータ
Ｆとが同期されて合成可能となる。以下、同様に
してデータの合成が行なわれる。この合成作業
は、第３図および第４図を参照して説明した加算
回路３２および最大値検出回路を用いるようにし
てもよい。

したがつて第２図示の信号合成手段２９から
は、第５図１４に示す合成されたレベルデータＮ
が出力され、パラレル／シリアル変換器３１に出
力される読出しアドレス設定手段１７のアドレス
信号に同期して、所望の調光器１９を選択するこ
とにより、この調光器１９を点灯させる。

以上のように本実施例に従えば、ラインｌ３，
ｌ５およびラインｌ４，ｌ６を介する調光データ
の入力などは、全く異なるタイミングで行なわれ
ており、本実施例ではこれにもかかわらず、この
ような複数種類の入力データを容易に合成してか
つ同期した状態で出力することができる。

第６図は、第２図示の基本構成に基づく第２の
具体例の調光装置１０ｂのブロツク図である。本
実施例は前述の実施例に類似し、対応する部分に
は同一の参照符を付す。本実施例の注目すべき点
は、第２図示の構成と比較し、周期検出装置１
３，１４、書込みアドレス設定手段１６および読
出しアドレス設定手段１７を除いた構成とし、シ
リアル信号受信装置１１のリシアル／パラレル変
換器２４の出力は記憶部１５に与えられ、またラ
インｌ６を介するアドレス信号はシリアル／パラ
レル変換器２５によつてパラレル信号に変換した
後、やはり記憶部１５に直接与えられるようにし
ている。

またラインｌ４を介するデータ信号は、シリア
ル信号送信装置１８の信号合成手段２９に入力さ
れ、記憶部１５からの読出しデータはシリアル信
号送信装置１８のデジタル／アナログ変換器３０
に入力されてアナログ信号とされた後、信号合成
手段２９の他方入力とされている。

第７図は、第６図示の信号合成手段２９の一具
体的例を示す回路図である。第７図示の構成例で
は、信号合成手段２９はデジタル／アナログ変換
器３０からのアナログ信号が、抵抗R1を介して
入力される増幅器OP１と、ラインｌ４からのデ
ータ信号が前記増幅器OP１に入力されるに当つ
て、直列に介在される抵抗Ｒ２とを含んで構成さ
れる。増幅器OP１の出力はＶ０は、 V0＝V1＋V2 ……(3) であり、これによつて信号が合成される。

第８図は、信号合成手段２９の他の具体例を示
す回路図である。本具体例発明の信号合成手段
は、２つの並列に接続されたダイオードＤ１，Ｄ
２を含んで構成される。すなわち、第７図と同様
のアナログ信号Ｖ１，Ｖ２は、ダイオードＤ１，
Ｄ２のアノードにそれぞれ入力され、ダイオード
Ｄ１，Ｄ２のカソードは接続点３６で合成されて
合成出力Ｖ０が得られる。すなわち第８図示の状
態では、 V0＝MAX（V1、V2） ……(4) の出力が得られることになる。このような回路構
成によつても信号合成の機能を実現できる。

第９図は、第６図示の調光装置１０ｂの動作を
説明するタイミングチヤートである。第６図およ
び第９図を併せて参照して、本実施例の調光装置
１０ｂの動作について説明する。調光レベルデー
タが伝送されるラインｌ３を介するアナログ量の
データ信号は、アナログ／デジタル変換器２２に
よつてデジタル信号に変換される。一方、照明負
荷１９を指定するシリアル量のアドレス信号は、
ラインｌ５を介してシリアル／パラレル変換器２
４に入力され、第９図２に示すパラレル信号とし
て記憶部１５に与えられ、第９図１に示すデータ
信号は所定のアドレスに記憶される。このように
してアドレスデータがシリアル／パラレル変換器
２４によつて受信される度に、該データで示され
るアドレスに第９図１図示のデジタル変換された
調光レベルデータが書込まれる。

記憶部１５からの読出し動作時には、ラインｌ
６を介する調光器１９の第９図５に示すアドレス
データＧは、シリアル／パラレル変換器２５によ
つて第９図６に示す記憶部１５の読出しアドレス
信号に変換され、記憶部１５の所定のアドレスの
調光データが第９図７に示すように読出され、デ
ジタル／アナログ変換器３０によつてアナログ信
号に変換される。

第９図４に示すような他の調光操作卓からの調
光レベルデータＦは、ラインｌ６を介する第９図
５に示されるようなアドレスデータＧに基づいて
読出された記憶部１５からの記憶内容と、第７図
および第８図を参照して説明した構成例を有する
信号合成手段２９によつて合成され、第９図９に
示すような合成出力が得られる。

すなわち本実施例のような構成と動作によつて
も、複数の異なる調光操作卓からの信号を容易に
合成して出力することができる。また本実施例で
は前述の第２図を参照して説明した第１実施例の
構成と比較し、以下の点が異なる。すなわち、第
１実施例においては周期検出装置１３，１４を用
いているため、比較値設定手段１６，１７によつ
て設定される比較値を変更することにより、１周
期のうちの任意の時期で記憶部１５への書込み／
読出し動作を中止させることができる。その結
果、元の周期（本実施例ではｎ）より短い周期で
伝送を行なわせることができる。また記憶部１５
およびアドレス設定手段１７を、たとえばリード
オンリメモリ（ROM）などで、各種分周器など
の動作内容テーブル化しておけば、任意の異なる
信号も合成することができる。

一方、第２実施例では第１実施例と比較し、幾
分簡略化された構成となつており、したがつて本
発明が使用する基本的な動作内容は実現できる
が、第１実施例で可能であつた伝送周期の変更
や、合成する信号のアドレスの変更などは不可能
となつている。しかし構成は第１実施例と比較し
格段に簡略となつているため、構成の格段の小形
化を図る場合、好適に用いられる。

効 果 以上のように本発明によれば、第１受信手段１
１によつて、第１のデータ信号と、その第１のデ
ータ信号に対応する第１のアドレス信号とを受信
し、これによつて記憶手段には、その第１のデー
タ信号を、第１のアドレス信号の表すアドレスに
記憶しておき、第２受信手段１２は、第２のデー
タ信号と、その第２のデータ信号に合成すべき第
１のデータ信号が記憶されている記憶手段のアド
レスを表す第２のアドレス信号とを受信し、記憶
手段は、この第２のアドレス信号によつて指定さ
れるアドレスに記憶されている第１のデータ信号
を読出し、信号合成手段は、第２受信手段によつ
て第２データ信号と第２のアドレス信号とを受信
するたびに、その第２のアドレス信号によつて記
憶手段から読出される第１のデータ信号と、第２
のデータ信号との合成演算、たとえば加算または
最大値の検出を行う。このようにして第１および
第２の各データ信号の伝送タイミングが全く異な
る場合であつても、これらを合成演算して出力す
ることができるようになる。

【図面の簡単な説明】

第１図は本発明の基本的構成を示すブロツク
図、第２図は本発明の一実施例の調光装置１０ａ
の構成を示すブロツク図、第３図は信号合成手段
２９の一具体例を示すブロツク図、第４図は信号
合成手段２９の他の具体例を示すブロツク図、第
５図は調光装置１０ａの動作を示すタイミングチ
ヤート、第６図は本発明の他の実施例の調光装置
１０ｂの構成を示すブロツク図、第７図は本実施
例における信号合成手段２９の構成例を示す回路
図、第８図は信号合成手段２９の他の構成例を示
す回路図、第９図は第６図の動作を説明するタイ
ミングチヤート、第１０図は典型的な従来技術の
構成を説明するブロツク図、第１１図は第１図示
の構成の動作を説明するタイミングチヤートであ
る。 １０，１０ａ，１０ｂ……調光装置、１１，１
２……シリアル信号受信装置、１３，１４……同
期検出装置、１５……記憶部、１６……書込みア
ドレス設定手段、１７……読出しアドレス設定手
段、１８……シリアル信号送信装置、２２……加
算回路、２３……、２６……比較値設定手段、２
８……比較器、２９……信号合成手段、３４……
データセレクタ、OP１……増幅器、Ｄ１，Ｄ２
……ダイオード。

Claims (1)

1. 【特許請求の範囲】 １ 第１のデータ信号と、その第１のデータ信号
   に対応する第１のアドレス信号とを受信する第１
   受信手段１１と、 第２のデータ信号と、その第２のデータ信号に
   合成すべき第１のデータ信号に対応する第２のア
   ドレス信号とを受信する第２受信手段１２と、 第１受信手段１１の出力に応答し、第１のデー
   タ信号を、第１のアドレス信号の表すアドレスに
   記憶するとともに、第２受信手段１２の出力に応
   答し、第２のアドレス信号によつて指定されるア
   ドレスに記憶されている第１のデータ信号を読出
   す記憶手段と、 第２受信手段１２および記憶手段の各出力に応
   答し、第２受信手段による第２のデータ信号と第
   ２のアドレス信号との受信のたびに、記憶手段か
   ら読出される第１のデータ信号と、第２のデータ
   信号との合成演算を行う信号合成手段２９とを含
   むことを特徴とする信号合成装置。