JPH05863B2 - - Google Patents
Info
- Publication number
- JPH05863B2 JPH05863B2 JP22565089A JP22565089A JPH05863B2 JP H05863 B2 JPH05863 B2 JP H05863B2 JP 22565089 A JP22565089 A JP 22565089A JP 22565089 A JP22565089 A JP 22565089A JP H05863 B2 JPH05863 B2 JP H05863B2
- Authority
- JP
- Japan
- Prior art keywords
- sub
- electrode terminal
- plate
- terminal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims description 2
- 238000005452 bending Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
この発明は半導体モジユールおよびその製造方
法に関し、特に回路基板の電極パツドを導出する
電極端子板の構造およびその製造方法に適用され
るものである。
法に関し、特に回路基板の電極パツドを導出する
電極端子板の構造およびその製造方法に適用され
るものである。
(従来の技術)
従来、半導体モジユールで第3図に上面図、第
4図に断面図で示される構造のものがある。図に
おいて101はエポキシ樹脂のような合成樹脂で
モールド形成され外囲器の側面を形成するケー
ス、102は上記ケースに取着され底面を形成す
る例えばクロームめつき銅板の放熱板、103は
上記ケースの上面に配置された例えばエポキシ樹
脂の端子保持板で主電極端子板104aと副電極
端子板104bを貫通させ、これらの端子板はい
ずれも外囲器内に突出した端部で底面に配置され
た回路基板105上の電極導出パツド105a,
105bにはんだ接合されている。上記各電極端
子板104a,104bは端子保持板102を貫
通しかつ封着された構造のものと、単に電極端子
板を挿入させる開孔のみが設けられたものとあ
る。
4図に断面図で示される構造のものがある。図に
おいて101はエポキシ樹脂のような合成樹脂で
モールド形成され外囲器の側面を形成するケー
ス、102は上記ケースに取着され底面を形成す
る例えばクロームめつき銅板の放熱板、103は
上記ケースの上面に配置された例えばエポキシ樹
脂の端子保持板で主電極端子板104aと副電極
端子板104bを貫通させ、これらの端子板はい
ずれも外囲器内に突出した端部で底面に配置され
た回路基板105上の電極導出パツド105a,
105bにはんだ接合されている。上記各電極端
子板104a,104bは端子保持板102を貫
通しかつ封着された構造のものと、単に電極端子
板を挿入させる開孔のみが設けられたものとあ
る。
なお、外囲器内には例えば硬化剤を含む流動性
のエポキシ樹脂のような充填樹脂106が封入さ
れ、さらに加熱による硬化処理が施されて半導体
モジユール製品が構成される。
のエポキシ樹脂のような充填樹脂106が封入さ
れ、さらに加熱による硬化処理が施されて半導体
モジユール製品が構成される。
(発明が解決しようとする課題)
上記端子保持板に封着される電極端子板は、い
ずれも外囲器内の回路基板上の電極導出パツドに
対応してはんだ接合されるように予め成形された
端子板を所定の配置に整列させておき、これに樹
脂モールドを施すのでこの際の電極端子板の定位
保持は相当に困難である。まして、端子数が多く
なつたり、配線が複雑になり回路が交差する部分
があるとさらに困難で、端子の曲がり、変形等が
多発するという重大な問題がある。
ずれも外囲器内の回路基板上の電極導出パツドに
対応してはんだ接合されるように予め成形された
端子板を所定の配置に整列させておき、これに樹
脂モールドを施すのでこの際の電極端子板の定位
保持は相当に困難である。まして、端子数が多く
なつたり、配線が複雑になり回路が交差する部分
があるとさらに困難で、端子の曲がり、変形等が
多発するという重大な問題がある。
なお、叙上の電極端子板を端子保持板に封着さ
せずに、回路基板の電極導出パツドにはんだ接合
を施して予め定位に固定しておく手段は上記端子
保持板に電極端子板を定位に封着固定する困難と
同じであり、挿通用の開孔が設けられた端子保持
板を嵌めるのに問題が多く、また、挿通部の隙間
による気密性の問題を生じてくる。さらに、その
隙間により電極端子板のはんだ接合部の平面度等
が出にくいこともある。
せずに、回路基板の電極導出パツドにはんだ接合
を施して予め定位に固定しておく手段は上記端子
保持板に電極端子板を定位に封着固定する困難と
同じであり、挿通用の開孔が設けられた端子保持
板を嵌めるのに問題が多く、また、挿通部の隙間
による気密性の問題を生じてくる。さらに、その
隙間により電極端子板のはんだ接合部の平面度等
が出にくいこともある。
本発明は上記従来の問題点を改良するための半
導体モジユールにおける端子保持板と電極端子板
の構造とその製造方法に関し、特に端子数が多
く、かつ、回路が複雑で端子板がホルダの平面上
で交差する形状のものの組立を容易にすることを
目的とする。
導体モジユールにおける端子保持板と電極端子板
の構造とその製造方法に関し、特に端子数が多
く、かつ、回路が複雑で端子板がホルダの平面上
で交差する形状のものの組立を容易にすることを
目的とする。
(課題を解決するための手段)
本発明にかかる半導体モジユールは、半導体モ
ジユールの外囲器の一部をなす端子保持板が、こ
れを貫通して封着され一端が外囲器の外部にあつ
て主電極端子になるとともに他端が外囲器の内部
で回路基板の主電極パツドに接続した主電極端子
板と、前記端子保持板を貫通して封着され一端が
外囲器の外部で副電極端子になるとともに他端が
外囲器の内部に突出し接続ロツドとの接続部を突
出せて設けた副電極第1端子板と一端を前記端子
保持板の板厚よりも浅い開孔に嵌入させて固着さ
せるとともに接続ロツドとの接続部を突出させて
設け他端で回路基板の副電極パツドに接続する副
電極第2端子板と前記副電極両端子板の各接続部
に導電接続した接続ロツドからなる副電極端子板
とを具備したことを特徴とする。次に、本発明に
かかる半導体モジユールの製造方法は、複数の副
電極端子板を接続ロツドで接続した前記請求項1
の半導体モジユールにおける接続ロツドと副電極
端子板に突出した接続部との接続にあたり、接続
ロツドを副電極端子板の接続部に設けられた開口
部に挿入して「かしめ」付けした後、はんだ接合
を施す工程を含むことを特徴とする。
ジユールの外囲器の一部をなす端子保持板が、こ
れを貫通して封着され一端が外囲器の外部にあつ
て主電極端子になるとともに他端が外囲器の内部
で回路基板の主電極パツドに接続した主電極端子
板と、前記端子保持板を貫通して封着され一端が
外囲器の外部で副電極端子になるとともに他端が
外囲器の内部に突出し接続ロツドとの接続部を突
出せて設けた副電極第1端子板と一端を前記端子
保持板の板厚よりも浅い開孔に嵌入させて固着さ
せるとともに接続ロツドとの接続部を突出させて
設け他端で回路基板の副電極パツドに接続する副
電極第2端子板と前記副電極両端子板の各接続部
に導電接続した接続ロツドからなる副電極端子板
とを具備したことを特徴とする。次に、本発明に
かかる半導体モジユールの製造方法は、複数の副
電極端子板を接続ロツドで接続した前記請求項1
の半導体モジユールにおける接続ロツドと副電極
端子板に突出した接続部との接続にあたり、接続
ロツドを副電極端子板の接続部に設けられた開口
部に挿入して「かしめ」付けした後、はんだ接合
を施す工程を含むことを特徴とする。
(作用)
本発明にかかる半導体モジユールは端子保持板
と電極端子板の構造について、複雑な回路でリー
ド端子が平面上で交差するようなものは無理に全
部の電極端子板を一度に封着せず、容易に成形で
きる電極端子板のみ封着し、他の端子は端子保持
板にこれを貫通しない孔を設けておき、これに後
から半導体保持基板にはんだ接合する部分のみの
端子を挿通させ、封着成形された端子とは接続ロ
ツドにより施すものである。これにより、回路が
複雑で交差するような半導体モジユールの端子保
持板が廉価、かつ容易に得られる。すなわち、端
子形成部品の形状が簡単で成形時の曲り、変型が
少く、端子板の高さ方向の寸法も出し易くでき
る。
と電極端子板の構造について、複雑な回路でリー
ド端子が平面上で交差するようなものは無理に全
部の電極端子板を一度に封着せず、容易に成形で
きる電極端子板のみ封着し、他の端子は端子保持
板にこれを貫通しない孔を設けておき、これに後
から半導体保持基板にはんだ接合する部分のみの
端子を挿通させ、封着成形された端子とは接続ロ
ツドにより施すものである。これにより、回路が
複雑で交差するような半導体モジユールの端子保
持板が廉価、かつ容易に得られる。すなわち、端
子形成部品の形状が簡単で成形時の曲り、変型が
少く、端子板の高さ方向の寸法も出し易くでき
る。
(実施例)
次に第1の発明の実施例につき第1図ないし第
3図を参照して説明する。なお、説明において、
従来と変わらない部分については図面に同じ符号
をつけて示し、説明を省略する。
3図を参照して説明する。なお、説明において、
従来と変わらない部分については図面に同じ符号
をつけて示し、説明を省略する。
この半導体モジユールを上面図で示す第3図は
従来と変る点はなく、また、主電極端子板につい
ても従来の封着されたものと変わらないので第1
図および第2図に示される副電極端子板1につき
次に説明する。この副電極端子板は次に述べる3
部からなつている。
従来と変る点はなく、また、主電極端子板につい
ても従来の封着されたものと変わらないので第1
図および第2図に示される副電極端子板1につき
次に説明する。この副電極端子板は次に述べる3
部からなつている。
まず、図の2は副電極第1端子板で、端子保持
板103を貫通して封着され外囲器の外側へ突出
した部分は副電極端子2aに、外囲器の内部へ突
出した部分には次に述べる接続ロツド4との接続
部2bが突出し設けられている。また、図の3は
副電極第2端子板で、その一端3aは端子保持板
103の板厚よりも浅く、すなわち、これを貫通
しない深さに設けられた開孔103aに嵌入し固
定され、他端3bは回路基板105の副電極パツ
ド105a,105b…にろう接されており、中
間に接続ロツド4との接続部3cが突出して設け
られている。さらに、前記第1および第2の両副
電極端子板2,3の間を連接する接続ロツド4は
その一端4aで第1副電極端子板2の接続部2b
に、他端4bで第2副電極端子板3の接続部3c
に夫々「かしめ」付けされ、さらにはんだ接合さ
れている。
板103を貫通して封着され外囲器の外側へ突出
した部分は副電極端子2aに、外囲器の内部へ突
出した部分には次に述べる接続ロツド4との接続
部2bが突出し設けられている。また、図の3は
副電極第2端子板で、その一端3aは端子保持板
103の板厚よりも浅く、すなわち、これを貫通
しない深さに設けられた開孔103aに嵌入し固
定され、他端3bは回路基板105の副電極パツ
ド105a,105b…にろう接されており、中
間に接続ロツド4との接続部3cが突出して設け
られている。さらに、前記第1および第2の両副
電極端子板2,3の間を連接する接続ロツド4は
その一端4aで第1副電極端子板2の接続部2b
に、他端4bで第2副電極端子板3の接続部3c
に夫々「かしめ」付けされ、さらにはんだ接合さ
れている。
次に、第2の発明の実施例につき図面を参照し
て説明する。例えば、第1図ないし第3図に示さ
れるように、導電接続される副電極第1端子板2
と副電極第2端子板3の夫々に突出して設けられ
た接続部2b,3cの切込状の開口に、接続ロツ
ド4の両端部4a,4bを挿入し「かしめ」付け
する。ついで、このかしめ部を含みはんだ接合を
施すことにより両副電極端子板間に強固な導電接
続が達成される。
て説明する。例えば、第1図ないし第3図に示さ
れるように、導電接続される副電極第1端子板2
と副電極第2端子板3の夫々に突出して設けられ
た接続部2b,3cの切込状の開口に、接続ロツ
ド4の両端部4a,4bを挿入し「かしめ」付け
する。ついで、このかしめ部を含みはんだ接合を
施すことにより両副電極端子板間に強固な導電接
続が達成される。
本発明によれば、回路が複雑で端子が交差する
ような半導体モジユールの端子保持板が廉価に、
かつ容易にできる。したがつて、いかに複雑な回
路でも端子保持板に差し込む開孔さえ設けられれ
ば形成できるし、複雑な端子形状部品が少くなる
ので、成形時の曲り、変型が少く歩留向上になる
利点がある。また、端子板を開孔に嵌入させるの
で高さ方向の寸法も出易く、気密性に対しても全
く問題がない。さらに、端子の形状が簡単にでき
るので、プレス代や金型代が廉価につき、また、
めつき等による変形も低減する利点もある。
ような半導体モジユールの端子保持板が廉価に、
かつ容易にできる。したがつて、いかに複雑な回
路でも端子保持板に差し込む開孔さえ設けられれ
ば形成できるし、複雑な端子形状部品が少くなる
ので、成形時の曲り、変型が少く歩留向上になる
利点がある。また、端子板を開孔に嵌入させるの
で高さ方向の寸法も出易く、気密性に対しても全
く問題がない。さらに、端子の形状が簡単にでき
るので、プレス代や金型代が廉価につき、また、
めつき等による変形も低減する利点もある。
次に、本発明の製造方法には、両副電極端子板
間を接続ロツドを用いて導電接続を施すにあた
り、上記副電極端子板に設けられた接続部に接続
ロツドの端部をまず「かしめ」を施すことによ
り、従来の単にはんだ接続によるのに比べ作業が
容易、かつ強固に達成できる利点がある。
間を接続ロツドを用いて導電接続を施すにあた
り、上記副電極端子板に設けられた接続部に接続
ロツドの端部をまず「かしめ」を施すことによ
り、従来の単にはんだ接続によるのに比べ作業が
容易、かつ強固に達成できる利点がある。
第1図は本発明の1実施例の半導体モジユール
の断面図、第2図は第1図の副電極端子板の構成
を示す斜視図、第3図は半導体モジユールの上面
図、第4図は従来の半導体モジユールの断面図で
ある。 1……副電極端子板、2……副電極第1端子
板、3……副電極第2端子板、4……接続ロツ
ド、2b,3c……接続部、103……端子保持
板、105……回路基板。
の断面図、第2図は第1図の副電極端子板の構成
を示す斜視図、第3図は半導体モジユールの上面
図、第4図は従来の半導体モジユールの断面図で
ある。 1……副電極端子板、2……副電極第1端子
板、3……副電極第2端子板、4……接続ロツ
ド、2b,3c……接続部、103……端子保持
板、105……回路基板。
Claims (1)
- 【特許請求の範囲】 1 半導体モジユールの外囲器の一部をなす端子
保持板が、これを貫通して封着され一端が外囲器
の外部にあつて主電極端子になるとともに他端が
外囲器の内部で回路基板の主電極パツドに接続し
た主電極端子板と、前記端子保持板を貫通して封
着され一端が外囲器の外部で副電極端子になると
ともに他端が外囲器の内部に突出し接続ロツドと
の接続部を突出させて設けた副電極第1端子板と
一端を前記端子保持板の板厚よりも浅い開孔に嵌
入させて固着させるとともに接続ロツドとの接続
部を突出させて設け他端で回路基板の副電極パツ
ドに接続する副電極第2端子板と前記両副電極端
子板の各接続部に導電接続した接続ロツドからな
る副電極端子板とを具備したことを特徴とする半
導体モジユール。 2 複数の副電極端子板を接続ロツドで接続した
前記請求項1の半導体モジユールにおける接続ロ
ツドと副電極端子板の接続部との接続にあたり、
接続ロツドを副電極端子板に突出した接続部に設
けられた開口部に挿入して「かしめ」付けした
後、はんだ接合を施す工程を含むことを特徴とす
る半導体モジユールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22565089A JPH02110962A (ja) | 1989-08-31 | 1989-08-31 | 半導体モジュールおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22565089A JPH02110962A (ja) | 1989-08-31 | 1989-08-31 | 半導体モジュールおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02110962A JPH02110962A (ja) | 1990-04-24 |
| JPH05863B2 true JPH05863B2 (ja) | 1993-01-06 |
Family
ID=16832623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22565089A Granted JPH02110962A (ja) | 1989-08-31 | 1989-08-31 | 半導体モジュールおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02110962A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3284256B2 (ja) * | 1995-04-07 | 2002-05-20 | セイコーエプソン株式会社 | プリンタ |
| DE10129006B4 (de) * | 2001-06-15 | 2009-07-30 | Conti Temic Microelectronic Gmbh | Elektronische Baugruppe |
-
1989
- 1989-08-31 JP JP22565089A patent/JPH02110962A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02110962A (ja) | 1990-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5091341A (en) | Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member | |
| JPS6333320B2 (ja) | ||
| JPH11150216A (ja) | 樹脂封止型半導体部品及びその製造方法 | |
| KR19980032479A (ko) | 표면 설치 to-220 패키지 및 그의 제조 공정 | |
| US8596120B2 (en) | Electronic sensor or sensor device, in particular an acceleration sensor, having a chip module mounted in a sensor housing | |
| JPH05326808A (ja) | 電子部品搭載用基板およびこれを用いた半導体装置 | |
| US5661342A (en) | Semiconductor device with heat sink including positioning pins | |
| JP2765278B2 (ja) | 電子装置の製造方法 | |
| US5445995A (en) | Method for manufacturing plastic-encapsulated semiconductor devices with exposed metal heat sink | |
| EP1309998B1 (de) | Verfahren zur elektrischen verbindung eines halbleiterbauelements mit einer elektrischen baugruppe | |
| JPH05863B2 (ja) | ||
| JPH08331865A (ja) | インバータ装置 | |
| KR930004255B1 (ko) | 수지밀봉형 반도체장치 | |
| JPH11260968A (ja) | 複合半導体装置 | |
| JPH06268086A (ja) | 半導体集積回路装置およびそれが装着されるプリント基板 | |
| JP2578530Y2 (ja) | 端子接続構造 | |
| JP2574605Y2 (ja) | 複合半導体装置 | |
| JPH0735403Y2 (ja) | リードフレーム | |
| JPH0749802Y2 (ja) | 半導体装置 | |
| JP3867881B2 (ja) | 半導体装置 | |
| JP2782640B2 (ja) | 半導体装置の内部接続構造 | |
| JP2536568B2 (ja) | リ―ドフレ―ム | |
| JP3021070U (ja) | 半導体装置 | |
| JP2555565Y2 (ja) | 複合半導体装置 | |
| JPH0236267Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |