JPH05869B2 - - Google Patents
Info
- Publication number
- JPH05869B2 JPH05869B2 JP58000231A JP23183A JPH05869B2 JP H05869 B2 JPH05869 B2 JP H05869B2 JP 58000231 A JP58000231 A JP 58000231A JP 23183 A JP23183 A JP 23183A JP H05869 B2 JPH05869 B2 JP H05869B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- forming
- type semiconductor
- δvt
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はMOS型半導体装置のゲート酸化膜形
成方法に関するもので、特に耐放射線MOS型半
導体装置のゲート酸化膜形成方法に使用されるも
のである。
成方法に関するもので、特に耐放射線MOS型半
導体装置のゲート酸化膜形成方法に使用されるも
のである。
従来MOS型半導体装置のゲート酸化膜を形成
する場合、所望する膜厚になるようにシリコン酸
化して得ていた。又、ゲート酸化膜形成後ゲート
電極形成までに通常の薬品処理でエツチングされ
る膜厚は、その目的がナチユラルオキサイドをと
ることであるためせいぜい10〜20Åであつた。
する場合、所望する膜厚になるようにシリコン酸
化して得ていた。又、ゲート酸化膜形成後ゲート
電極形成までに通常の薬品処理でエツチングされ
る膜厚は、その目的がナチユラルオキサイドをと
ることであるためせいぜい10〜20Åであつた。
一方物質にγ線などの放射線を照射すると、そ
の物質を電離させ、正電荷と電子を生じる。物質
がゲート酸化膜などの絶縁物であると、電子は移
動度が大きいため、すみやかに外部に流出する
が、正電荷の一部は、絶縁物内に半永久的に捕獲
される。その捕獲に関しては絶縁物の微視的構造
が問題となり、構造の乱れている所が正電荷捕獲
中心となる。
の物質を電離させ、正電荷と電子を生じる。物質
がゲート酸化膜などの絶縁物であると、電子は移
動度が大きいため、すみやかに外部に流出する
が、正電荷の一部は、絶縁物内に半永久的に捕獲
される。その捕獲に関しては絶縁物の微視的構造
が問題となり、構造の乱れている所が正電荷捕獲
中心となる。
放射線照射による、ゲート酸化膜中の正電荷捕
獲によつてMOS型半導体装置のゲートしきい値
電圧、VTは負の方向にシフトする。ゲート酸化
膜厚が小さい方がシフトは小さいので耐放射線性
デバイスとして有利であるが、その膜厚が300Å
以下になると構造の乱れによつてSi−SiO2界面
付近に捕獲中心がより多く存在する。したがつて
予想されるしきい値電圧VTシフトよりも大きな
しきい値電圧VTシフトとなり、MOSデバイス
のVTマージンを大きくとらなければならないと
いう欠点を有する。
獲によつてMOS型半導体装置のゲートしきい値
電圧、VTは負の方向にシフトする。ゲート酸化
膜厚が小さい方がシフトは小さいので耐放射線性
デバイスとして有利であるが、その膜厚が300Å
以下になると構造の乱れによつてSi−SiO2界面
付近に捕獲中心がより多く存在する。したがつて
予想されるしきい値電圧VTシフトよりも大きな
しきい値電圧VTシフトとなり、MOSデバイス
のVTマージンを大きくとらなければならないと
いう欠点を有する。
本発明は上記点に鑑みなされたものでMOS型
半導体装置の放射線装置によるしきい値電圧VT
の変動を小さくおさえることのできるMOS型半
導体装置のゲート絶縁膜形成方法を提供すること
を目的とするものである。
半導体装置の放射線装置によるしきい値電圧VT
の変動を小さくおさえることのできるMOS型半
導体装置のゲート絶縁膜形成方法を提供すること
を目的とするものである。
本発明の概要は300Å以下のシリコン酸化膜の
形成において、Si−SiO2界面付近の正電荷捕獲
中心を減らし、かつ、その中心をSiから遠ざける
ため、まず、400Å以上のシリコン酸化膜を形成
し、その後エツチングすることにより、この酸化
膜厚を300Å以下にすることである。
形成において、Si−SiO2界面付近の正電荷捕獲
中心を減らし、かつ、その中心をSiから遠ざける
ため、まず、400Å以上のシリコン酸化膜を形成
し、その後エツチングすることにより、この酸化
膜厚を300Å以下にすることである。
以下、本発明を実施例に従い詳細に説明する。
第１図は耐放射線素子として有望なSOS（Silicon
on Sapphire）を示す工程断面概略図である。第
１図ａに示すようにサフアイヤ１０上に素子領域
１１形成後第１図ｂに示すように850℃で27分の
水素燃焼酸化を行なうと400ÅのSiO2１２が成長
する。次に第１図ｃに示すようにこれを１％HF
水溶液で３分エツチングすると約120Åエツチン
グされ280Åのシリコン酸化膜１３がえられる。
さらに第１図ｄに示すように不純物注入により
VT制御を行なつた後ゲート電極１４を形成する
と放射線に強いMOS型半デハイスができる。
第１図は耐放射線素子として有望なSOS（Silicon
on Sapphire）を示す工程断面概略図である。第
１図ａに示すようにサフアイヤ１０上に素子領域
１１形成後第１図ｂに示すように850℃で27分の
水素燃焼酸化を行なうと400ÅのSiO2１２が成長
する。次に第１図ｃに示すようにこれを１％HF
水溶液で３分エツチングすると約120Åエツチン
グされ280Åのシリコン酸化膜１３がえられる。
さらに第１図ｄに示すように不純物注入により
VT制御を行なつた後ゲート電極１４を形成する
と放射線に強いMOS型半デハイスができる。
本実施例ではSOS構造について述べたものであ
るが、シリコンウエハーについても適用できる。
又、水素燃焼酸化の代わりにウエツト酸化、又は
1000℃程度のドライ酸化でもよい。HF水溶液の
濃度は何％でもよい。又、フツ化アンモニウム水
溶液のようにSiO2をエツチングできるものでも
よい。
るが、シリコンウエハーについても適用できる。
又、水素燃焼酸化の代わりにウエツト酸化、又は
1000℃程度のドライ酸化でもよい。HF水溶液の
濃度は何％でもよい。又、フツ化アンモニウム水
溶液のようにSiO2をエツチングできるものでも
よい。
MOS型トランジスタに放射線を照射すると、
ゲート絶縁膜に正電荷が捕獲され、その結果とし
て、トランジスタのしきい電圧VTはPMOS
NMOS共に負側にシフトする。トランジスタ特
性のシフトの例を第２図に示す。シフトが大きい
と、LSI設計時のVTマージンを越えて回路が動
作しなくなる。
ゲート絶縁膜に正電荷が捕獲され、その結果とし
て、トランジスタのしきい電圧VTはPMOS
NMOS共に負側にシフトする。トランジスタ特
性のシフトの例を第２図に示す。シフトが大きい
と、LSI設計時のVTマージンを越えて回路が動
作しなくなる。
ゲート酸化膜中の正電荷捕獲は、実際には、あ
る分布をもつているが、IEEE Transactions on
Nuclear Science，vol.NS−25，NO6.
December1978，“Ａ SIMPLE MODEL FOR
PREDICTING RADIATION EFFECTS IN
MOS DEVICES”記載のモデルによると第３図
に示すように分布の重心の位置に、すべての電荷
が存在するものとする。ここでQ2，Qmはそれぞ
れ放射線照射によつて誘起された捕獲正電荷Qox
をおぎなうためにSi側とゲート側に誘起された電
荷である。このモデルにしたがうと、放射線照射
によるしきい値電圧シフトΔVTは次式で示され
る。
る分布をもつているが、IEEE Transactions on
Nuclear Science，vol.NS−25，NO6.
December1978，“Ａ SIMPLE MODEL FOR
PREDICTING RADIATION EFFECTS IN
MOS DEVICES”記載のモデルによると第３図
に示すように分布の重心の位置に、すべての電荷
が存在するものとする。ここでQ2，Qmはそれぞ
れ放射線照射によつて誘起された捕獲正電荷Qox
をおぎなうためにSi側とゲート側に誘起された電
荷である。このモデルにしたがうと、放射線照射
によるしきい値電圧シフトΔVTは次式で示され
る。
ΔVT＝qNoxx2／εoxεo
ここでεox・εoは、SiO2の誘電率ｑは電荷素
量、Noxは放射線照射によつて捕獲された正電
荷数、x1はSi−SiO2界面から捕獲中心までの距
離、x2は捕獲中心からゲート電極までの距離であ
る。
量、Noxは放射線照射によつて捕獲された正電
荷数、x1はSi−SiO2界面から捕獲中心までの距
離、x2は捕獲中心からゲート電極までの距離であ
る。
正電圧を印加して照射した場合、Noxはx2に
比例し、比例定数をＣとするとNox＝Cx2/2とな
り、ΔVTは、 ΔVT＝−q.c／εox・εox2/2 ＝−q.c／εox・εo（Tox−x1）2、 （Toxはゲート酸化膜厚）となる。Toxが十分大
きいと、X1は一定（我々の実験では〜130Å）と
なり、ΔVTはToxの２乗の関数となる。第４図
にToxとΔVTの関係をlog−logでとつた図を示
す。
比例し、比例定数をＣとするとNox＝Cx2/2とな
り、ΔVTは、 ΔVT＝−q.c／εox・εox2/2 ＝−q.c／εox・εo（Tox−x1）2、 （Toxはゲート酸化膜厚）となる。Toxが十分大
きいと、X1は一定（我々の実験では〜130Å）と
なり、ΔVTはToxの２乗の関数となる。第４図
にToxとΔVTの関係をlog−logでとつた図を示
す。
第４図において左がＮ−ch，右がＰ−ch，ｏ
印は、as grownのもので×は、600Å形成してか
ら、200Åおよび300Åにエツチングしたものであ
る。Toxが400Å以上では、ΔVTはToxの２乗の
関数になつている。ところが、それ以下のToxで
は２乗の関係からはずれ、予想されるΔVTより
も大きくなつている（○印）。これはToxが小さ
いと、Si−SiO2界面付近のSiO2構造の乱れが改
善されるひまがなく、正電荷捕獲中心が、よりSi
界面近くに存在することが予想される。そこで最
初600Åの熱酸化膜を形成し、それをエツチング
して300Åにした場合のΔVT（×印）を同図に示
す。Ｎ−chではΔVTが1.4Vから0.7Vに減少し、
Ｐ−chでは1.8Vから1.0Vに減少させることがで
きる。
印は、as grownのもので×は、600Å形成してか
ら、200Åおよび300Åにエツチングしたものであ
る。Toxが400Å以上では、ΔVTはToxの２乗の
関数になつている。ところが、それ以下のToxで
は２乗の関係からはずれ、予想されるΔVTより
も大きくなつている（○印）。これはToxが小さ
いと、Si−SiO2界面付近のSiO2構造の乱れが改
善されるひまがなく、正電荷捕獲中心が、よりSi
界面近くに存在することが予想される。そこで最
初600Åの熱酸化膜を形成し、それをエツチング
して300Åにした場合のΔVT（×印）を同図に示
す。Ｎ−chではΔVTが1.4Vから0.7Vに減少し、
Ｐ−chでは1.8Vから1.0Vに減少させることがで
きる。
以上、説明したように本発明によれば、MOS
型半導体装置のゲート酸化膜形成において、まず
400Å以上のシリコン酸化膜を形成し、その後除
去し、300Å以下にすることによつて、しきい値
電圧変動の少ない、MOS型半導体装置のゲート
絶縁膜形成方法を提供することができる。
型半導体装置のゲート酸化膜形成において、まず
400Å以上のシリコン酸化膜を形成し、その後除
去し、300Å以下にすることによつて、しきい値
電圧変動の少ない、MOS型半導体装置のゲート
絶縁膜形成方法を提供することができる。
第１図は本発明の一実施例を示す工程断面図、
第２図はガンマ線照射によるトランジスタ特性の
変化を示す図、第３図はSiO2中の正電荷捕獲を
簡略化した図、第４図はゲート酸化膜厚、Toxに
対するしきい値シフトΔVTを対数−対数グラフ
によつて示した図である。図において、 １０……サフアイア基板、１１……シリコン素
子領域、１２……酸化直後の厚いゲート酸化膜、
１３……エツチングした後の薄い酸化膜、１４…
…ゲート電極。
第２図はガンマ線照射によるトランジスタ特性の
変化を示す図、第３図はSiO2中の正電荷捕獲を
簡略化した図、第４図はゲート酸化膜厚、Toxに
対するしきい値シフトΔVTを対数−対数グラフ
によつて示した図である。図において、 １０……サフアイア基板、１１……シリコン素
子領域、１２……酸化直後の厚いゲート酸化膜、
１３……エツチングした後の薄い酸化膜、１４…
…ゲート電極。
Claims (1)
- １ MOS型半導体のゲート酸化膜形成工程にお
いて、300Å以下のシリコン酸化膜を形成する場
合、400Å以上のシリコン熱酸化膜を形成し、そ
の後除去することにより、この酸化膜厚を300Å
以下にすることを特徴とするMOS型半導体のゲ
ート絶縁形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58000231A JPS59125662A (ja) | 1983-01-06 | 1983-01-06 | Ｍｏｓ型半導体装置のゲ−ト絶縁膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58000231A JPS59125662A (ja) | 1983-01-06 | 1983-01-06 | Ｍｏｓ型半導体装置のゲ−ト絶縁膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59125662A JPS59125662A (ja) | 1984-07-20 |
| JPH05869B2 true JPH05869B2 (ja) | 1993-01-06 |
Family
ID=11468189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58000231A Granted JPS59125662A (ja) | 1983-01-06 | 1983-01-06 | Ｍｏｓ型半導体装置のゲ−ト絶縁膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59125662A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2715086B2 (ja) * | 1988-02-01 | 1998-02-16 | 東芝セラミックス 株式会社 | 半導体ウェーハに対する熱酸化膜の形成方法 |
| US4950618A (en) * | 1989-04-14 | 1990-08-21 | Texas Instruments, Incorporated | Masking scheme for silicon dioxide mesa formation |
| JP2001033644A (ja) * | 1999-07-19 | 2001-02-09 | Shin Etsu Chem Co Ltd | 光導波路膜の製造方法 |
| JP2009212366A (ja) * | 2008-03-05 | 2009-09-17 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
-
1983
- 1983-01-06 JP JP58000231A patent/JPS59125662A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59125662A (ja) | 1984-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4748131A (en) | Method for increasing radiation hardness of MOS gate oxides | |
| JPH11330263A (ja) | 半導体装置とその製造方法 | |
| JPH0377329A (ja) | 半導体装置の製造方法 | |
| JPS626350B2 (ja) | ||
| CN111081761A (zh) | 具有抗辐射加固结构的低功耗晶体管器件及其制备方法 | |
| JPH05869B2 (ja) | ||
| KR100367740B1 (ko) | 반도체 소자의 게이트 산화막 제조방법 | |
| JPH11238810A (ja) | 相異なる厚さのゲート酸化膜形成方法 | |
| CA1095179A (en) | Method of making field effect transistor | |
| JPS63244672A (ja) | Ｄｒａｍセルの製造方法 | |
| US3688389A (en) | Insulated gate type field effect semiconductor device having narrow channel and method of fabricating same | |
| JP2626910B2 (ja) | 半導体装置の製造方法 | |
| JPS5890778A (ja) | 半導体装置 | |
| JPH01165130A (ja) | 誘導体と半導体との間の界面電界の修正 | |
| JP3453764B2 (ja) | 半導体装置の製造方法 | |
| JPS5952878A (ja) | 半導体装置の製造方法 | |
| JPH0393233A (ja) | 半導体装置の製造方法 | |
| JPS5922322A (ja) | 半導体装置とその製造方法 | |
| JPH04373177A (ja) | 半導体装置およびその製造方法 | |
| JPH08330302A (ja) | シリコン酸化膜の形成方法 | |
| JP2998540B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH06302790A (ja) | 絶縁分離基板の製造方法 | |
| JPH04246865A (ja) | 不揮発性メモリの製造方法 | |
| TW504768B (en) | Method for obtaining channel length smaller than 0.1 micron | |
| JPH11354648A (ja) | 同一の半導体基板上に異なる厚さの酸化物を同時に作製する方法 |