JPH0588806A - キー入力装置 - Google Patents
キー入力装置Info
- Publication number
- JPH0588806A JPH0588806A JP3250900A JP25090091A JPH0588806A JP H0588806 A JPH0588806 A JP H0588806A JP 3250900 A JP3250900 A JP 3250900A JP 25090091 A JP25090091 A JP 25090091A JP H0588806 A JPH0588806 A JP H0588806A
- Authority
- JP
- Japan
- Prior art keywords
- key
- conversion circuit
- ladder
- key input
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】
【目的】Ａ／Ｄ変換回路で分解能を超えたキー入力数の
取り込みを実現すること。 【構成】梯子抵抗回路網２と梯子抵抗回路網３はキー・
アレイが接地すると、Ａ／Ｄ変換回路４に押されたキー
に対応した電圧値を出力することが可能になる。マイク
ロプロセッサ５はスイッチ６，スイッチ７により梯子抵
抗回路網２，梯子抵抗回路網のキー・アレイの接地を制
御し、キー入力の結果をコントロール信号出力端子８に
出力する。 【効果】本発明によれば、複数の梯子抵抗回路網に設け
られたキー・アレイを１つのＡ／Ｄ変換回路とマイクロ
プロセッサにより処理できるので、Ａ／Ｄ変換回路の分
解能を超えたキー入力数を取り込むことを可能にする効
果がある。
取り込みを実現すること。 【構成】梯子抵抗回路網２と梯子抵抗回路網３はキー・
アレイが接地すると、Ａ／Ｄ変換回路４に押されたキー
に対応した電圧値を出力することが可能になる。マイク
ロプロセッサ５はスイッチ６，スイッチ７により梯子抵
抗回路網２，梯子抵抗回路網のキー・アレイの接地を制
御し、キー入力の結果をコントロール信号出力端子８に
出力する。 【効果】本発明によれば、複数の梯子抵抗回路網に設け
られたキー・アレイを１つのＡ／Ｄ変換回路とマイクロ
プロセッサにより処理できるので、Ａ／Ｄ変換回路の分
解能を超えたキー入力数を取り込むことを可能にする効
果がある。
Description
【０００１】
【産業上の利用分野】本発明はキー入力装置に係り、特
に複数の梯子抵抗回路網のキー・アレイを１つのＡ／Ｄ
変換回路で読み取るのに好適なキー入力方式に関する。
に複数の梯子抵抗回路網のキー・アレイを１つのＡ／Ｄ
変換回路で読み取るのに好適なキー入力方式に関する。
【０００２】
【従来の技術】マトリックス回路を用いたキー入力方
式、梯子抵抗回路網とＡ／Ｄ変換回路を用いたキー入力
方式がある。なお、この種の装置として関連するものに
は例えば、特開昭４９−１３１０２９号公報、特開昭４
９−１２６２２４号公報が挙げられる。
式、梯子抵抗回路網とＡ／Ｄ変換回路を用いたキー入力
方式がある。なお、この種の装置として関連するものに
は例えば、特開昭４９−１３１０２９号公報、特開昭４
９−１２６２２４号公報が挙げられる。
【０００３】
【発明が解決しようとする課題】上記従来技術はＡ／Ｄ
変換回路の分解能の点について考慮されておらず、Ａ／
Ｄ変換回路の分解能により取り込み可能なキー入力数を
超えた場合は、さらにＡ／Ｄ変換回路を追加しなければ
ならない問題があった。
変換回路の分解能の点について考慮されておらず、Ａ／
Ｄ変換回路の分解能により取り込み可能なキー入力数を
超えた場合は、さらにＡ／Ｄ変換回路を追加しなければ
ならない問題があった。
【０００４】本発明の目的は、Ａ／Ｄ変換回路を追加す
ることなく、Ａ／Ｄ変換回路の分解能を超えたキー入力
数の取り込みを実現することにある。
ることなく、Ａ／Ｄ変換回路の分解能を超えたキー入力
数の取り込みを実現することにある。
【０００５】
【課題を解決するための手段】上記目的は、複数の梯子
抵抗回路網に設けられたキー・アレイの接地をマイクロ
プロセッサで制御することにより、達成される。
抵抗回路網に設けられたキー・アレイの接地をマイクロ
プロセッサで制御することにより、達成される。
【０００６】
【作用】梯子抵抗回路網は、キー・アレイを接地するこ
とによりキー入力を電圧値に変換することが可能にな
る。その電圧値はＡ／Ｄ変換回路によりデジタル値に変
換され、マイクロプロセッサにて処理される。よって、
マイクロプロセッサで梯子抵抗回路網のキー・アレイの
接地を制御することにより、複数の梯子抵抗回路網の電
圧値を１つのＡ／Ｄ変換回路により処理することができ
る。
とによりキー入力を電圧値に変換することが可能にな
る。その電圧値はＡ／Ｄ変換回路によりデジタル値に変
換され、マイクロプロセッサにて処理される。よって、
マイクロプロセッサで梯子抵抗回路網のキー・アレイの
接地を制御することにより、複数の梯子抵抗回路網の電
圧値を１つのＡ／Ｄ変換回路により処理することができ
る。
【０００７】
【実施例】以下、本発明の一実施例を図面により説明す
る。
る。
【０００８】図１は本発明によるキー入力装置の一実施
例を示すブロック図であり、１はＤＣ電源、２は梯子抵
抗回路網、３は梯子抵抗回路網、４はＡ／Ｄ変換回路、
５はマイクロプロセッサ、６はスイッチ、７はスイッ
チ、８はコントロール信号出力端子である。
例を示すブロック図であり、１はＤＣ電源、２は梯子抵
抗回路網、３は梯子抵抗回路網、４はＡ／Ｄ変換回路、
５はマイクロプロセッサ、６はスイッチ、７はスイッ
チ、８はコントロール信号出力端子である。
【０００９】ＤＣ電源１は梯子抵抗回路網２と梯子抵抗
回路網３に電源を供給する。
回路網３に電源を供給する。
【００１０】梯子抵抗回路網２はスイッチ６が導通して
キー・アレイが接地すると、Ａ／Ｄ変換回路４に押され
たキーに対応した電圧値を出力することが可能になる。
スイッチ７が導通していない場合、キーが押されてもＡ
／Ｄ変換回路４に出力される電圧値はＤＣ電源１により
決まり変化がない。
キー・アレイが接地すると、Ａ／Ｄ変換回路４に押され
たキーに対応した電圧値を出力することが可能になる。
スイッチ７が導通していない場合、キーが押されてもＡ
／Ｄ変換回路４に出力される電圧値はＤＣ電源１により
決まり変化がない。
【００１１】同様に、梯子抵抗回路網３はスイッチ７が
導通してキー・アレイが接地すると、Ａ／Ｄ変換回路４
に押されたキーに対応した電圧値を出力することが可能
になる。スイッチ７が導通していない場合、キーが押さ
れてもＡ／Ｄ変換回路４に出力される電圧値はＤＣ電源
１により決まり変化がない。
導通してキー・アレイが接地すると、Ａ／Ｄ変換回路４
に押されたキーに対応した電圧値を出力することが可能
になる。スイッチ７が導通していない場合、キーが押さ
れてもＡ／Ｄ変換回路４に出力される電圧値はＤＣ電源
１により決まり変化がない。
【００１２】Ａ／Ｄ変換回路４は電圧値をデジタル値に
変換してマイクロプロセッサに出力する。
変換してマイクロプロセッサに出力する。
【００１３】マイクロプロセッサ５の処理を図２に示
す。スイッチ６をＯＮすることにより梯子抵抗回路網２
のキー入力を可能にし（ステップ２１）、スイッチ７を
ＯＦＦすることにより梯子抵抗回路網３のキー入力を禁
止する（ステップ２２）。Ａ／Ｄ変換回路から読み取っ
た値により（ステップ２３）梯子抵抗回路網２のどのキ
ーが押されているかを判断する（ステップ２４）。スイ
ッチ６をＯＦＦすることにより梯子抵抗回路網２のキー
入力を禁止し（ステップ２５）、スイッチ７をＯＮする
ことにより梯子抵抗回路網３のキー入力を可能にする
（ステップ２６）。Ａ／Ｄ変換回路から読み取った値に
より（ステップ２７）梯子抵抗回路網３のどのキーが押
されているかを判断する（ステップ２８）。このキー入
力の判断結果によりコントロール信号出力端子８の出力
を変化させる。
す。スイッチ６をＯＮすることにより梯子抵抗回路網２
のキー入力を可能にし（ステップ２１）、スイッチ７を
ＯＦＦすることにより梯子抵抗回路網３のキー入力を禁
止する（ステップ２２）。Ａ／Ｄ変換回路から読み取っ
た値により（ステップ２３）梯子抵抗回路網２のどのキ
ーが押されているかを判断する（ステップ２４）。スイ
ッチ６をＯＦＦすることにより梯子抵抗回路網２のキー
入力を禁止し（ステップ２５）、スイッチ７をＯＮする
ことにより梯子抵抗回路網３のキー入力を可能にする
（ステップ２６）。Ａ／Ｄ変換回路から読み取った値に
より（ステップ２７）梯子抵抗回路網３のどのキーが押
されているかを判断する（ステップ２８）。このキー入
力の判断結果によりコントロール信号出力端子８の出力
を変化させる。
【００１４】本実施例によれば２系統の梯子抵抗回路網
に設けられたキー・アレイの入力をを１つのＡ／Ｄ変換
回路とマイクロプロセッサにより処理してコントロール
信号出力端子により出力することができる。
に設けられたキー・アレイの入力をを１つのＡ／Ｄ変換
回路とマイクロプロセッサにより処理してコントロール
信号出力端子により出力することができる。
【００１５】
【発明の効果】本発明によれば、複数の梯子抵抗回路網
に設けられたキー・アレイを１つのＡ／Ｄ変換回路とマ
イクロプロセッサにより処理できるので、Ａ／Ｄ変換回
路の分解能を超えたキー入力数の取り込みを可能にする
効果がある。
に設けられたキー・アレイを１つのＡ／Ｄ変換回路とマ
イクロプロセッサにより処理できるので、Ａ／Ｄ変換回
路の分解能を超えたキー入力数の取り込みを可能にする
効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１におけるマイクロプロセッサの処理を示す
フローチャート図である。
フローチャート図である。
１．ＤＣ電源、 ２．梯子抵抗回路網、 ３．梯子抵抗回路網、 ４．Ａ／Ｄ変換回路、 ５．マイクロプロセッサ、 ６．スイッチ、 ７．スイッチ、 ８．コントロール信号出力端子
Claims (1)
- 【請求項１】複数の梯子抵抗回路網とＡ／Ｄ変換回路と
マイクロプロセッサよりなるキー入力装置において、梯
子抵抗回路網に設けられたキー・アレイの接地をマイク
ロプロセッサにより制御することを特徴とするキー入力
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3250900A JPH0588806A (ja) | 1991-09-30 | 1991-09-30 | キー入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3250900A JPH0588806A (ja) | 1991-09-30 | 1991-09-30 | キー入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0588806A true JPH0588806A (ja) | 1993-04-09 |
Family
ID=17214704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3250900A Pending JPH0588806A (ja) | 1991-09-30 | 1991-09-30 | キー入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0588806A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7978098B2 (en) | 2006-05-31 | 2011-07-12 | Funai Electric Co., Ltd. | Key input device |
-
1991
- 1991-09-30 JP JP3250900A patent/JPH0588806A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7978098B2 (en) | 2006-05-31 | 2011-07-12 | Funai Electric Co., Ltd. | Key input device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09289426A (ja) | 自動利得制御方法及び自動利得制御装置 | |
| JP2001516529A (ja) | 切替可能な分解能を与える分圧器 | |
| JPH09219475A (ja) | 電子冷却素子の給電回路 | |
| US4979043A (en) | Video signal processing circuit | |
| JPH08274642A (ja) | Ｄａコンバ−タおよびｄａコンバ−タ装置 | |
| KR0139362B1 (ko) | 카메라의 디지탈 기능회로 | |
| JP4019291B2 (ja) | インターフェース回路 | |
| JP3717607B2 (ja) | 利得可変増幅装置 | |
| JPH07121131A (ja) | コントラスト自動調光装置 | |
| KR950003567B1 (ko) | 캠코더의 전자 칼라 필터 회로 | |
| JP2619857B2 (ja) | 保護継電装置 | |
| US6297756B1 (en) | Analog-to-digital conversion device | |
| JPH0795643A (ja) | ボタン電話機のボタン押下情報認識回路 | |
| JPH0549166A (ja) | 直流電源投入装置 | |
| NL8102486A (nl) | Inrichting voor audiosignalen en voorzien van een keten voor het buitenwerking stellen van toonregeling. | |
| JPS6318763A (ja) | デジタルスキヤナの画像読取装置 | |
| JPH03265370A (ja) | 画像信号処理装置 | |
| JP2844971B2 (ja) | ディジタル符号処理システム | |
| JP3004475U (ja) | 電気リミット回路 | |
| JPH04227121A (ja) | Ａ／ｄ変換器 | |
| JPS62173501A (ja) | シ−ケンサ用インタフエイス回路 | |
| JPH03126120A (ja) | スイッチ読取り回路 | |
| JPH05135190A (ja) | デイジタル・デフアジイフアイヤ回路 | |
| JPH0223475A (ja) | 対数変換回路 | |
| JPH02125737A (ja) | ハードコピー装置 |