JPH058887B2 - - Google Patents
Info
- Publication number
- JPH058887B2 JPH058887B2 JP61159988A JP15998886A JPH058887B2 JP H058887 B2 JPH058887 B2 JP H058887B2 JP 61159988 A JP61159988 A JP 61159988A JP 15998886 A JP15998886 A JP 15998886A JP H058887 B2 JPH058887 B2 JP H058887B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- counting
- shift register
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、入力信号の周期に応じてクロツク信
号を計数する計数回路に関するもので、特に
PLL方式のシンセサイザ受信機に用いて好適な
計数回路に関する。
号を計数する計数回路に関するもので、特に
PLL方式のシンセサイザ受信機に用いて好適な
計数回路に関する。
(ロ) 従来の技術
入力信号の周波数が所定値か否かを判別する方
法の１つとして、周波数カンウト方法がある。こ
の方法は、入力信号の周波数に応じたパルスを期
間を区切つて計数し、計数値と基準値とを比較す
ることにより判別を行なうものである。こうの様
な周波数をカウントする方法は、例えは特開昭60
−69909号公報に示される如く、PLLシンセサイ
ザ受信機のオートサーチのストツプ信号を発生す
る為に用いられる。前記公報の場合、周期信号
STRQの「Ｈ」機関中、IF信号周波数に応じた
パルスをカンウタで計数し、計数値が所定範囲内
にあるとき同調状態と判別してストツプ信号を発
生させるものである。
法の１つとして、周波数カンウト方法がある。こ
の方法は、入力信号の周波数に応じたパルスを期
間を区切つて計数し、計数値と基準値とを比較す
ることにより判別を行なうものである。こうの様
な周波数をカウントする方法は、例えは特開昭60
−69909号公報に示される如く、PLLシンセサイ
ザ受信機のオートサーチのストツプ信号を発生す
る為に用いられる。前記公報の場合、周期信号
STRQの「Ｈ」機関中、IF信号周波数に応じた
パルスをカンウタで計数し、計数値が所定範囲内
にあるとき同調状態と判別してストツプ信号を発
生させるものである。
尚、前記周波数カンウト方法は、交通情報シス
テムのSK信号やSD信号の検出、AMステレオ放
送システムのID信号の識別等にも利用されてい
る。
テムのSK信号やSD信号の検出、AMステレオ放
送システムのID信号の識別等にも利用されてい
る。
(ハ) 発明が解決しようとする問題点
ところで、前記公報に記載されたIF信号に応
じたパルスをカウンタにより計数する方法では、
計数動作が終了したか否かを知らせる信号を発生
することが出来ず、計数動作から判別動作に移行
し、判別結果を得る為に、別途のタイミング信号
（TM２）を必要とする。しかしながら、その様
な方法では前記タイミング信号を発生させる為の
何らかの時間管理が必要となるので、回路が複雑
になる等の問題があつた。
じたパルスをカウンタにより計数する方法では、
計数動作が終了したか否かを知らせる信号を発生
することが出来ず、計数動作から判別動作に移行
し、判別結果を得る為に、別途のタイミング信号
（TM２）を必要とする。しかしながら、その様
な方法では前記タイミング信号を発生させる為の
何らかの時間管理が必要となるので、回路が複雑
になる等の問題があつた。
また、前記公報に記載された計数方法では、
IF信号の周波数を直接計数している為計数に時
間がかかり、サーチ時間が長くなるという問題が
あつた。
IF信号の周波数を直接計数している為計数に時
間がかかり、サーチ時間が長くなるという問題が
あつた。
(ニ) 問題点を解決するための手段
本発明は、上述の点に鑑み成されたもので、入
力信号の周期に応じたゲート信号を発生するゲー
ト信号発生回路と、前記ゲート信号の発生期間中
クロツク信号を計数するカウンタと、該カウンタ
のデータが転送されるシフトレジスタと、前記ゲ
ート信号の終了に応じて出力端子に終了信号を発
生する終了信号発生回路と、前記終了信号に応じ
て制御信号を発生させ、前記制御信号を前記シフ
トレジスタに印加して、前記シフトレジスタのデ
ータを前記出力端子にシリアルに発生させる制御
回路とを備える点を特徴とする。
力信号の周期に応じたゲート信号を発生するゲー
ト信号発生回路と、前記ゲート信号の発生期間中
クロツク信号を計数するカウンタと、該カウンタ
のデータが転送されるシフトレジスタと、前記ゲ
ート信号の終了に応じて出力端子に終了信号を発
生する終了信号発生回路と、前記終了信号に応じ
て制御信号を発生させ、前記制御信号を前記シフ
トレジスタに印加して、前記シフトレジスタのデ
ータを前記出力端子にシリアルに発生させる制御
回路とを備える点を特徴とする。
(ホ) 作用
本発明に依れば、入力信号の周期に応じたゲー
ト信号の終了に応じて、判別回路に接続される出
力端子に終了信号を発生させることが出来、その
後前記出力端子に計数結果をシリアルに発生させ
ることが出来るので、前記終了信号により計数周
期の終了を知らせることが出来る。
ト信号の終了に応じて、判別回路に接続される出
力端子に終了信号を発生させることが出来、その
後前記出力端子に計数結果をシリアルに発生させ
ることが出来るので、前記終了信号により計数周
期の終了を知らせることが出来る。
(ヘ) 実施例
第１図は、本発明の一実施例を示す回路図で、
１は例えばFM放送のIF信号が印加される入力端
子、２は前記IF信号を増幅する増幅回路、３は
前記IF信号に応じて計数周期を定めるゲート信
号を発生するゲート信号発生回路、４は第１及び
第２の発振出力信号を発生する基準発振器、５は
該基準発生器４の第２出力信号を分周してクロツ
ク信号を発生する分周回路、６は前記ゲート信号
とクロツク信号との論理積をとるアンドケート、
７は該アンドゲート６を通過するクロツク信号を
計数するカウンタ、８は該カウンタ７のデータが
転送されるシフトレジスタ、９は前記ゲート信号
の終了に応じて終了信号を発生するＤ−FF、１
０は第１乃至第4MOSFET１１乃至１４から成
り、前記終了信号もしくは前記シフトレジスタ８
のデータを出力端子１５に発生させる信号選択回
路、１６は動作に必要な各種制御信号を発生する
制御回路、及び１７は前記出力端子１５に接続さ
れる判別回路である。
１は例えばFM放送のIF信号が印加される入力端
子、２は前記IF信号を増幅する増幅回路、３は
前記IF信号に応じて計数周期を定めるゲート信
号を発生するゲート信号発生回路、４は第１及び
第２の発振出力信号を発生する基準発振器、５は
該基準発生器４の第２出力信号を分周してクロツ
ク信号を発生する分周回路、６は前記ゲート信号
とクロツク信号との論理積をとるアンドケート、
７は該アンドゲート６を通過するクロツク信号を
計数するカウンタ、８は該カウンタ７のデータが
転送されるシフトレジスタ、９は前記ゲート信号
の終了に応じて終了信号を発生するＤ−FF、１
０は第１乃至第4MOSFET１１乃至１４から成
り、前記終了信号もしくは前記シフトレジスタ８
のデータを出力端子１５に発生させる信号選択回
路、１６は動作に必要な各種制御信号を発生する
制御回路、及び１７は前記出力端子１５に接続さ
れる判別回路である。
次に、第１図の動作を第２図のタイミングチヤ
ートを参照しながら説明する。第２図において、
第２図イは発振器４の第１出力信号（周波数1）
を示し、第２図ニは発振器４の第２出力信号（周
波数2＞1）を分周回路５で分周した信号を示
す。まず、計数を開始する為、開始信号STRQ
「Ｈ」（第２図ロ）を第１制御端子１８に印加した
とすれば、発振器４から制御回路１６に印加され
る動作クロツクCL（第２図イ）のリセツト解除が
成され、制御回路１６が動作を開始する。前記動
作クロツクCLの１クロツク後に制御回路１６か
ら実際の動作開始信号STRQ′（第２図ハ）が発生
し、その反転信号が増幅回路２及びゲート信号発
生回路３にリセツト信号として印加され、計数動
作が開始される。その時、制御回路１６から発生
するシフトレジスタ制御信号CEは、第３図リに
示す如く「Ｌ」になつているので、シフトレジス
タ８がパラレル入力動作状態になり、第
2MOSFET１２がオフ、第4MOSFET１４がオ
ンになつている。また、開始信号STRQが「Ｈ」
になつてから、動作開始信号STRQ′が「Ｈ」に
なる迄の間にリセツト信号△STRQ（第２図チ）
が「Ｈ」になり、前記リセツト信号がＤ−FF９
に印加されるので、前記Ｄ−FF９のリセツトが
行なわれ、そのＱ出力第２図ヌが「Ｌ」になる。
その結果、出力端子１５に得られる出力信号D-/0
第２図ルは必ず「Ｈ」になる。
ートを参照しながら説明する。第２図において、
第２図イは発振器４の第１出力信号（周波数1）
を示し、第２図ニは発振器４の第２出力信号（周
波数2＞1）を分周回路５で分周した信号を示
す。まず、計数を開始する為、開始信号STRQ
「Ｈ」（第２図ロ）を第１制御端子１８に印加した
とすれば、発振器４から制御回路１６に印加され
る動作クロツクCL（第２図イ）のリセツト解除が
成され、制御回路１６が動作を開始する。前記動
作クロツクCLの１クロツク後に制御回路１６か
ら実際の動作開始信号STRQ′（第２図ハ）が発生
し、その反転信号が増幅回路２及びゲート信号発
生回路３にリセツト信号として印加され、計数動
作が開始される。その時、制御回路１６から発生
するシフトレジスタ制御信号CEは、第３図リに
示す如く「Ｌ」になつているので、シフトレジス
タ８がパラレル入力動作状態になり、第
2MOSFET１２がオフ、第4MOSFET１４がオ
ンになつている。また、開始信号STRQが「Ｈ」
になつてから、動作開始信号STRQ′が「Ｈ」に
なる迄の間にリセツト信号△STRQ（第２図チ）
が「Ｈ」になり、前記リセツト信号がＤ−FF９
に印加されるので、前記Ｄ−FF９のリセツトが
行なわれ、そのＱ出力第２図ヌが「Ｌ」になる。
その結果、出力端子１５に得られる出力信号D-/0
第２図ルは必ず「Ｈ」になる。
前記動作開始信号STRQ′が発生した後、入力
信号（第２図ホ）に応じて発生するゲート信号発
生回路３の出力信号（第２図ヘ）が「Ｈ」になる
と、分周回路５の出力クロツク信号（第２図ニ）
がアンドゲート６を通過してカウンタ７に印加さ
れ、前記カウンタ７の計数が開始される。時間が
経過し、前記ゲート信号発生回路３の出力信号が
「Ｌ」になると、アンドゲート６が遮断され、カ
ウンタ７の計数が終了する。同時に、前記ゲート
信号発生回路３の出力信号「Ｌ」がＤ−FF９の
クロツク端子に印加されるので、前記Ｄ−FF９
のＱ出力が「Ｈ」になる。その為、第
3MOSFET１３がオンになり、その時第
4MOSFET１４がオン状態を維持しているので、
出力端子１５に得られる出力信号（Ｄ0）が「Ｌ」
になる。尚、カウンタ７のデータ（第２図ト）
は、常時シフトレジスタ８にパラレル入力されて
おり、前記カウンタ７の計数が終了すると、前記
シフトレジスタ８のデータの変化も停止する様に
構成されている。
信号（第２図ホ）に応じて発生するゲート信号発
生回路３の出力信号（第２図ヘ）が「Ｈ」になる
と、分周回路５の出力クロツク信号（第２図ニ）
がアンドゲート６を通過してカウンタ７に印加さ
れ、前記カウンタ７の計数が開始される。時間が
経過し、前記ゲート信号発生回路３の出力信号が
「Ｌ」になると、アンドゲート６が遮断され、カ
ウンタ７の計数が終了する。同時に、前記ゲート
信号発生回路３の出力信号「Ｌ」がＤ−FF９の
クロツク端子に印加されるので、前記Ｄ−FF９
のＱ出力が「Ｈ」になる。その為、第
3MOSFET１３がオンになり、その時第
4MOSFET１４がオン状態を維持しているので、
出力端子１５に得られる出力信号（Ｄ0）が「Ｌ」
になる。尚、カウンタ７のデータ（第２図ト）
は、常時シフトレジスタ８にパラレル入力されて
おり、前記カウンタ７の計数が終了すると、前記
シフトレジスタ８のデータの変化も停止する様に
構成されている。
前記出力信号Ｄ0の「Ｈ」から「Ｌ」への変化
は、後段の判別回路１７に伝達され、前記判別回
路１７の判別動作が開始される。また、前記出力
信号Ｄ0「Ｌ」は、制御回路１６に印加され、該
制御回路１６から発生するシフトレジスタ制御信
号CEを「Ｈ」に変化させる。そして、「Ｈ」の前
記制御信号CEがシフトレジスタ８に印加される
為、前記シフトレジスタ８がシリアル出力動作状
態になり、制御回路１６のクロツク端子１９から
シフトレジスタ８に印加されるクロツク信号CL
（第２図ヲ）に応じて、前記シフトレジスタ８の
データがシリアルに読み出される。
は、後段の判別回路１７に伝達され、前記判別回
路１７の判別動作が開始される。また、前記出力
信号Ｄ0「Ｌ」は、制御回路１６に印加され、該
制御回路１６から発生するシフトレジスタ制御信
号CEを「Ｈ」に変化させる。そして、「Ｈ」の前
記制御信号CEがシフトレジスタ８に印加される
為、前記シフトレジスタ８がシリアル出力動作状
態になり、制御回路１６のクロツク端子１９から
シフトレジスタ８に印加されるクロツク信号CL
（第２図ヲ）に応じて、前記シフトレジスタ８の
データがシリアルに読み出される。
一方、制御信号CEが「Ｈ」になると、第
2MOSFET１２がオンになり、第4MOSFET１
４がオフになる。従つて、クロツク信号CLに応
じてシフトレジスタ８から読み出されるデータ
は、インバータ２０及び第1MOSFET１１を介
して出力端子１５に発生する。それ故、判別回路
１７で前記シフトレジスタ８の出力データの判別
を行なえば、入力信号の周波数かの所定値である
か否かの判別を行なうことが出来、オートサーチ
のストツプ信号を発生させることが出来る。
2MOSFET１２がオンになり、第4MOSFET１
４がオフになる。従つて、クロツク信号CLに応
じてシフトレジスタ８から読み出されるデータ
は、インバータ２０及び第1MOSFET１１を介
して出力端子１５に発生する。それ故、判別回路
１７で前記シフトレジスタ８の出力データの判別
を行なえば、入力信号の周波数かの所定値である
か否かの判別を行なうことが出来、オートサーチ
のストツプ信号を発生させることが出来る。
判別回路１７における入力信号周期の判別は、
第３図に示す如きフローチヤートにより行なわれ
る。すなわち、開始信号STRQが印加されると、
出力信号Ｄ0が「Ｌ」に変化する迄、ゲート信号
GTに応じた計数動作が行なわれ、前記出力信号
Ｄ0が「Ｌ」になると、計数動作が停止して判別
動作に入る。
第３図に示す如きフローチヤートにより行なわれ
る。すなわち、開始信号STRQが印加されると、
出力信号Ｄ0が「Ｌ」に変化する迄、ゲート信号
GTに応じた計数動作が行なわれ、前記出力信号
Ｄ0が「Ｌ」になると、計数動作が停止して判別
動作に入る。
入力信号の周期が既知ではない場合は、上述の
如き動作により判別が行なわれるが、入力信号の
周期が既知の場合は、第４図に示す如く、出力信
号Ｄ0の「Ｈ」から「Ｌ」への変化をも判別の為
に利用することが出来る。すなわち、入力信号の
周期が既知の場合は、出力信号Ｄ0が「Ｌ」にな
る予定時刻が推測されるので、まず予定時刻にな
つたか否かの判別が行なわれ、その後出力信号Ｄ
０が「Ｌ」か否かの判別が行なわれる。そして、
出力信号Ｄ0が「Ｌ」であれば、第３図と同様の
判別動作が行なわれ、出力信号Ｄ0が「Ｈ」であ
れば、前記判別動作を飛び越して次の動作に入
る。従つて、入力信号の周期が既知で、かつ前記
周期が希望のものとは異なる場合、判別時間の短
縮を計ることが出来る。
如き動作により判別が行なわれるが、入力信号の
周期が既知の場合は、第４図に示す如く、出力信
号Ｄ0の「Ｈ」から「Ｌ」への変化をも判別の為
に利用することが出来る。すなわち、入力信号の
周期が既知の場合は、出力信号Ｄ0が「Ｌ」にな
る予定時刻が推測されるので、まず予定時刻にな
つたか否かの判別が行なわれ、その後出力信号Ｄ
０が「Ｌ」か否かの判別が行なわれる。そして、
出力信号Ｄ0が「Ｌ」であれば、第３図と同様の
判別動作が行なわれ、出力信号Ｄ0が「Ｈ」であ
れば、前記判別動作を飛び越して次の動作に入
る。従つて、入力信号の周期が既知で、かつ前記
周期が希望のものとは異なる場合、判別時間の短
縮を計ることが出来る。
尚、本発明に係る計数回路は、実施例の如くオ
ートサーチのストツプ信号を発生する為に利用出
来る他、交通情報システムのSK信号やSD信号の
検出、AMテテレオ放送システムのID信号の識別
等にも利用することが出来る。
ートサーチのストツプ信号を発生する為に利用出
来る他、交通情報システムのSK信号やSD信号の
検出、AMテテレオ放送システムのID信号の識別
等にも利用することが出来る。
(ト) 発明の効果
以上述べた如く、本発明に依れば計数動作の終
了を知らせる終了信号を発生させることが出来る
ので、次の判別動作を開始させる為に格別の時間
管理をする必要が無い。また、前記終了信号が得
られる出力端子に、計数結果となるデータを出力
することが出来るので、IC化に際して出力端子
ピンの節約を計ることが出来る。更に、実施例の
如く、第１乃至第4MOSFETから成る信号選択
回路を用いれば、前記終了信号と前記データとの
発生順を正確に規定することが出来、誤動作の無
い計数回路を提供出来る。
了を知らせる終了信号を発生させることが出来る
ので、次の判別動作を開始させる為に格別の時間
管理をする必要が無い。また、前記終了信号が得
られる出力端子に、計数結果となるデータを出力
することが出来るので、IC化に際して出力端子
ピンの節約を計ることが出来る。更に、実施例の
如く、第１乃至第4MOSFETから成る信号選択
回路を用いれば、前記終了信号と前記データとの
発生順を正確に規定することが出来、誤動作の無
い計数回路を提供出来る。
第１図は、本発明の一実施例を示す回路図、第
２図はそのタイミングチヤート、第３図は第１図
の動作順を示すフローチヤート、及び第４図はそ
の別のフローチヤートである。 ３……ゲート信号発生回路、６……アンドゲー
ト、７……カウンタ、８……シフトレジスタ、９
……Ｄ−FF、１０……信号選択回路、１１，１
２，１３，１４……MOSFET、１５……出力端
子、１６……制御回路、１７……判別回路。
２図はそのタイミングチヤート、第３図は第１図
の動作順を示すフローチヤート、及び第４図はそ
の別のフローチヤートである。 ３……ゲート信号発生回路、６……アンドゲー
ト、７……カウンタ、８……シフトレジスタ、９
……Ｄ−FF、１０……信号選択回路、１１，１
２，１３，１４……MOSFET、１５……出力端
子、１６……制御回路、１７……判別回路。
Claims (1)
- １ 入力信号の周期に応じたゲート信号を発生す
るゲート信号発生回路と、前記ゲート信号の発生
期間中クロツク信号を計数するカウンタと、該カ
ウンタのデータが転送されるシフトレジスタと、
判別回路に接続される出力端子と、前記ゲート信
号の終了に応じて前記出力端子に終了信号を発生
する終了信号発生回路と、前記終了信号に応じて
制御信号を発生する制御回路とから成り、前記ゲ
ート信号の終了時に、前記出力端子に終了信号を
発生させるとともに、前記制御信号に応じて前記
出力端子に前記シフトレジスタのデータをシリア
ルに発生させるようにしたことを特徴とする計数
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15998886A JPS6315514A (ja) | 1986-07-08 | 1986-07-08 | 計数回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15998886A JPS6315514A (ja) | 1986-07-08 | 1986-07-08 | 計数回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6315514A JPS6315514A (ja) | 1988-01-22 |
| JPH058887B2 true JPH058887B2 (ja) | 1993-02-03 |
Family
ID=15705543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15998886A Granted JPS6315514A (ja) | 1986-07-08 | 1986-07-08 | 計数回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6315514A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583605B2 (ja) * | 1976-07-15 | 1983-01-22 | 松下電器産業株式会社 | 受信周波数補正方式 |
| JPS578458A (en) * | 1980-06-19 | 1982-01-16 | Matsushita Electric Ind Co Ltd | Device for measuring frequency |
-
1986
- 1986-07-08 JP JP15998886A patent/JPS6315514A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6315514A (ja) | 1988-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4359714A (en) | Voice warning system for an automotive vehicle | |
| US5959941A (en) | Electronic watch | |
| US4710653A (en) | Edge detector circuit and oscillator using same | |
| US6498537B1 (en) | Phase comparison circuit having a controlled delay of an input signal | |
| JPH058887B2 (ja) | ||
| US5057784A (en) | Automatic reading apparatus for capstan reproducing speed mode | |
| US4722094A (en) | Digital rate detection circuit | |
| US4107916A (en) | Electronic watch having an alarm means | |
| JP2959223B2 (ja) | クロック発振器 | |
| JP3124912B2 (ja) | タイマ装置 | |
| US4578625A (en) | Spindle drive control system | |
| RU2093952C1 (ru) | Цифровая схема сравнения частот | |
| JPH04233467A (ja) | モータの速度測定方法及びその装置 | |
| JPS6320911A (ja) | シンセサイザ受信機のロ−タリ−選局方式 | |
| SU1238194A1 (ru) | Умножитель частоты | |
| JPH06140920A (ja) | 自動分周回路 | |
| JPH11337657A (ja) | ループコイル式金属検知装置 | |
| SU1536214A1 (ru) | Устройство дл измерени скорости ультразвука | |
| SU1347032A1 (ru) | Способ измерени отклонений частоты от номинального значени и устройство дл его осуществлени | |
| SU445123A1 (ru) | Устройство дл автоматической настройки избирательного усилител на фиксированные частоты | |
| JPS5832344Y2 (ja) | 振幅変調放送波検知回路 | |
| JPH0923159A (ja) | 測定装置 | |
| SU712047A3 (ru) | Устройство дл приема сигналов | |
| SU1661792A1 (ru) | Устройство дл определени интервала коррел ции | |
| SU1725149A1 (ru) | Устройство дл измерени отношени частот последовательностей импульсов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |