JPH0588914A - プロセツサ制御方法およびその装置 - Google Patents

Abstract

(57)【要約】 【目的】 ｈａｌｔ状態からのプロセッサの起動を高速
化する。 【構成】 ｈａｌｔ状態において自己アドレスをジャン
プ先アドレスとするジャンプ命令を実行し、起動時に自
己アドレスを所望のアドレスで置換する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はプロセッサ制御方法お
よびその装置に関し、さらに詳細にいえば、一連の処理
を実行した後に、データ、コマンドの入力を待ついわゆ
るｈａｌｔ状態となり、その後、データ、コマンドが入
力された起動状態になる場合におけるプロセッサの動作
を制御するための方法およびその装置に関する。

【０００２】

【従来の技術】従来から種々の分野で使用されているプ
ロセッサは、一連の処理を終了した後にｈａｌｔ状態に
なってデータ、コマンドの入力を待ち、データ、コマン
ドが入力されたことに応答してプロセッサを起動するた
めに割り込み処理が最も一般的に採用されている。

【０００３】したがって、プロセッサを起動させたいタ
イミング、即ち、例えば、データ、コマンドが入力され
たタイミングで割り込み信号をプロセッサに供給するこ
とにより、ｈａｌｔ状態から抜け出させ、プロセッサを
起動することができる。

【０００４】

【発明が解決しようとする課題】しかし、割り込み処理
を用いてプロセッサを起動する従来の方法では、実際に
入力されたデータ、コマンドの処理を開始できるまでに
数サイクルが必要であり、プロセッサの起動が十分には
高速化できていないという不都合がある。図３はハード
ウェアによる割り込み処理を説明するフローチャートで
あり、ステップＳＰ１のｈａｌｔ状態において、ステッ
プＳＰ２に示すように割り込みが発生したか否かを判別
し、割り込みが発生していなければ再びステップＳＰ１
のｈａｌｔ状態を継続する。逆に、割り込みが発生して
いれば、ステップＳＰ３においてレジスタ類の退避を行
ない、ステップＳＰ４においてプログラム・カウンタの
退避を行ない、ステップＳＰ５においてプログラム・カ
ウンタの設定を行ない、その後に、入力されたデータ、
コマンドに基づく処理を開始する。

【０００５】このフローチャートから明らかなように、
割り込み処理として規定されているレジスタ類、プログ
ラム・カウンタの退避およびプログラム・カウンタの設
定が必須であり、しかもこれらの処理を行なうために数
サイクルかかってしまうのであるから、プロセッサの起
動を十分に高速化することは到底不可能である。図４は
ソフトウェアによる割り込み処理を説明するフローチャ
ートであり、ステップＳＰ１においてデータ・フェッチ
を行ない、ステップＳＰ２においてデータがフェッチさ
れたか否かを判別し、データがフェッチされていなけれ
ば再びステップＳＰ１の処理を行なう。逆に、データが
フェッチされていれば、ステップＳＰ３においてプログ
ラム・カウンタの設定を行ない、その後に、ＳＰ４にお
いてフェッチされたデータ、コマンドに基づく処理を開
始する。

【０００６】このフローチャートから明らかなように、
図３の場合と比較してステップ数が少なくなっているの
であるが、図４のステップＳＰ２の判別にはかなりのサ
イクル数を必要とするのであるから、やはりプロセッサ
の起動を十分に高速化することは到底不可能である。ま
た、何れの場合にも、ハッシュ・ジャンプを行なうため
にハッシュ・テーブルからジャンプ先アドレスを取り込
まなければならず、ジャンプ先アドレスの取り込みにも
ある程度の時間が必要になるので、プロセッサの起動に
一層長い時間がかかることになるという不都合がある。

【０００７】

【発明の目的】この発明は上記の問題点に鑑みてなされ
たものであり、プロセッサの起動所要時間を大巾に短縮
できるプロセッサ制御方法およびその装置を提供するこ
とを目的としている。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めの、請求項１のプロセッサ制御方法は、入力待ちの場
合に対応してプロセッサが自己のアドレスにジャンプす
るジャンプ命令を実行し、起動時に自己のアドレスを所
望のアドレスで置換する方法である。請求項２のプロセ
ッサ制御装置は、入力待ちの場合に対応して自己のアド
レスにジャンプするジャンプ命令を実行するジャンプ手
段を有しているとともに、起動時に自己のアドレスを所
望のアドレスで置換するアドレス置換手段を有してい
る。

【０００９】

【作用】請求項１のプロセッサ制御方法であれば、休止
状態である入力待ちの場合に対応してプロセッサが自己
のアドレスにジャンプするジャンプ命令を実行し、起動
時に自己のアドレスを所望のアドレスで置換するだけで
よく、置換されたアドレスに基づくジャンプ命令を実行
することによりプロセッサを起動させることができる。
即ち、レジスタ類、プログラム・カウンタの退避、デー
タがフェッチされたか否かの判断が不要になるととも
に、置換されるべきアドレスをハッシュ・テーブルから
取り込まなくてもよくなるので、プロセッサを起動状態
にするための所要時間を大巾に短縮できる。

【００１０】請求項２のプロセッサ制御装置であれば、
休止状態である入力待ちの場合に対応してジャンプ手段
により自己のアドレスにジャンプするジャンプ命令を実
行し、起動時にアドレス置換手段により自己のアドレス
を所望のアドレスで置換するのであるから、置換された
アドレスに基づくジャンプ命令を実行することによりプ
ロセッサを起動させることができる。即ち、レジスタ
類、プログラム・カウンタの退避、データがフェッチさ
れたか否かの判断が不要になるとともに、置換されるべ
きアドレスをハッシュ・テーブルから取り込まなくても
よくなるので、プロセッサを起動状態にするための所要
時間を大巾に短縮できる。

【００１１】

【実施例】以下、実施例を示す添付図面によって詳細に
説明する。図１はこの発明のプロセッサ制御方法の一実
施例を示すフローチャートであり、ステップＳＰ１にお
いて自己のアドレスをジャンプ先アドレスとするジャン
プ命令を実行し、ステップＳＰ２においてジャンプ先ア
ドレスの置換が行なわれたか否かを判別し、置換が行な
われていなければそのままステップＳＰ１の処理を行な
う。逆に、置換が行なわれていれば、置換されたアドレ
スをジャンプ先アドレスとするジャンプ命令を実行する
ことによりＳＰ３においてプロセッサを起動する。

【００１２】即ち、プロセッサにおいては、自己のアド
レスをジャンプ先アドレスとするジャンプ命令を実行し
ているだけであるが、起動が指示されたことに応答して
ジャンプ先アドレスが所望のアドレスに置換されるので
あるから、アドレス置換後にジャンプ命令を実行するこ
とによりプロセッサが直ちに起動することになる。した
がって、ハードウェアによる割り込みに必須のレジスタ
類の退避、プログラム・カウンタの退避、ソフトウェア
割り込みに必須のデータがフェッチされたか否かの判別
が全く不要になり、プロセッサ起動のための所要時間の
大幅な短縮を達成できる。

【００１３】

【実施例２】図２はこの発明のプロセッサ制御装置の一
実施例を示すブロック図であり、プロセッサ１と、イン
ストラクション・メモリ２と、セレクタ３とを有してい
る。上記インストラクション・メモリ２は、ｈａｌｔ時
のアドレスに対応して、同じアドレスへのジャンプ命令
が格納されている。上記セレクタ３は、インストラクシ
ョン・メモリ２から読み出されるジャンプ先アドレスと
起動時に対応する所望のジャンプ先アドレスとの何れか
を選択するものであり、起動信号としての割り込み信号
が供給されたことを条件として所望のアドレスを出力
し、プロセッサ１に供給する。尚、ジャンプ命令に対応
するインストラクション・コードはインストラクション
・メモリ２から直接プロセッサ１に供給される。

【００１４】上記構成のプロセッサ制御装置の作用は次
のとおりである。例えば、ｈａｌｔ時のアドレスが２０
０Ｈであれば、インストラクション・メモリ２のアドレ
ス２００Ｈには同じアドレスにジャンプすべきことを指
示するジャンプ命令ｂｒ ２００Ｈが格納されている。
したがって、プロセッサ１はインストラクション・メモ
リ２の２００Ｈで無限ループのジャンプ命令を実行する
ことになる。そして、プロセッサ１が無限ループのジャ
ンプ命令を実行している場合において割り込み信号が発
生すれば、セレクタ３が２００Ｈに代えて所望のアドレ
ス（例えば、３００Ｈ）を選択するのであるから、プロ
セッサ１が同様にジャンプ命令を実行することにより、
インストラクション・メモリ２の３００Ｈに格納されて
いる命令を実行できる。即ち、アドレスが置換されたジ
ャンプ命令を実行するだけでプロセッサ１を起動でき
る。

【００１５】尚、この発明は上記の実施例に限定される
ものではなく、例えば、セレクタ３として２入力１出力
のものに代えて多数入力１出力のものを用い、割り込み
信号の種類に応じて置換すべきアドレスを選択すること
が可能であるほか、この発明の要旨を変更しない範囲内
において種々の設計変更を施すことが可能である。

【００１６】

【発明の効果】以上のように請求項１の発明は、レジス
タ類、プログラム・カウンタの退避、データがフェッチ
されたか否かの判断が不要になるとともに、置換される
べきアドレスをハッシュ・テーブルから取り込まなくて
もよくなるので、プロセッサを起動状態にするための所
要時間を大巾に短縮できるという特有の効果を奏する。

【００１７】請求項２の発明も、レジスタ類、プログラ
ム・カウンタの退避、データがフェッチされたか否かの
判断が不要になるとともに、置換されるべきアドレスを
ハッシュ・テーブルから取り込まなくてもよくなるの
で、プロセッサを起動状態にするための所要時間を大巾
に短縮できるという特有の効果を奏する。

【図面の簡単な説明】

【図１】この発明のプロセッサ制御方法の一実施例を示
すフローチャートである。

【図２】この発明のプロセッサ制御装置の一実施例を示
すブロック図である。

【図３】ハードウェアによる割り込み処理を説明するフ
ローチャートである。

【図４】ソフトウェアによる割り込み処理を説明するフ
ローチャートである。

【符号の説明】

１ プロセッサ ２ インストラクション・メモリ ３ セレクタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 休止状態から起動状態にプロセッサ
   （１）を制御する方法であって、入力待ちの場合に対応
   してプロセッサ（１）が自己のアドレスにジャンプする
   ジャンプ命令を実行し、起動時に自己のアドレスを所望
   のアドレスで置換することを特徴とするプロセッサ制御
   方法。
2. 【請求項２】 休止状態から起動状態にプロセッサ
   （１）を制御する装置であって、入力待ちの場合に対応
   して自己のアドレスにジャンプするジャンプ命令を実行
   するジャンプ手段（２）を有しているとともに、起動時
   に自己のアドレスを所望のアドレスで置換するアドレス
   置換手段（３）を有していることを特徴とするプロセッ
   サ制御装置。