JPH0589592A - Level control circuit - Google Patents

Level control circuit

Info

Publication number
JPH0589592A
JPH0589592A JP3251981A JP25198191A JPH0589592A JP H0589592 A JPH0589592 A JP H0589592A JP 3251981 A JP3251981 A JP 3251981A JP 25198191 A JP25198191 A JP 25198191A JP H0589592 A JPH0589592 A JP H0589592A
Authority
JP
Japan
Prior art keywords
circuit
level
signal
amplifier
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3251981A
Other languages
Japanese (ja)
Other versions
JP3355632B2 (en
Inventor
Mitsuo Kawamata
光雄 川俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25198191A priority Critical patent/JP3355632B2/en
Publication of JPH0589592A publication Critical patent/JPH0589592A/en
Application granted granted Critical
Publication of JP3355632B2 publication Critical patent/JP3355632B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

(57)【要約】 【目的】 集積回路化に適した簡単な回路構成で、良好
なレベル調整ができる調整回路を提供する。 【構成】 入力信号の直流レベルを制御するレベル制御
回路において、制御信号に応じて入力信号レベルを変化
させるリミッタアンプ11と、このリミッタアンプ11
の出力が供給される差動アンプ12とを設け、差動アン
プ12よりレベル制御された信号を得るようにした。
(57) [Summary] [Object] To provide an adjustment circuit having a simple circuit configuration suitable for integration into a circuit and capable of excellent level adjustment. In a level control circuit for controlling a direct current level of an input signal, a limiter amplifier 11 for changing the input signal level according to a control signal, and the limiter amplifier 11
And a differential amplifier 12 to which the output of (1) is supplied are provided, and a level-controlled signal is obtained from the differential amplifier 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、映像信号のレベル制御
に適用して好適なレベル制御回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a level control circuit suitable for application to video signal level control.

【0002】[0002]

【従来の技術】従来、ビデオテープレコーダ(VTR)
において、記録される映像信号の記録電流を調整するた
めに、図3に示す回路が構成されていた。即ち、端子1
に得られる記録映像信号を、周波数変調回路2に供給
し、周波数変調(FM)処理を行い、処理された映像信
号(周波数信号)をボリウム3に供給する。そして、こ
のボリウム3の可動端子から映像信号を取り出し、この
取り出した映像信号を記録アンプ4に供給する。そし
て、この記録アンプ4で増幅された映像信号を、ロータ
リートランス(図示せず)を介して磁気ヘッド5に供給
し、ビデオテープTに映像信号を記録する。この場合、
ボリウム3の可動端子を調整することで、磁気ヘッド5
側に供給される映像信号の電流量が調整され、記録電流
の調整ができる。
2. Description of the Related Art Conventionally, a video tape recorder (VTR)
In the above, in order to adjust the recording current of the recorded video signal, the circuit shown in FIG. 3 was configured. That is, terminal 1
The recorded video signal obtained in 1 is supplied to the frequency modulation circuit 2, frequency modulation (FM) processing is performed, and the processed video signal (frequency signal) is supplied to the volume 3. Then, the video signal is taken out from the movable terminal of the volume 3 and the taken-out video signal is supplied to the recording amplifier 4. Then, the video signal amplified by the recording amplifier 4 is supplied to the magnetic head 5 via a rotary transformer (not shown), and the video signal is recorded on the video tape T. in this case,
By adjusting the movable terminal of the volume 3, the magnetic head 5
The amount of current of the video signal supplied to the side is adjusted, and the recording current can be adjusted.

【0003】このような調整回路では、ボリウムを必要
とするため、集積回路化などの際に障害となる不都合が
あった。このため、電子ボリウム化できる調整回路とし
て、図5に示す構成が提案されている。
Since such an adjusting circuit requires a volume, there is a problem that it becomes an obstacle when it is integrated into a circuit. Therefore, the configuration shown in FIG. 5 has been proposed as an adjusting circuit that can be converted into an electronic volume.

【0004】この回路は、周波数変調回路2で処理され
た映像信号を振幅変調回路6に供給し、この振幅変調回
路6で所定の被変調信号に対応した振幅変調を行い、振
幅変調された映像信号を記録アンプ4側に供給する。こ
の場合、振幅変調回路6に供給する被変調信号として
は、端子7に得られる記録電流調整電圧と、端子8に得
られるやぶれ補償信号とを、加算器9で加算したレベル
コントロール信号が供給される。このやぶれ補償信号と
は、周波数変調された映像信号の周波数が高い部分(即
ち元の映像信号の高域部分)でレベルが落ち込むいわゆ
るオーバーモジュレーションを防止するための信号で、
周波数が高い部分でレベルを持ち上げさせる信号であ
る。
This circuit supplies the video signal processed by the frequency modulation circuit 2 to an amplitude modulation circuit 6, and the amplitude modulation circuit 6 performs amplitude modulation corresponding to a predetermined modulated signal to obtain an amplitude-modulated video. The signal is supplied to the recording amplifier 4 side. In this case, the modulated signal supplied to the amplitude modulation circuit 6 is the level control signal obtained by adding the recording current adjustment voltage obtained at the terminal 7 and the shake compensation signal obtained at the terminal 8 by the adder 9. It The shake compensation signal is a signal for preventing so-called overmodulation in which the level drops in the high frequency part of the frequency-modulated video signal (that is, the high frequency part of the original video signal).
It is a signal that raises the level in the high frequency part.

【0005】[0005]

【発明が解決しようとする課題】ところが、このような
振幅変調器によるレベル調整回路は、回路構成が非常に
複雑であり、集積回路化が容易にはできない不都合があ
った。
However, the level adjusting circuit using such an amplitude modulator has a very complicated circuit structure and cannot be easily integrated into an integrated circuit.

【0006】本発明はかかる点に鑑み、集積回路化に適
した簡単な回路構成で良好なレベル調整ができるこの種
のレベル調整回路を提供することを目的とする。
In view of the above points, the present invention has an object to provide a level adjusting circuit of this type which can perform good level adjustment with a simple circuit configuration suitable for integration into an integrated circuit.

【0007】[0007]

【課題を解決するための手段】本発明は、例えば図1に
示すように、入力信号の直流レベルを制御するレベル制
御回路において、制御信号に応じて入力信号レベルを変
化させるリミッタアンプ11と、このリミッタアンプ1
1の出力が供給される差動アンプ12とを設け、差動ア
ンプ12よりレベル制御された信号を得るようにしたも
のである。
According to the present invention, for example, as shown in FIG. 1, in a level control circuit for controlling a direct current level of an input signal, a limiter amplifier 11 for changing the input signal level according to a control signal, This limiter amplifier 1
A differential amplifier 12 to which the output of 1 is supplied is provided, and a signal whose level is controlled is obtained from the differential amplifier 12.

【0008】[0008]

【作用】このように構成したことで、制御信号の電圧値
が変化しても、出力信号の直流レベルが変動しない。
With this configuration, even if the voltage value of the control signal changes, the DC level of the output signal does not change.

【0009】[0009]

【実施例】以下、本発明の一実施例を、図1〜図3を参
照して説明する。この図1〜図3において、図4及び図
5に対応する部分には同一符号を付し、その詳細説明は
省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. 1 to 3, parts corresponding to those in FIGS. 4 and 5 are designated by the same reference numerals, and detailed description thereof will be omitted.

【0010】本例においては、従来例と同様にビデオテ
ープレコーダの記録回路に適用したもので、周波数変調
回路2の出力をリミッタアンプ11に供給し、このリミ
ッタアンプ11で制御信号の電流量に応じて、出力レベ
ルを変化させる。そして、リミッタアンプ11の出力を
差動アンプ12に供給し、差動アンプ12の出力を記録
アンプ4を介して磁気ヘッド5側に供給する。この場
合、端子7に得られる記録電流調整電圧と、端子8に得
られるやぶれ補償信号とを加算器9で加算し、加算信号
としてのレベルコントロール信号を電圧・電流変換回路
13に供給し、この電圧・電流変換回路13の変換出力
(電流信号)をリミッタアンプ11の制御信号として供
給する。
This example is applied to the recording circuit of the video tape recorder as in the conventional example, and the output of the frequency modulation circuit 2 is supplied to the limiter amplifier 11, and this limiter amplifier 11 changes the current amount of the control signal. The output level is changed accordingly. Then, the output of the limiter amplifier 11 is supplied to the differential amplifier 12, and the output of the differential amplifier 12 is supplied to the magnetic head 5 side via the recording amplifier 4. In this case, the recording current adjustment voltage obtained at the terminal 7 and the shake compensation signal obtained at the terminal 8 are added by the adder 9, and the level control signal as the addition signal is supplied to the voltage / current conversion circuit 13. The conversion output (current signal) of the voltage / current conversion circuit 13 is supplied as a control signal for the limiter amplifier 11.

【0011】ここで、リミッタアンプ11,差動アンプ
12,電圧・電流変換回路13の回路構成例を図2に示
すと、周波数変調回路2から記録信号が供給されるリミ
ッタアンプ11の入力端子11aを、NPN型のトラン
ジスタQ1 のベースに接続すると共に、このトランジス
タQ1 のエミッタをNPN型のトランジスタQ2 のエミ
ッタに接続する。また、電源電圧Vccが得られる電源端
子11bを、抵抗器R 1 及びR1 ′を介してトランジス
タQ1 及びQ2 のコレクタに接続する。そして、両トラ
ンジスタQ1 ,Q2 のエミッタを、NPN型のトランジ
スタQ3 のコレクタに接続する。このトランジスタQ3
のエミッタは接地され、ベースに電圧・電流変換回路1
3の出力が供給される。このトランジスタQ1 ,Q2
3 を臨む回路で、リミッタアンプ11が構成される。
Here, the limiter amplifier 11 and the differential amplifier
12, a circuit configuration example of the voltage / current conversion circuit 13 is shown in FIG.
The recording signal is supplied from the frequency modulation circuit 2.
The input terminal 11a of the amplifier 11 is connected to an NPN type transformer.
Dista Q1This Transis together with connecting to the base of
Q1The emitter of NPN transistor Q2Emi
Connect to the computer. In addition, the power source end where the power source voltage Vcc can be obtained
Child 11b, resistor R 1And R1′ Through Transis
Q1And Q2Connect to the collector. And both tigers
Register Q1, Q2The emitter of NPN type
Star Q3Connect to the collector. This transistor Q3
The emitter is grounded and the voltage-current conversion circuit 1 is connected to the base.
3 outputs are provided. This transistor Q1, Q2
Q3The limiter amplifier 11 is configured by a circuit that faces the above.

【0012】そして、リミッタアンプ11を構成するト
ランジスタQ1 及びQ2 のコレクタを、それぞれNPN
型のトランジスタQ4及びQ5 のベースに接続し、電源
端子11bを両トランジスタQ4 ,Q5 のコレクタに接
続する。さらに、トランジスタQ4 及びQ5 のエミッタ
に、それぞれ所定の定電流源を接続する。そして、トラ
ンジスタQ4 及びQ5 のエミッタを、それぞれNPN型
のトランジスタQ6 及びQ7 のベースに接続し、両トラ
ンジスタQ6 ,Q7 のエミッタを、抵抗器R2 で接続す
る。そして、両トランジスタQ6 及びQ7 のエミッタ
に、それぞれ別の定電流源I1 及びI1 ′を接続する。
また、電源端子11bを、トランジスタQ 6 のコレクタ
に直接接続すると共に、トランジスタQ7 のコレクタに
抵抗器R3 を介して接続する。このトランジスタQ6
7 を臨む回路で、差動アンプ12が構成される。
The limiter amplifier 11 is configured as follows.
Langista Q1And Q2The collectors of NPN
Type transistor QFourAnd QFiveConnect to the base and power
Terminal 11b is both transistor QFour, QFiveContact the collector of
To continue. In addition, the transistor QFourAnd QFiveThe emitter of
, And a predetermined constant current source is connected to each. And the tiger
Register QFourAnd QFiveNPN type emitters
Transistor Q6And Q7Connect to the base of both tigers
Register Q6, Q7The emitter of the resistor R2Connect with
It And both transistors Q6And Q7The emitter of
And a separate constant current source I1And I1’Connect.
In addition, the power supply terminal 11b is connected to the transistor Q 6Collector of
And the transistor Q7To the collector of
Resistor R3Connect through. This transistor Q6
Q7The differential amplifier 12 is composed of a circuit facing the above.

【0013】そして、トランジスタQ7 のコレクタを、
NPN型のトランジスタQ8 のベースに接続する。ま
た、電源端子11bを、このトランジスタQ8 のコレク
タに接続し、トランジスタQ8 のエミッタに所定の定電
流源を接続し、トランジスタQ 8 のエミッタから差動ア
ンプ12の出力端子12aを引き出す。
Then, the transistor Q7The collector of
NPN type transistor Q8Connect to the base of. Well
The power supply terminal 11b is connected to the transistor Q8Collect
Connected to the transistor Q8Predetermined constant current for the emitter of
Connect the source, and use the transistor Q 8Differential from emitter
Pull out the output terminal 12a of the pump 12.

【0014】また、電圧・電流変換回路13の構成を説
明すると、加算器9からのレベルコントロール信号が供
給される入力端子13aを、PNP型のトランジスタQ
9 のベースに接続し、このトランジスタQ9 のコレクタ
を接地すると共に、エミッタを抵抗器R4 を介してPN
P型のトランジスタQ10のエミッタに接続する。そし
て、両トランジスタQ9 及びQ10のエミッタを、それぞ
れ別の定電流源I2 及びI2 ′の一端と接続し、トラン
ジスタQ10のベースを電位V0 の電源と接続する。さら
に、トランジスタQ10のコレクタを、NPN型のトラン
ジスタQ11のコレクタとNPN型のトランジスタQ12
ベースとに接続し、定電流源I2 及びI2 ′の他端を、
トランジスタQ12のコレクタに接続する。また、トラン
ジスタQ11のエミッタを接地し、トランジスタQ11のベ
ースとトランジスタQ12のエミッタとを、所定の抵抗器
を介して接地すると共に、リミッタアンプ11側のトラ
ンジスタQ3 のベースに接続する。
To explain the structure of the voltage / current conversion circuit 13, the input terminal 13a to which the level control signal from the adder 9 is supplied is connected to the PNP transistor Q.
9 is connected to the base, the collector of this transistor Q 9 is grounded, and the emitter is connected to PN via resistor R 4.
It is connected to the emitter of a P-type transistor Q 10 . Then, the emitters of both transistors Q 9 and Q 10 are connected to one ends of separate constant current sources I 2 and I 2 ′, respectively, and the base of the transistor Q 10 is connected to the power source of potential V 0 . Further, the collector of the transistor Q 10 is connected to the collector of the NPN type transistor Q 11 and the base of the NPN type transistor Q 12 , and the other ends of the constant current sources I 2 and I 2 ′ are
Connect to the collector of transistor Q 12 . In addition, the emitter of the transistor Q 11 is grounded, the base of the transistor Q 11 and the emitter of the transistor Q 12 are grounded via a predetermined resistor, and the base of the transistor Q 3 on the limiter amplifier 11 side is connected.

【0015】このようにして構成される回路の動作につ
いて説明すると、本例においてはリミッタアンプ11で
周波数変調回路2の出力が波形整形されると共に出力レ
ベルの調整が行われる。そして、リミッタアンプ11の
出力の直流成分の変動分が、作動アンプ12でキャンセ
ルされ、さらに上下非対称による2次歪み成分のキャン
セルも同時に行われる。次に、このことを式を用いて説
明する。
The operation of the circuit thus constructed will be described. In this example, the limiter amplifier 11 shapes the output of the frequency modulation circuit 2 and adjusts the output level. Then, the variation of the DC component of the output of the limiter amplifier 11 is canceled by the operation amplifier 12, and the secondary distortion component due to the vertical asymmetry is also canceled at the same time. Next, this will be described using an equation.

【0016】まず、リミッタアンプ11の入力端子11
aに得られる信号をvi とすると、このリミッタアンプ
11のゲインG1 は、次式で示される。
First, the input terminal 11 of the limiter amplifier 11
When the signal obtained in a is v i , the gain G 1 of this limiter amplifier 11 is expressed by the following equation.

【0017】[0017]

【数1】 [Equation 1]

【0018】ここで、v1 はトランジスタQ1 のコレク
タ電位、r1 は抵抗器R1 ,R1 ′の抵抗値、IC は電
圧・電流変換回路13の出力電流値(即ちトランジスタ
3 を流れる電流値)である。この〔数1〕式に基づい
て波形整形が行われる。即ち、例えば図3のAに示す入
力信号があったとき、リミッタアンプ11の一方の出力
であるトランジスタQ1 のコレクタ電位v1 は、図3の
Bに示すように変化し、リミッタアンプ11の他方の出
力であるトランジスタQ2 のコレクタ電位v2 は、図3
のCに示すように変化する。この場合、両出力レベルv
1 及びv2 は、電源電圧Vccからr1 ・IC の振幅で変
動している。この出力レベルv1 及びv 2 は、次の〔数
2〕式及び〔数3〕式で示される。
Where v1Is the transistor Q1Collect
Potential, r1Is a resistor R1, R1′ Resistance, ICIs electric
Output current value of the pressure / current conversion circuit 13 (that is, transistor
Q3Current value). Based on this formula
Waveform shaping is performed. That is, for example, the input shown in FIG.
One output of the limiter amplifier 11 when there is a force signal
Is the transistor Q1Collector potential v1In Figure 3
It changes as shown in B, and the other output of the limiter amplifier 11 changes.
Power transistor Q2Collector potential v2Is shown in FIG.
Changes as shown in C. In this case, both output levels v
1And v2Is the power supply voltage Vcc to r1・ ICChanges with the amplitude of
It is moving. This output level v1And v 2Is the next [number
2] and [Equation 3].

【0019】[0019]

【数2】 [Equation 2]

【0020】[0020]

【数3】 [Equation 3]

【0021】そして、両出力レベルv1 及びv2 の出力
振幅の最大値(即ちリミッタレベル)は、次の〔数4〕
式で示される。
The maximum value of the output amplitude of both output levels v 1 and v 2 (that is, the limiter level) is given by the following [Equation 4].
It is shown by the formula.

【0022】[0022]

【数4】 [Equation 4]

【0023】従って、電圧・電流変換回路13の出力電
流IC を変化させることで、リミッタアンプ11の出力
レベルを調整することが可能になる。このリミッタアン
プ11の出力v1 及びv2 は、トランジスタQ4 及びQ
5 を介してトランジスタQ6 及びQ7 で構成される差動
アンプ12に供給されるが、この差動アンプ12のゲイ
ンG2 は次の〔数5〕式で示される。
Therefore, by changing the output current I C of the voltage / current conversion circuit 13, it becomes possible to adjust the output level of the limiter amplifier 11. The outputs v 1 and v 2 of the limiter amplifier 11 are the transistors Q 4 and Q.
It is supplied to the differential amplifier 12 composed of the transistors Q 6 and Q 7 via 5 , and the gain G 2 of the differential amplifier 12 is represented by the following [Equation 5].

【0024】[0024]

【数5】 [Equation 5]

【0025】この差動アンプ12では、リミッタアンプ
11の出力v1 及びv2 が電源電圧Vccから電位(r1
・IC )の振幅で変動しているものを、図3のCに示す
ように、電位(r3 ・i1 )を中心にして(v1
2 )G2 の振幅で振れる直流成分固定の信号v3 に変
換される。ここで、r3 は抵抗器R3 の抵抗値、i1
定電流源I1 ,I1 ′の電流値である。また、リミッタ
アンプ11の出力v1 及びv2 に発生するヒゲ成分x1
及びx2 が、差動アンプ12の出力v3 では上下対称の
ヒゲ成分y1 及びy2 となり、2次歪み成分が改善され
る。
In the differential amplifier 12, the outputs v 1 and v 2 of the limiter amplifier 11 are at the potential (r 1
.I C ), which varies with the amplitude of (I c ), as shown in C of FIG. 3, with the potential (r 3 · i 1 ) as the center (v 1
v 2 ) It is converted into a signal v 3 with a fixed DC component that swings with an amplitude of G 2 . Here, r 3 is the resistance value of the resistor R 3 , and i 1 is the current value of the constant current sources I 1 and I 1 ′. Also, a whisker component x 1 generated at the outputs v 1 and v 2 of the limiter amplifier 11
And x 2 become vertically symmetrical beard components y 1 and y 2 at the output v 3 of the differential amplifier 12, and the secondary distortion component is improved.

【0026】一方、電圧・電流変換回路13の出力電流
C は、入力端子13aに供給されるレベルコントロー
ル信号の電位をVc とすると、次の〔数6〕式で示され
る。
On the other hand, the output current I C of the voltage / current conversion circuit 13 is represented by the following equation (6), where V c is the potential of the level control signal supplied to the input terminal 13a.

【0027】[0027]

【数6】 [Equation 6]

【0028】ここで、r4 は抵抗器R4 の抵抗値、i2
は定電流源I2 ,I2 ′の電流値である。この出力電流
C は、トランジスタQ3 ,Q11,Q12でカレントミラ
ー回路が構成されるために、リミッタアンプ11にその
まま供給され、リミッタアンプ11に電流IC の電流源
が接続された状態となる。従って、差動アンプ12の出
力振幅は、〔数4〕式と〔数6〕式とに基づいて、次の
〔数7〕式で示される。
Where r 4 is the resistance value of the resistor R 4 , i 2
Is the current value of the constant current sources I 2 and I 2 ′. This output current I C is supplied to the limiter amplifier 11 as it is because the current mirror circuit is composed of the transistors Q 3 , Q 11 , and Q 12 , and the current source of the current I C is connected to the limiter amplifier 11. Becomes Therefore, the output amplitude of the differential amplifier 12 is expressed by the following expression (7) based on the expressions (4) and (6).

【0029】[0029]

【数7】 [Equation 7]

【0030】この〔数7〕式より、レベルコントロール
信号Vc に基づいて出力レベルを変化させることができ
ることが判る。
From this equation (7), it is understood that the output level can be changed based on the level control signal V c .

【0031】このようにして差動アンプ12の出力の制
御ができることで、出力レベルを変化させても直流成分
が変動しない制御が可能になり、磁気ヘッド5からビデ
オテープTに記録される映像信号の記録電流が良好に設
定される。この場合、本例の回路では、リミッタアンプ
と差動アンプとによる簡単な構成で実現でき、外付けコ
ンデンサを必要としない回路であるので集積回路化も容
易である。また、リミッタアンプの特性が多少悪い場合
でも、差動アンプ側で2次歪みがキャンセルされるの
で、良好な特性が確保される。このことは、リミッタア
ンプの歪み改善のための電流が少なくなる利点も有す
る。
Since the output of the differential amplifier 12 can be controlled in this manner, it is possible to control the DC component not to change even when the output level is changed, and the video signal recorded from the magnetic head 5 to the video tape T is obtained. The recording current is set to a good value. In this case, the circuit of this example can be realized with a simple configuration including a limiter amplifier and a differential amplifier, and since it is a circuit that does not require an external capacitor, it can be easily integrated into an integrated circuit. Further, even if the limiter amplifier has some poor characteristics, the secondary distortion is canceled on the side of the differential amplifier, so that good characteristics are secured. This also has the advantage of reducing the current for improving distortion of the limiter amplifier.

【0032】なお、上述実施例においては、ビデオテー
プレコーダの映像信号記録回路の記録電流調整用回路と
したが、各種レベル制御回路に本発明が適用できること
は勿論である。また、上述実施例のようなアナログ信号
を扱う回路の他に、PCM信号のようなパルス信号を扱
う回路にも適用できる。
In the above embodiment, the recording current adjusting circuit of the video signal recording circuit of the video tape recorder is used, but it goes without saying that the present invention can be applied to various level control circuits. Further, it can be applied to a circuit that handles a pulse signal such as a PCM signal, in addition to a circuit that handles an analog signal as in the above-described embodiment.

【0033】[0033]

【発明の効果】本発明によると、集積回路化に適した簡
単な構成の回路で、制御信号の電圧値が変化しても、出
力信号の直流レベルが変動しないレベル制御回路が実現
できる。
According to the present invention, it is possible to realize a level control circuit having a simple structure suitable for integration into an integrated circuit, in which the DC level of the output signal does not change even if the voltage value of the control signal changes.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す構成図である。FIG. 1 is a configuration diagram showing an embodiment of the present invention.

【図2】一実施例の回路例を示す回路構成図である。FIG. 2 is a circuit configuration diagram showing a circuit example of an embodiment.

【図3】一実施例の説明に供するタイミング図である。FIG. 3 is a timing diagram for explaining one embodiment.

【図4】従来のレベル制御回路の一例を示す構成図であ
る。
FIG. 4 is a configuration diagram showing an example of a conventional level control circuit.

【図5】従来のレベル制御回路の一例を示す構成図であ
る。
FIG. 5 is a configuration diagram showing an example of a conventional level control circuit.

【符号の説明】[Explanation of symbols]

11 リミッタアンプ 12 差動アンプ 13 電圧・電流変換回路 11 Limiter amplifier 12 Differential amplifier 13 Voltage / current conversion circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 入力信号の直流レベルを制御するレベル
制御回路において、 制御信号に応じて上記入力信号レベルを変化させるリミ
ッタアンプと、該リミッタアンプの出力が供給される差
動アンプとを設け、 上記差動アンプよりレベル制御された信号を得るように
したレベル制御回路。
1. A level control circuit for controlling a direct current level of an input signal, comprising: a limiter amplifier for changing the input signal level according to a control signal; and a differential amplifier to which an output of the limiter amplifier is supplied. A level control circuit adapted to obtain a level-controlled signal from the differential amplifier.
JP25198191A 1991-09-30 1991-09-30 Level control circuit Expired - Fee Related JP3355632B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25198191A JP3355632B2 (en) 1991-09-30 1991-09-30 Level control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25198191A JP3355632B2 (en) 1991-09-30 1991-09-30 Level control circuit

Publications (2)

Publication Number Publication Date
JPH0589592A true JPH0589592A (en) 1993-04-09
JP3355632B2 JP3355632B2 (en) 2002-12-09

Family

ID=17230883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25198191A Expired - Fee Related JP3355632B2 (en) 1991-09-30 1991-09-30 Level control circuit

Country Status (1)

Country Link
JP (1) JP3355632B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007102343A1 (en) * 2006-02-28 2007-09-13 Matsushita Electric Industrial Co., Ltd. Polar coordinate modulation device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007102343A1 (en) * 2006-02-28 2007-09-13 Matsushita Electric Industrial Co., Ltd. Polar coordinate modulation device
US7760043B2 (en) 2006-02-28 2010-07-20 Panasonic Corporation Polar modulation apparatus

Also Published As

Publication number Publication date
JP3355632B2 (en) 2002-12-09

Similar Documents

Publication Publication Date Title
JP3355632B2 (en) Level control circuit
JP3135253B2 (en) Signal processing device
JP2698201B2 (en) Video head amplifier
JPH027228B2 (en)
JPH0419627B2 (en)
JPH0629764Y2 (en) High frequency compensation circuit
JPS62188514A (en) Digital frequency modulation converter
JPS6115619Y2 (en)
JPS622850Y2 (en)
JP2700961B2 (en) Signal waveform processing device
JPH0767048B2 (en) FM modulator
JP2520809B2 (en) FET bias circuit
JP3051553B2 (en) Magnetic recording / reproducing device
JPS5827537Y2 (en) Complementary push-pull amplifier
JP2954795B2 (en) Signal processing circuit
KR910005774Y1 (en) Control signal amplification reproduction circuit
JPH0441604Y2 (en)
JPH0760987B2 (en) Frequency characteristic adjustment circuit
JPH0122274Y2 (en)
JPH0411426Y2 (en)
JPS648954B2 (en)
JPH0349460Y2 (en)
JPS6331211A (en) Sawtooth wave generating circuit
JPH07101823B2 (en) Current amplifier
JPH0122765B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees