JPH059017U - Current mirror circuit - Google Patents
Current mirror circuitInfo
- Publication number
- JPH059017U JPH059017U JP060979U JP6097991U JPH059017U JP H059017 U JPH059017 U JP H059017U JP 060979 U JP060979 U JP 060979U JP 6097991 U JP6097991 U JP 6097991U JP H059017 U JPH059017 U JP H059017U
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- common
- transistor
- separated
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】正確なミラー比を得ることができて特性のばら
つきもなく、ICチップの面積が増大することを回避す
ることができるカレントミラー回路を提供する。
【構成】第1のトランジスタT1と、第1のトランジス
タT1と共通のベース電流が供給されコレクタとエミッ
タがそれぞれ共通のn個のトランジスタK1,K2,Kn
とを有してなり、これらのトランジスタがICチップ上
に配置されたカレントミラー回路において、n個のトラ
ンジスタK1,K2,Knの共通のコレクタを複数個の絶
縁層11により分離した。n個のトランジスタの共通の
コレクタ間を各トランジスタごとに絶縁層により分離し
てもよいし、n個のトランジスタの共通のコレクタを複
数組に分け、各組の共通のコレクタ間を絶縁層により分
離してもよい。
(57) [Summary] [Object] To provide a current mirror circuit capable of obtaining an accurate mirror ratio, having no variation in characteristics, and avoiding an increase in the area of an IC chip. [Structure] A first transistor T 1 and n transistors K 1 , K 2 , Kn which are supplied with a base current common to the first transistor T 1 and have a common collector and emitter.
In a current mirror circuit in which these transistors are arranged on an IC chip, a common collector of n transistors K 1 , K 2 , Kn is separated by a plurality of insulating layers 11. The common collectors of n transistors may be separated by an insulating layer for each transistor, or the common collectors of n transistors may be divided into a plurality of groups and the common collectors of each group may be separated by an insulating layer. You may.
Description
【0001】[0001]
本考案は、正確なミラー比を得ることができるカレントミラー回路に関する。 The present invention relates to a current mirror circuit capable of obtaining an accurate mirror ratio.
【0002】[0002]
図3に示すように、第1のトランジスタT1と、この第1のトランジスタT1と 共通のベース電流が供給されコレクタとエミッタがそれぞれ共通のn個のトラン ジスタK1,K2,..Knとを有してなるカレントミラー回路が知られている。 第1のトランジスタT1は入力側トランジスタ、n個のトランジスタK1,K2, ..Knは出力側トランジスタであり、1個の入力側トランジスタT1に対して 出力側トランジスタK1,K2,..Knが10個とすれば、入力電流対出力電流 の比、すなわちカレント比は1対10になる。As shown in FIG. 3, the first transistors T 1, transistor K 1 common of n the first transistors T 1 and the common base current is supplied collector and emitter, respectively, K 2,. . A current mirror circuit having Kn is known. The first transistor T 1 is an input-side transistor, and the n transistors K 1 , K 2 ,. . Kn is an output side transistor, and for one input side transistor T 1 , output side transistors K 1 , K 2 ,. . If Kn is 10, the ratio of the input current to the output current, that is, the current ratio is 1:10.
【0003】 上記カレントミラー回路を構成する各トランジスタはICチップ上に配置され る。図4は上記カレントミラー回路を構成する各トランジスタをICチップ上に 配置した例を示すもので、1個の入力側トランジスタT1を作り、n個の出力側 トランジスタK1,K2,..Knを同じアイランド上にコレクタCを共通として 作っている。符号Bは各トランジスタのベースを、符号Eは各トランジスタのエ ミッタを示す。Each transistor forming the current mirror circuit is arranged on an IC chip. FIG. 4 shows an example in which the transistors forming the above current mirror circuit are arranged on an IC chip. One input-side transistor T 1 is formed and n output-side transistors K 1 , K 2 ,. . Kn is made on the same island with the collector C in common. Reference B indicates the base of each transistor, and reference E indicates the emitter of each transistor.
【0004】[0004]
上記従来のカレントミラー回路によれば、出力側のn個のトランジスタが同じ アイランド上にコレクタCを共通として作られているため、出力側のトランジス タのコレクタ電流が共通のコレクタCを介して干渉し合い、正確なミラー比が得 られず、特性のばらつきが大きいという問題があった。 According to the above conventional current mirror circuit, the n transistors on the output side are the same. Since the collector C is made common on the island, the transistor on the output side The collector currents of the inverters interfere with each other via the common collector C, and an accurate mirror ratio is obtained. However, there is a problem in that there is a large variation in characteristics.
【0005】 本考案は、上記従来の問題点を解消するためになされたもので、正確なミラー 比を得ることができて特性のばらつきもなく、また、ICチップの面積が増大す ることを回避することができるカレントミラー回路を提供することを目的とする 。[0005] The present invention has been made in order to solve the above-mentioned conventional problems, and an accurate mirror. The ratio can be obtained, the characteristics do not vary, and the area of the IC chip increases. An object of the present invention is to provide a current mirror circuit that can avoid .
【0006】[0006]
請求項1記載の考案は、第1のトランジスタと、この第1のトランジスタと共 通のベース電流が供給されコレクタとエミッタがそれぞれ共通のn個のトランジ スタとを有し、これらのトランジスタがICチップ上に配置されたカレントミラ ー回路において、上記n個のトランジスタの共通のコレクタを複数個の絶縁層に より分離したことを特徴とする。 The invention according to claim 1 includes a first transistor and the first transistor. N transistors with common base current and common collector and emitter And a current mirror in which these transistors are arranged on the IC chip. Circuit, the common collectors of the n transistors are connected to a plurality of insulating layers. It is characterized by being more separated.
【0007】 請求項2記載の考案は、n個のトランジスタの共通のコレクタ間を各トランジ スタごとに絶縁層により分離したものであり、請求項3記載の考案は、n個のト ランジスタの共通のコレクタを複数組に分け、各組の共通のコレクタ間を絶縁層 により分離したものである。[0007] According to a second aspect of the present invention, each transistor is connected between common collectors of n transistors. Each of the stars is separated by an insulating layer. The common collector of the transistor is divided into multiple groups, and an insulating layer is placed between the common collectors of each group. It was separated by.
【0008】[0008]
請求項1記載の考案では、出力側トランジスタであるn個のトランジスタの共 通のコレクタが複数個の絶縁層で分離されることにより、n個のトランジスタの コレクタ電流相互の干渉が制限される。 According to the first aspect of the present invention, a combination of n transistors that are output side transistors is used. The common collector is separated by multiple insulating layers, Interference between the collector currents is limited.
【0009】 請求項2記載の考案では、出力側トランジスタであるn個のトランジスタの共 通のコレクタが一つ一つ分離されているため、n個のトランジスタのコレクタ電 流相互が干渉することは全くない。また、請求項3記載の考案では、n個のトラ ンジスタの共通のコレクタを分離する絶縁層の数を削減することができる。[0009] According to the second aspect of the present invention, the n-side transistors, which are the output side transistors, are shared. Since the common collectors are separated one by one, the collector voltage of n transistors is The streams do not interfere with each other. According to the third aspect of the invention, there are n number of tigers. The number of insulating layers separating the common collectors of the transistors can be reduced.
【0010】[0010]
以下、図1、図2を参照しながら本考案にかかるカレントミラー回路の実施例 について説明することにするが、回路構成自体は図3に示す回路例と同一のもの を採用するものとし、共通の構成部分には共通の符号を付してある。 Embodiments of a current mirror circuit according to the present invention will be described below with reference to FIGS. 1 and 2. The circuit configuration itself is the same as the circuit example shown in FIG. Is adopted, and common components are given common reference numerals.
【0011】 図1において、1個の第1のトランジスタT1とn個のトランジスタK1,K2 ,..Knがあり、これらのトランジスタは一つのICチップ上に配置されてい る。第1のトランジスタT1は入力側トランジスタであり、n個のトランジスタ K1,K2,..Knは出力側トランジスタである。出力側トランジスタK1,K2 ,..Knは共通のランドに形成されているのに対し、入力側トランジスタT1 は出力側トランジスタK1,K2,..Knのランドから独立して形成されている 。上記n個の出力側トランジスタK1,K2,..KnのコレクタCは上記共通の ランド全体に形成され、一つ一つのトランジスタK1,K2,..Knのコレクタ は絶縁層11により分離されている。各トランジスタT1,K1,K2,..Kn は、ランド上に形成されたコレクタCと、コレクタC上に形成されたエミッタE と、エミッタE上に形成されたベースBからなる。In FIG. 1, one first transistor T 1 and n transistors K 1 , K 2 ,. . Kn, and these transistors are arranged on one IC chip. The first transistor T 1 is an input-side transistor and includes n transistors K 1 , K 2 ,. . Kn is an output side transistor. Output side transistors K 1 , K 2 ,. . While Kn is formed on a common land, the input side transistor T 1 is connected to the output side transistors K 1 , K 2 ,. . It is formed independently of the land of Kn. The n output side transistors K 1 , K 2 ,. . The collector C of Kn is formed over the common land, and each of the transistors K 1 , K 2 ,. . The collector of Kn is separated by the insulating layer 11. Each of the transistors T 1 , K 1 , K 2 ,. . Kn is composed of a collector C formed on the land, an emitter E formed on the collector C, and a base B formed on the emitter E.
【0012】 出力側トランジスタK1,K2,..Knには入力側トランジスタT1と共通の ベース電流が供給され、出力側トランジスタK1,K2,..Knのコレクタ同志 およびエミッタ同志が共通に接続されて、図3について説明したようなカレント ミラー回路が構成されている。Output side transistors K 1 , K 2 ,. . The base current common to the input side transistor T 1 is supplied to Kn, and the output side transistors K 1 , K 2 ,. . The collectors and the emitters of Kn are commonly connected to form a current mirror circuit as described with reference to FIG.
【0013】 上記実施例によれば、n個の出力側トランジスタK1,K2,..Knのコレク タCを一つ一つ絶縁層11により分離したため、個々のトランジスタが完全に分 離された形になって個々のトランジスタのコレクタ電流同志の干渉がなくなり、 正確なミラー比が得られて特性のばらつきのないカレントミラー回路を得ること ができる。According to the above embodiment, n output side transistors K 1 , K 2 ,. . Since each collector C of Kn is separated by the insulating layer 11, the individual transistors are completely separated, the interference between collector currents of the individual transistors is eliminated, and an accurate mirror ratio is obtained. It is possible to obtain a current mirror circuit with no variation.
【0014】 なお、n個の出力側トランジスタK1,K2,..KnのコレクタCは必ずしも 一つ一つ絶縁層11により分離する必要はなく、n個のトランジスタの共通のコ レクタを複数組に分け、各組の共通のコレクタ間を絶縁層により分離してもよい 。図2に示す実施例はその例であって、n個の出力側トランジスタK1,K2,. .Knの共通のコレクタCを(n/2)組に分け、各組の共通コレクタ間を絶縁 層21により分離したものである。It should be noted that the n output side transistors K 1 , K 2 ,. . The collectors C of Kn do not necessarily have to be separated by the insulating layer 11 one by one, but the common collectors of the n transistors may be divided into a plurality of sets, and the common collectors of each set may be separated by the insulating layer. . The embodiment shown in FIG. 2 is such an example, and the n output side transistors K 1 , K 2 ,. . The common collector C of Kn is divided into (n / 2) groups, and the common collectors of each group are separated by the insulating layer 21.
【0015】 そのほか、例えばn=20、従ってミラー比が1対20の場合、出力側トラン ジスタのコレクタを10個一組で2組、5個一組で4組、4個一組で5組、2個 一組で10組に分離してもよい。要するに、n個の出力側トランジスタK1,K2 ,..KnのコレクタCは複数個の絶縁層により分離されていればよい。In addition, for example, when n = 20, and thus the mirror ratio is 1:20, the collectors of the output side transistors are 10 pairs in 2 groups, 5 pairs in 4 groups, and 4 pairs in 5 groups. Two sets may be separated into 10 sets. In short, the n output side transistors K 1 , K 2 ,. . The collector C of Kn may be separated by a plurality of insulating layers.
【0016】 このように、n個の出力側トランジスタのコレクタが必ずしも一つ一つ絶縁層 により分離されていなくても、複数個の絶縁層により分離されていれば、個々の 出力側トランジスタのコレクタ電流の相互干渉が低減されてミラー比のばらつき が改善される効果があるし、n個の出力側トランジスタのコレクタを一つ一つ絶 縁層によって分離する場合よりもICチップの面積を小さくすることができると いう利点がある。[0016] Thus, the collectors of the n output side transistors are not Even if they are not separated by multiple insulating layers, Mutual interference of the collector currents of the output side transistors is reduced and the mirror ratio varies. Is improved, and the collectors of n output side transistors are turned off one by one. The area of the IC chip can be made smaller than the case of separating by the edge layer. There is an advantage to say.
【0017】[0017]
請求項1記載の考案によれば、第1のトランジスタと、この第1のトランジス タと共通のベース電流が供給されコレクタとエミッタがそれぞれ共通のn個のト ランジスタとをICチップ上に配置し、上記n個のトランジスタの共通のコレク タを複数個の絶縁層により分離したため、n個のトランジスタのコレクタ電流相 互の干渉が制限され、正確なミラー比を得ることができると共に特性のばらつき のないカレントミラー回路を得ることができる。 According to the invention of claim 1, the first transistor and the first transistor are provided. Common n-source current is supplied to the collector and emitter. A transistor and a transistor are arranged on the IC chip, and a common collector for the above n transistors is provided. The collector current phase of n transistors is separated by the multiple insulating layers. Mutual interference is limited, an accurate mirror ratio can be obtained, and characteristic variations It is possible to obtain a current mirror circuit without
【0018】 請求項2記載の考案によれば、n個のトランジスタの共通のコレクタが一つ一 つ分離されているため、n個のトランジスタのコレクタ電流相互が干渉すること は全くなく、ミラー比がより一層正確で特性のばらつきをより一層改善すること ができるカレントミラー回路を得ることができる。また、請求項3記載の考案に よれば、n個のトランジスタの共通のコレクタを複数組に分け、各組の共通のコ レクタ間を絶縁層により分離したため、一つ一つのコレクタを絶縁層で分離する 場合よりも絶縁層の数を削減することができ、これによってICチップの面積を 小さくすることができる。[0018] According to the second aspect of the invention, the common collectors of the n transistors are individually The collector currents of n transistors interfere with each other because they are separated. The mirror ratio is more accurate and the characteristic variation is further improved. It is possible to obtain a current mirror circuit capable of In addition, the invention according to claim 3 According to this, the common collector of n transistors is divided into a plurality of groups, and the common collector of each group is divided. The collectors are separated by an insulating layer because they are separated by an insulating layer. The number of insulating layers can be reduced more than in the case, and this reduces the IC chip area. Can be made smaller.
【図1】本考案にかかるカレントミラー回路の一実施例
をICチップに実装した状態で示す拡大平面図。FIG. 1 is an enlarged plan view showing an embodiment of a current mirror circuit according to the present invention mounted on an IC chip.
【図2】本考案にかかるカレントミラー回路の別の実施
例をICチップに実装した状態で示す拡大平面図。FIG. 2 is an enlarged plan view showing another embodiment of the current mirror circuit according to the present invention mounted on an IC chip.
【図3】カレントミラー回路の一例を示す回路図。FIG. 3 is a circuit diagram showing an example of a current mirror circuit.
【図4】従来のカレントミラー回路の例をICチップに
実装した状態で示す拡大平面図。FIG. 4 is an enlarged plan view showing an example of a conventional current mirror circuit mounted on an IC chip.
11 絶縁層 21 絶縁層 T1 第1のトランジスタ K1 トランジスタ K2 トランジスタ Kn トランジスタ B ベース C コレクタ E エミッタ11 Insulating Layer 21 Insulating Layer T 1 First Transistor K 1 Transistor K 2 Transistor Kn Transistor B Base C Collector E Emitter
Claims (3)
ンジスタと共通のベース電流が供給されコレクタとエミ
ッタがそれぞれ共通のn個のトランジスタとを有してな
り、これらのトランジスタがICチップ上に配置された
カレントミラー回路において、上記n個のトランジスタ
の共通のコレクタを複数個の絶縁層により分離してなる
カレントミラー回路。1. A first transistor, and n transistors each having a common base current supplied to the first transistor and having a common collector and emitter, the transistors being on an IC chip. A current mirror circuit in which the common collectors of the n transistors are separated by a plurality of insulating layers in the arranged current mirror circuit.
を各トランジスタごとに絶縁層により分離してなる請求
項1記載のカレントミラー回路。2. The current mirror circuit according to claim 1, wherein a common collector of n transistors is separated by an insulating layer for each transistor.
複数組に分け、各組の共通のコレクタ間を絶縁層により
分離してなる請求項1記載のカレントミラー回路。3. The current mirror circuit according to claim 1, wherein the common collectors of the n transistors are divided into a plurality of sets, and the common collectors of each set are separated by an insulating layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP060979U JPH059017U (en) | 1991-07-08 | 1991-07-08 | Current mirror circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP060979U JPH059017U (en) | 1991-07-08 | 1991-07-08 | Current mirror circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH059017U true JPH059017U (en) | 1993-02-05 |
Family
ID=13158058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP060979U Pending JPH059017U (en) | 1991-07-08 | 1991-07-08 | Current mirror circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH059017U (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5034126U (en) * | 1973-07-24 | 1975-04-12 |
-
1991
- 1991-07-08 JP JP060979U patent/JPH059017U/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5034126U (en) * | 1973-07-24 | 1975-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6292370A (en) | Thin-film transistor | |
| US3913123A (en) | Bipolar type semiconductor integrated circuit | |
| JPS6349376B2 (en) | ||
| JP3144114B2 (en) | Semiconductor device | |
| US3544860A (en) | Integrated power output circuit | |
| JPS61251162A (en) | Structure of semiconductor resistor device | |
| JPS5844601Y2 (en) | Dual field effect transistor | |
| JPH03284850A (en) | Semiconductor device | |
| JPS5833707Y2 (en) | transistor circuit device | |
| JPS6230503B2 (en) | ||
| JPH0456348A (en) | Semiconductor integrated circuit device | |
| JPS60137450U (en) | semiconductor resistance device | |
| JPS6315065U (en) | ||
| JPS61156420A (en) | Series regulator integrated circuit | |
| JPS61120457A (en) | Semiconductor integrated circuit device | |
| JPS582059A (en) | Integrated circuit | |
| JPS61170058A (en) | Composite circuit for level shifting | |
| JPS62244173A (en) | semiconductor equipment | |
| JPH046091B2 (en) | ||
| JPH05160376A (en) | Semiconductor device | |
| JPS62122166A (en) | Bipolar transistor integrated circuit | |
| JPH05102290A (en) | Semiconductor device | |
| JPH0650769B2 (en) | Semiconductor integrated circuit device | |
| JPS648924B2 (en) | ||
| JPH0442828B2 (en) |