JPH059017U - カレントミラー回路 - Google Patents

Abstract

(57)【要約】 【目的】正確なミラー比を得ることができて特性のばら
つきもなく、ＩＣチップの面積が増大することを回避す
ることができるカレントミラー回路を提供する。 【構成】第１のトランジスタＴ₁と、第１のトランジス
タＴ₁と共通のベース電流が供給されコレクタとエミッ
タがそれぞれ共通のｎ個のトランジスタＫ₁，Ｋ₂，Ｋｎ
とを有してなり、これらのトランジスタがＩＣチップ上
に配置されたカレントミラー回路において、ｎ個のトラ
ンジスタＫ₁，Ｋ₂，Ｋｎの共通のコレクタを複数個の絶
縁層１１により分離した。ｎ個のトランジスタの共通の
コレクタ間を各トランジスタごとに絶縁層により分離し
てもよいし、ｎ個のトランジスタの共通のコレクタを複
数組に分け、各組の共通のコレクタ間を絶縁層により分
離してもよい。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、正確なミラー比を得ることができるカレントミラー回路に関する。

【０００２】

【従来の技術】

図３に示すように、第１のトランジスタＴ₁と、この第１のトランジスタＴ₁と 共通のベース電流が供給されコレクタとエミッタがそれぞれ共通のｎ個のトラン ジスタＫ₁，Ｋ₂，．．Ｋｎとを有してなるカレントミラー回路が知られている。 第１のトランジスタＴ₁は入力側トランジスタ、ｎ個のトランジスタＫ₁，Ｋ₂， ．．Ｋｎは出力側トランジスタであり、１個の入力側トランジスタＴ₁に対して 出力側トランジスタＫ₁，Ｋ₂，．．Ｋｎが１０個とすれば、入力電流対出力電流 の比、すなわちカレント比は１対１０になる。

【０００３】 上記カレントミラー回路を構成する各トランジスタはＩＣチップ上に配置され る。図４は上記カレントミラー回路を構成する各トランジスタをＩＣチップ上に 配置した例を示すもので、１個の入力側トランジスタＴ₁を作り、ｎ個の出力側 トランジスタＫ₁，Ｋ₂，．．Ｋｎを同じアイランド上にコレクタＣを共通として 作っている。符号Ｂは各トランジスタのベースを、符号Ｅは各トランジスタのエ ミッタを示す。

【０００４】

【考案が解決しようとする課題】

上記従来のカレントミラー回路によれば、出力側のｎ個のトランジスタが同じ アイランド上にコレクタＣを共通として作られているため、出力側のトランジス タのコレクタ電流が共通のコレクタＣを介して干渉し合い、正確なミラー比が得 られず、特性のばらつきが大きいという問題があった。

【０００５】 本考案は、上記従来の問題点を解消するためになされたもので、正確なミラー 比を得ることができて特性のばらつきもなく、また、ＩＣチップの面積が増大す ることを回避することができるカレントミラー回路を提供することを目的とする 。

【０００６】

【課題を解決するための手段】

請求項１記載の考案は、第１のトランジスタと、この第１のトランジスタと共 通のベース電流が供給されコレクタとエミッタがそれぞれ共通のｎ個のトランジ スタとを有し、これらのトランジスタがＩＣチップ上に配置されたカレントミラ ー回路において、上記ｎ個のトランジスタの共通のコレクタを複数個の絶縁層に より分離したことを特徴とする。

【０００７】 請求項２記載の考案は、ｎ個のトランジスタの共通のコレクタ間を各トランジ スタごとに絶縁層により分離したものであり、請求項３記載の考案は、ｎ個のト ランジスタの共通のコレクタを複数組に分け、各組の共通のコレクタ間を絶縁層 により分離したものである。

【０００８】

【作用】

請求項１記載の考案では、出力側トランジスタであるｎ個のトランジスタの共 通のコレクタが複数個の絶縁層で分離されることにより、ｎ個のトランジスタの コレクタ電流相互の干渉が制限される。

【０００９】 請求項２記載の考案では、出力側トランジスタであるｎ個のトランジスタの共 通のコレクタが一つ一つ分離されているため、ｎ個のトランジスタのコレクタ電 流相互が干渉することは全くない。また、請求項３記載の考案では、ｎ個のトラ ンジスタの共通のコレクタを分離する絶縁層の数を削減することができる。

【００１０】

【実施例】

以下、図１、図２を参照しながら本考案にかかるカレントミラー回路の実施例 について説明することにするが、回路構成自体は図３に示す回路例と同一のもの を採用するものとし、共通の構成部分には共通の符号を付してある。

【００１１】 図１において、１個の第１のトランジスタＴ₁とｎ個のトランジスタＫ₁，Ｋ₂ ，．．Ｋｎがあり、これらのトランジスタは一つのＩＣチップ上に配置されてい る。第１のトランジスタＴ₁は入力側トランジスタであり、ｎ個のトランジスタ Ｋ₁，Ｋ₂，．．Ｋｎは出力側トランジスタである。出力側トランジスタＫ₁，Ｋ₂ ，．．Ｋｎは共通のランドに形成されているのに対し、入力側トランジスタＴ₁ は出力側トランジスタＫ₁，Ｋ₂，．．Ｋｎのランドから独立して形成されている 。上記ｎ個の出力側トランジスタＫ₁，Ｋ₂，．．ＫｎのコレクタＣは上記共通の ランド全体に形成され、一つ一つのトランジスタＫ₁，Ｋ₂，．．Ｋｎのコレクタ は絶縁層１１により分離されている。各トランジスタＴ₁，Ｋ₁，Ｋ₂，．．Ｋｎ は、ランド上に形成されたコレクタＣと、コレクタＣ上に形成されたエミッタＥ と、エミッタＥ上に形成されたベースＢからなる。

【００１２】 出力側トランジスタＫ₁，Ｋ₂，．．Ｋｎには入力側トランジスタＴ₁と共通の ベース電流が供給され、出力側トランジスタＫ₁，Ｋ₂，．．Ｋｎのコレクタ同志 およびエミッタ同志が共通に接続されて、図３について説明したようなカレント ミラー回路が構成されている。

【００１３】 上記実施例によれば、ｎ個の出力側トランジスタＫ₁，Ｋ₂，．．Ｋｎのコレク タＣを一つ一つ絶縁層１１により分離したため、個々のトランジスタが完全に分 離された形になって個々のトランジスタのコレクタ電流同志の干渉がなくなり、 正確なミラー比が得られて特性のばらつきのないカレントミラー回路を得ること ができる。

【００１４】 なお、ｎ個の出力側トランジスタＫ₁，Ｋ₂，．．ＫｎのコレクタＣは必ずしも 一つ一つ絶縁層１１により分離する必要はなく、ｎ個のトランジスタの共通のコ レクタを複数組に分け、各組の共通のコレクタ間を絶縁層により分離してもよい 。図２に示す実施例はその例であって、ｎ個の出力側トランジスタＫ₁，Ｋ₂，． ．Ｋｎの共通のコレクタＣを（ｎ／２）組に分け、各組の共通コレクタ間を絶縁 層２１により分離したものである。

【００１５】 そのほか、例えばｎ＝２０、従ってミラー比が１対２０の場合、出力側トラン ジスタのコレクタを１０個一組で２組、５個一組で４組、４個一組で５組、２個 一組で１０組に分離してもよい。要するに、ｎ個の出力側トランジスタＫ₁，Ｋ₂ ，．．ＫｎのコレクタＣは複数個の絶縁層により分離されていればよい。

【００１６】 このように、ｎ個の出力側トランジスタのコレクタが必ずしも一つ一つ絶縁層 により分離されていなくても、複数個の絶縁層により分離されていれば、個々の 出力側トランジスタのコレクタ電流の相互干渉が低減されてミラー比のばらつき が改善される効果があるし、ｎ個の出力側トランジスタのコレクタを一つ一つ絶 縁層によって分離する場合よりもＩＣチップの面積を小さくすることができると いう利点がある。

【００１７】

【考案の効果】

請求項１記載の考案によれば、第１のトランジスタと、この第１のトランジス タと共通のベース電流が供給されコレクタとエミッタがそれぞれ共通のｎ個のト ランジスタとをＩＣチップ上に配置し、上記ｎ個のトランジスタの共通のコレク タを複数個の絶縁層により分離したため、ｎ個のトランジスタのコレクタ電流相 互の干渉が制限され、正確なミラー比を得ることができると共に特性のばらつき のないカレントミラー回路を得ることができる。

【００１８】 請求項２記載の考案によれば、ｎ個のトランジスタの共通のコレクタが一つ一 つ分離されているため、ｎ個のトランジスタのコレクタ電流相互が干渉すること は全くなく、ミラー比がより一層正確で特性のばらつきをより一層改善すること ができるカレントミラー回路を得ることができる。また、請求項３記載の考案に よれば、ｎ個のトランジスタの共通のコレクタを複数組に分け、各組の共通のコ レクタ間を絶縁層により分離したため、一つ一つのコレクタを絶縁層で分離する 場合よりも絶縁層の数を削減することができ、これによってＩＣチップの面積を 小さくすることができる。

【図面の簡単な説明】

【図１】本考案にかかるカレントミラー回路の一実施例
をＩＣチップに実装した状態で示す拡大平面図。

【図２】本考案にかかるカレントミラー回路の別の実施
例をＩＣチップに実装した状態で示す拡大平面図。

【図３】カレントミラー回路の一例を示す回路図。

【図４】従来のカレントミラー回路の例をＩＣチップに
実装した状態で示す拡大平面図。

【符号の説明】

１１ 絶縁層 ２１ 絶縁層 Ｔ₁ 第１のトランジスタ Ｋ₁ トランジスタ Ｋ₂ トランジスタ Ｋｎ トランジスタ Ｂ ベース Ｃ コレクタ Ｅ エミッタ

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】 第１のトランジスタと、この第１のトラ
   ンジスタと共通のベース電流が供給されコレクタとエミ
   ッタがそれぞれ共通のｎ個のトランジスタとを有してな
   り、これらのトランジスタがＩＣチップ上に配置された
   カレントミラー回路において、上記ｎ個のトランジスタ
   の共通のコレクタを複数個の絶縁層により分離してなる
   カレントミラー回路。
2. 【請求項２】 ｎ個のトランジスタの共通のコレクタ間
   を各トランジスタごとに絶縁層により分離してなる請求
   項１記載のカレントミラー回路。
3. 【請求項３】 ｎ個のトランジスタの共通のコレクタを
   複数組に分け、各組の共通のコレクタ間を絶縁層により
   分離してなる請求項１記載のカレントミラー回路。