JPH0590196A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0590196A JPH0590196A JP25092291A JP25092291A JPH0590196A JP H0590196 A JPH0590196 A JP H0590196A JP 25092291 A JP25092291 A JP 25092291A JP 25092291 A JP25092291 A JP 25092291A JP H0590196 A JPH0590196 A JP H0590196A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- semiconductor device
- polysilicon
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 アスペクト比の高いコンタクト孔で信頼性が
高く、特性のよい半導体装置の製造方法を提供するこ
と。 【構成】 半導体シリコン基板１１にＰ型高濃度拡散層
１３を形成する。次に、層間絶縁膜であるＢＰＳＧ膜１
２を成膜し、このＢＰＳＧ膜１２にコンタクト孔１４を
形成する。次に、ＢＰＳＧ膜１２上に窒化シリコン膜１
５を成膜する。そして、コンタクト孔１４の側壁以外の
部分の窒化シリコン膜１５を除去する。次に、コンタク
ト孔１４にポリシリコン膜１６を堆積させる、この後、
イオン１７をドーピングし、熱処理を行う。
高く、特性のよい半導体装置の製造方法を提供するこ
と。 【構成】 半導体シリコン基板１１にＰ型高濃度拡散層
１３を形成する。次に、層間絶縁膜であるＢＰＳＧ膜１
２を成膜し、このＢＰＳＧ膜１２にコンタクト孔１４を
形成する。次に、ＢＰＳＧ膜１２上に窒化シリコン膜１
５を成膜する。そして、コンタクト孔１４の側壁以外の
部分の窒化シリコン膜１５を除去する。次に、コンタク
ト孔１４にポリシリコン膜１６を堆積させる、この後、
イオン１７をドーピングし、熱処理を行う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、高集積化されたアスペクト比（コンタク
トホールの深さ対径の比）の高いコンタクト孔を有する
半導体装置の製造方法に関する。
に関し、特に、高集積化されたアスペクト比（コンタク
トホールの深さ対径の比）の高いコンタクト孔を有する
半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来アスペクト比の高いコンタクト孔を
有する半導体装置において埋め込みポリシリコンを用い
たコンタクトがあり、その製造方法を図２を用いて説明
する。まず、図２ａに示すように、半導体シリコン基板
２１に不純物濃度の高い拡散層２３を形成した後、層間
絶縁膜をとしてＢＰＳＧ膜（ボロンとリンを含んだ二酸
化シリコン）２２を周知のＣＶＤ法で成膜し、拡散層２
３の部分に周知の微細加工法を用いてコンタクト孔２４
を開口する。
有する半導体装置において埋め込みポリシリコンを用い
たコンタクトがあり、その製造方法を図２を用いて説明
する。まず、図２ａに示すように、半導体シリコン基板
２１に不純物濃度の高い拡散層２３を形成した後、層間
絶縁膜をとしてＢＰＳＧ膜（ボロンとリンを含んだ二酸
化シリコン）２２を周知のＣＶＤ法で成膜し、拡散層２
３の部分に周知の微細加工法を用いてコンタクト孔２４
を開口する。
【０００３】次ぎに、図２ｂに示すように、周知のＣＶ
Ｄ法を用いてポリシリコン膜２６をコンタクト孔２４が
充分埋まるまで堆積させる。
Ｄ法を用いてポリシリコン膜２６をコンタクト孔２４が
充分埋まるまで堆積させる。
【０００４】そして、図２ｃに示すように、周知の反応
性イオンエッチング法（ＲＩＥ法）を用いてコンタクト
孔以外の部分のポリシリコン膜２６を除去する。
性イオンエッチング法（ＲＩＥ法）を用いてコンタクト
孔以外の部分のポリシリコン膜２６を除去する。
【０００５】その後、図２ｄに示すように、上記のポリ
シリコンの埋め込み層を低抵抗化するために拡散層２３
と同じ導伝型をもつ不純物２７を周知のイオン注入法で
注入する。
シリコンの埋め込み層を低抵抗化するために拡散層２３
と同じ導伝型をもつ不純物２７を周知のイオン注入法で
注入する。
【０００６】最後に、熱処理を施してポリシリコン中の
不純物を拡散活性化させた後、周知の金属膜を用いて配
線を行う。
不純物を拡散活性化させた後、周知の金属膜を用いて配
線を行う。
【０００７】
【発明が解決しようとする課題】従来は、埋め込みポリ
シリコンを用いたコンタクト孔において、コンタクト孔
側壁であるＢＰＳＧ膜からリンイオンがコンタクト孔内
部のポリシリコン膜に拡散してくるため、Ｐ型拡散層上
のコンタクトにおいてｐｎ接合が形成されてしまいコン
タクト抵抗が非オーム性を示し、半導体装置の特性が不
安定になるという問題があった。
シリコンを用いたコンタクト孔において、コンタクト孔
側壁であるＢＰＳＧ膜からリンイオンがコンタクト孔内
部のポリシリコン膜に拡散してくるため、Ｐ型拡散層上
のコンタクトにおいてｐｎ接合が形成されてしまいコン
タクト抵抗が非オーム性を示し、半導体装置の特性が不
安定になるという問題があった。
【０００８】そこで、本発明は、低抵抗で特性の安定し
たＰ型拡散層上の埋め込みポリシリコンコンタクトによ
る半導体装置の製造方法を提供することを目的とする。
たＰ型拡散層上の埋め込みポリシリコンコンタクトによ
る半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記課題を解
決するために、コンタクト孔にポリシリコンを埋め込ん
だ後、金属膜を成膜する半導体装置の製造方法におい
て、拡散層を有する半導体基板上に成膜した層間絶縁膜
にコンタクト孔を開口する工程と、前記コンタクト孔を
含む全面に不純物拡散防止膜を成膜する工程と、前記コ
ンタクト孔の側壁部の前記不純物拡散防止膜を残して前
記不純物拡散防止膜を除去する工程と、前記コンタクト
孔内にポリシリコン膜を堆積させ前記コンタクト孔を完
全に埋め込む工程と、前記ポリシリコン膜に前記拡散層
と同一の導伝型の不純物を注入し、活性化し拡散する工
程とを具備することを特徴とする半導体装置の製造方法
である。
決するために、コンタクト孔にポリシリコンを埋め込ん
だ後、金属膜を成膜する半導体装置の製造方法におい
て、拡散層を有する半導体基板上に成膜した層間絶縁膜
にコンタクト孔を開口する工程と、前記コンタクト孔を
含む全面に不純物拡散防止膜を成膜する工程と、前記コ
ンタクト孔の側壁部の前記不純物拡散防止膜を残して前
記不純物拡散防止膜を除去する工程と、前記コンタクト
孔内にポリシリコン膜を堆積させ前記コンタクト孔を完
全に埋め込む工程と、前記ポリシリコン膜に前記拡散層
と同一の導伝型の不純物を注入し、活性化し拡散する工
程とを具備することを特徴とする半導体装置の製造方法
である。
【００１０】
【作用】本発明は、上記のように、コンタクト孔の側壁
に不純物拡散防止膜、例えば、窒化シリコン膜を設ける
ことにより、その後の熱処理工程において、前記側壁の
外側にあるＢＰＳＧ膜から埋め込みポリシリコン膜への
リンイオンの拡散を防ぎ、良好なオーム性接触を得るこ
とが可能である。これにより、コンタクト抵抗を低下さ
せることができ、安定した動作の半導体装置を得ること
ができる。
に不純物拡散防止膜、例えば、窒化シリコン膜を設ける
ことにより、その後の熱処理工程において、前記側壁の
外側にあるＢＰＳＧ膜から埋め込みポリシリコン膜への
リンイオンの拡散を防ぎ、良好なオーム性接触を得るこ
とが可能である。これにより、コンタクト抵抗を低下さ
せることができ、安定した動作の半導体装置を得ること
ができる。
【００１１】
【実施例】以下、本発明の一実施例を図１を参照して説
明する。図１は本発明の一実施例である半導体装置の製
造方法の工程順序を示す断面図である。
明する。図１は本発明の一実施例である半導体装置の製
造方法の工程順序を示す断面図である。
【００１２】半導体装置を製造するには、まず、図１ａ
に示すように、半導体シリコン基板１１に周知の技術
で、Ｐ型の高濃度拡散層１３を形成する。この拡散層の
表面濃度は１０19〜１０21ａｔｏｍ／ｃｍ３程度で、不
純物はボロンイオンである。
に示すように、半導体シリコン基板１１に周知の技術
で、Ｐ型の高濃度拡散層１３を形成する。この拡散層の
表面濃度は１０19〜１０21ａｔｏｍ／ｃｍ３程度で、不
純物はボロンイオンである。
【００１３】この後に、周知のＣＶＤ法で、層間絶縁膜
であるＢＰＳＧ膜（ボロンとリンを含んだ二酸化シリコ
ン）１２を成膜する。膜厚は５，０００〜１０，０００
オングストローム程度で、含まれているボロン、リンの
濃度は、いずれも２〜１０重量％程度である。そして、
周知の微細加工技術によりコンタクト孔１４を形成す
る。
であるＢＰＳＧ膜（ボロンとリンを含んだ二酸化シリコ
ン）１２を成膜する。膜厚は５，０００〜１０，０００
オングストローム程度で、含まれているボロン、リンの
濃度は、いずれも２〜１０重量％程度である。そして、
周知の微細加工技術によりコンタクト孔１４を形成す
る。
【００１４】次に、図１ｂに示すように、コンタクト孔
１４の形成後、周知のＣＶＤ法により窒化シリコン膜１
５を厚さ５００〜１，０００オングストローム程度に成
膜する。
１４の形成後、周知のＣＶＤ法により窒化シリコン膜１
５を厚さ５００〜１，０００オングストローム程度に成
膜する。
【００１５】次に、図１ｃに示すように周知の方向性エ
ッチング、例えば、反応性イオンエッチング（ＲＩＥ）
法により、コンタクト孔１４の側壁以外の部分の窒化シ
リコン膜１５を除去する。
ッチング、例えば、反応性イオンエッチング（ＲＩＥ）
法により、コンタクト孔１４の側壁以外の部分の窒化シ
リコン膜１５を除去する。
【００１６】次に、図１ｄに示すように、ポリシリコン
膜１６を周知のＣＶＤ法を用いて、コンタクト孔１４が
充分に埋め込まれるまで堆積させる。
膜１６を周知のＣＶＤ法を用いて、コンタクト孔１４が
充分に埋め込まれるまで堆積させる。
【００１７】そして、図１ｅに示すように、方向性エッ
チングにより全面をエッチングし、コンタクト孔１４以
外の部分のポリシリコン１６を除去する。その後、埋め
込んだポリシリコン膜１６への不純物拡散を行うため、
ボロン（11Ｂ+ ）またはフッ化ホウ素（49ＢＦ2 + ）イ
オンを周知の方法によりイオン注入１７する。
チングにより全面をエッチングし、コンタクト孔１４以
外の部分のポリシリコン１６を除去する。その後、埋め
込んだポリシリコン膜１６への不純物拡散を行うため、
ボロン（11Ｂ+ ）またはフッ化ホウ素（49ＢＦ2 + ）イ
オンを周知の方法によりイオン注入１７する。
【００１８】最後に、８００〜１，０００℃程度の熱処
理により不純物の活性化、拡散を行い、さらに、金属膜
の成膜を、例えば、スパッタ法により行い、そして、微
細加工技術によるパターニングを行って半導体装置が製
造される。
理により不純物の活性化、拡散を行い、さらに、金属膜
の成膜を、例えば、スパッタ法により行い、そして、微
細加工技術によるパターニングを行って半導体装置が製
造される。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
層間絶縁膜であるＢＰＳＧ膜からのリンの拡散を防止で
き、Ｐ型拡散層上の埋め込みポリシリコンコンタクトの
抵抗を安定にして、かつ低くすることが可能である。
層間絶縁膜であるＢＰＳＧ膜からのリンの拡散を防止で
き、Ｐ型拡散層上の埋め込みポリシリコンコンタクトの
抵抗を安定にして、かつ低くすることが可能である。
【００２０】この技術を用いることにより、高集積化さ
れたアスペクト比の高いコンタクト孔で、信頼性が高
く、特性のよい半導体装置を製造することができる。
れたアスペクト比の高いコンタクト孔で、信頼性が高
く、特性のよい半導体装置を製造することができる。
【図１】は、本発明の一実施例である半導体装置の製造
方法の工程順序を示す断面概略図である。
方法の工程順序を示す断面概略図である。
【図２】は、従来の技術による半導体装置の製造方法の
工程順序を示す断面概略図である。
工程順序を示す断面概略図である。
１１…シリコン半導体基板、 １２…ＢＰＳＧ膜、 １３…不純物拡散層、 １４…コンタクト孔、 １５…窒化シリコン膜、 １６…ポリシリコン膜、 １７…不純物イオン注入、 ２１…シリコン半導体基板、 ２２…ＢＰＳＧ膜、 ２３…不純物拡散層、 ２４…コンタクト孔、 ２６…ポリシリコン膜、 ２７…不純物イオン注入。
Claims (2)
- 【請求項１】 コンタクト孔にポリシリコンを埋め込ん
だ後、金属膜を成膜する半導体装置の製造方法におい
て、 拡散層を有する半導体基板上に成膜した層間絶縁膜にコ
ンタクト孔を開口する工程と、 前記コンタクト孔を含む全面に不純物拡散防止膜を成膜
する工程と、 前記コンタクト孔の側壁部の前記不純物拡散防止膜を残
して前記不純物拡散防止膜を除去する工程と、 前記コンタクト孔内にポリシリコン膜を堆積させ前記コ
ンタクト孔を完全に埋め込む工程と、 前記ポリシリコン膜に前記拡散層と同一の導伝型の不純
物を注入し、活性化し拡散する工程とを具備することを
特徴とする半導体装置の製造方法。 - 【請求項２】 不純物拡散防止膜が窒化シリコンよりな
る請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25092291A JPH0590196A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25092291A JPH0590196A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590196A true JPH0590196A (ja) | 1993-04-09 |
Family
ID=17215022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25092291A Withdrawn JPH0590196A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590196A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244706B1 (ko) * | 1996-11-22 | 2000-03-02 | 김영환 | 반도체 소자 및 그의 제조 방법 |
| US6043130A (en) * | 1999-05-17 | 2000-03-28 | National Semiconductor Corporation | Process for forming bipolar transistor compatible with CMOS utilizing tilted ion implanted base |
| US6262472B1 (en) | 1999-05-17 | 2001-07-17 | National Semiconductor Corporation | Bipolar transistor compatible with CMOS utilizing tilted ion implanted base |
-
1991
- 1991-09-30 JP JP25092291A patent/JPH0590196A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244706B1 (ko) * | 1996-11-22 | 2000-03-02 | 김영환 | 반도체 소자 및 그의 제조 방법 |
| US6043130A (en) * | 1999-05-17 | 2000-03-28 | National Semiconductor Corporation | Process for forming bipolar transistor compatible with CMOS utilizing tilted ion implanted base |
| US6262472B1 (en) | 1999-05-17 | 2001-07-17 | National Semiconductor Corporation | Bipolar transistor compatible with CMOS utilizing tilted ion implanted base |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3413876B2 (ja) | 半導体装置 | |
| US4711017A (en) | Formation of buried diffusion devices | |
| US4871685A (en) | Method of manufacturing bipolar transistor with self-aligned external base and emitter regions | |
| US4419813A (en) | Method for fabricating semiconductor device | |
| EP0118513A1 (en) | METHOD FOR PRODUCING A CMOS STRUCTURE. | |
| CA1241458A (en) | Side-etching method of making bipolar transistor | |
| JPH0574806A (ja) | 半導体装置及びその製造方法 | |
| EP0033495A2 (en) | Process for fabricating a high speed bipolar transistor | |
| US4853342A (en) | Method of manufacturing semiconductor integrated circuit device having transistor | |
| US4979010A (en) | VLSI self-aligned bipolar transistor | |
| JPH0786296A (ja) | 高速バイポーラトランジスタの製造方法 | |
| US5147809A (en) | Method of producing a bipolar transistor with a laterally graded emitter (LGE) employing a refill method of polycrystalline silicon | |
| US5019525A (en) | Method for forming a horizontal self-aligned transistor | |
| JPH0590196A (ja) | 半導体装置の製造方法 | |
| EP0231740A2 (en) | A polysilicon self-aligned bipolar device and process of manufacturing same | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| EP0253538B1 (en) | A vlsi self-aligned bipolar transistor | |
| JPH1145890A (ja) | 半導体装置の製造方法 | |
| JP3027758B2 (ja) | 集積回路トレンチ抵抗器 | |
| JP2920912B2 (ja) | 半導体装置の製造方法 | |
| JPH05175206A (ja) | 半導体装置とその製造方法 | |
| JPH05109646A (ja) | 半導体装置の製造方法 | |
| JP2874234B2 (ja) | 半導体装置の製造方法 | |
| US7674681B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR930011113B1 (ko) | 반도체장치의 접촉플러그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |