JPH0590476A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0590476A
JPH0590476A JP3251501A JP25150191A JPH0590476A JP H0590476 A JPH0590476 A JP H0590476A JP 3251501 A JP3251501 A JP 3251501A JP 25150191 A JP25150191 A JP 25150191A JP H0590476 A JPH0590476 A JP H0590476A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit chip
semiconductor integrated
semiconductor device
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3251501A
Other languages
Japanese (ja)
Inventor
Katsumasa Kawashima
克正 川嶋
Taketo Tsukamoto
健人 塚本
Tatsuhiro Okano
達広 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP3251501A priority Critical patent/JPH0590476A/en
Publication of JPH0590476A publication Critical patent/JPH0590476A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】本発明は、高集積化・高精細化により、高精細
で多ピンのリードフレームを必要とする半導体集積回路
チップを容易に実装でき、また信頼性にも優れた半導体
装置を提供することを目的とする。 【構成】半導体集積回路チップが、リードフレームの複
数のリードに対して直接的または間接的に固定され、前
記半導体集積回路チップ中の端子と前記リードとが、所
定の対応関係を有して電気的接続されてなる半導体装置
において、前記半導体集積回路チップが、真空蒸着法に
よる金属膜からなる中継リードを有するガラス基板を介
して、前記リードフレームのアイランド上に実装されて
いることを特徴とする半導体装置。
(57) [Abstract] [Purpose] The present invention makes it possible to easily mount a semiconductor integrated circuit chip that requires a high-definition and multi-pin lead frame by high integration and high definition, and also has excellent reliability. Another object of the present invention is to provide a semiconductor device. A semiconductor integrated circuit chip is fixed directly or indirectly to a plurality of leads of a lead frame, and terminals in the semiconductor integrated circuit chip and the leads have a predetermined correspondence and are electrically connected. In a semiconductor device that is electrically connected, the semiconductor integrated circuit chip is mounted on the island of the lead frame via a glass substrate having a relay lead made of a metal film formed by a vacuum deposition method. Semiconductor device.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、IC、LSI等の半導
体集積回路チップの実装に用いられる半導体装置に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device used for mounting semiconductor integrated circuit chips such as IC and LSI.

【0002】[0002]

【従来の技術】従来の半導体装置は、IC、LSI等の
半導体集積回路チップをリードフレームの一セクション
の中心部に固定し、ワイヤボンディングによってインナ
ーリードと半導体集積回路チップとを接続した後、樹脂
封止をした構成であった。そして前記リードフレームの
なかには、一ユニットの中心部にフレームから伸延した
支持部によって懸吊されたアイランドを有しているもの
もかなりの割合を占めており、このとき半導体集積回路
チップはこのアイランド上に固定されている。
2. Description of the Related Art In a conventional semiconductor device, a semiconductor integrated circuit chip such as an IC or LSI is fixed to the center of a section of a lead frame, and the inner lead is connected to the semiconductor integrated circuit chip by wire bonding, and then a resin is used. The structure was sealed. A considerable proportion of the lead frame has an island suspended in the central portion of one unit by a support portion extending from the frame. At this time, the semiconductor integrated circuit chip is placed on the island. It is fixed to.

【0003】ところで、IC、LSI等の半導体集積回
路チップが高集積化・高精細化が進行する中で、従来の
半導体装置ではリードフレームのリードの数が増え、ま
たリードピッチが狭小となることに伴い、前記半導体集
積回路チップの実装や電気的接続が次第に困難となりつ
つある。また、これらに用いられるリードフレーム材料
であるFe−Ni系合金や、Fe−Ni−Co系合金、
あるいはCu系合金の場合、実装される半導体集積回路
チップとの熱膨張係数の差が極めて大きいために、使用
中の発熱の際に発生する応力により半導体集積回路チッ
プにクラック等が発生するという不具合が起きてしま
い、信頼性の高い半導体装置を得ることが非常に困難と
なってきている。
By the way, as semiconductor integrated circuit chips such as ICs and LSIs are becoming highly integrated and highly refined, the number of leads of a lead frame is increased and the lead pitch is narrowed in a conventional semiconductor device. As a result, mounting and electrical connection of the semiconductor integrated circuit chip have become increasingly difficult. In addition, Fe-Ni-based alloys and Fe-Ni-Co-based alloys, which are lead frame materials used for these,
Alternatively, in the case of a Cu-based alloy, the difference in coefficient of thermal expansion between the mounted semiconductor integrated circuit chip and the mounted semiconductor integrated circuit chip is extremely large, so that the stress generated during heat generation during use causes cracks or the like in the semiconductor integrated circuit chip. It has become very difficult to obtain a highly reliable semiconductor device.

【0004】[0004]

【発明が解決しようとする課題】本発明は、上記従来の
問題に鑑みなされたものであり、リードフレームの多ピ
ン化・高精細化に対応し、半導体集積回路チップの実装
が容易で、クラック等の問題もなく信頼性の高い半導体
装置を得ることを課題とするものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and is compatible with a lead frame having a large number of pins and a high definition, and is easy to mount on a semiconductor integrated circuit chip and is free from cracks. It is an object to obtain a highly reliable semiconductor device without problems such as the above.

【0005】[0005]

【課題を解決するための手段】前記課題を解決するため
に本発明が提供する手段とは、すなわち、半導体集積回
路チップがリードフレームの複数のリードに対して直接
的または間接的に固定され、前記半導体集積回路チップ
中の端子と前記リードとが所定の対応関係を有して電気
的接続されてなる半導体装置において、前記半導体集積
回路チップが、真空蒸着法による金属膜からなる中継リ
ードを有するガラス基板を介して、前記リードフレーム
のアイランド上に実装されていることを特徴とする半導
体装置を提供することである。このとき、前記中継リー
ドはガラス基板上で配線回路の役割を果たすものであ
り、使用する金属としては、良導体であり真空蒸着法を
適用できるものであればよく、例えば金・銅等が挙げら
れる。
Means provided by the present invention for solving the above-mentioned problems are that a semiconductor integrated circuit chip is directly or indirectly fixed to a plurality of leads of a lead frame, In a semiconductor device in which a terminal in the semiconductor integrated circuit chip and the lead are electrically connected in a predetermined correspondence relationship, the semiconductor integrated circuit chip has a relay lead made of a metal film formed by a vacuum deposition method. Another object of the present invention is to provide a semiconductor device which is mounted on an island of the lead frame via a glass substrate. At this time, the relay lead plays a role of a wiring circuit on the glass substrate, and the metal used may be a good conductor as long as the vacuum deposition method can be applied, and examples thereof include gold and copper. ..

【0006】[0006]

【作用】本発明によると、半導体集積回路チップをリー
ドフレームのアイランドに実装する際に、真空蒸着法に
よる金属膜からなる中継リードを有するガラス基板を介
して施している。ガラス基板の表面上に膜(好ましくは
薄膜)による高精細なパターンを形成することが出来る
が、この高精細な膜パターンの材質として良導体である
金属、例えば金・銅等を用いると、パターン間は絶縁体
である前記ガラス基板、およびパッケージングに使用さ
れる絶縁体としての樹脂やセラミックスによって絶縁さ
れるため、本パターンは配線回路として利用できる。
According to the present invention, when the semiconductor integrated circuit chip is mounted on the island of the lead frame, the semiconductor integrated circuit chip is mounted via the glass substrate having the relay lead made of the metal film by the vacuum deposition method. It is possible to form a high-definition pattern by a film (preferably a thin film) on the surface of the glass substrate, but if a metal that is a good conductor, such as gold or copper, is used as the material for this high-definition film pattern, the pattern Is insulated by the glass substrate, which is an insulator, and resin or ceramics, which is an insulator used for packaging, so that this pattern can be used as a wiring circuit.

【0007】さらに、真空蒸着法による金属膜を前記配
線回路として利用した場合は、前記ガラス基板への付着
力が強力であり、またボンディング性に関しても優れた
ものが得られる。また前記ガラス基板と半導体集積回路
チップとの間の熱膨張係数の差は同じ程度であるため
に、前記従来の技術で問題であった使用中の発熱に伴う
膨張の違いから発生する応力による半導体集積回路チッ
プのクラック等が極めて発生しにくくなる。
Further, when a metal film formed by a vacuum vapor deposition method is used as the wiring circuit, it has a strong adhesion to the glass substrate and an excellent bonding property. Further, since the difference in the coefficient of thermal expansion between the glass substrate and the semiconductor integrated circuit chip is about the same, the semiconductor caused by the stress generated from the difference in expansion due to the heat generation during use, which is a problem in the conventional technique. It is extremely unlikely that a crack or the like will occur in the integrated circuit chip.

【0008】以下に図面と実施例に基いて本発明をより
詳細に説明するが、これによって本発明が限定されるも
のではない。
The present invention will now be described in more detail with reference to the drawings and examples, but the present invention is not limited thereto.

【0009】[0009]

【実施例】<実施例1>図1に本発明の一実施例を示
す。ガラス基板5の実装表面上に、真空蒸着法により金
を1500Åの厚さに成膜する。次いで、レジスト(東
京応化工業(株)製 ネガ型レジスト、商品名:PME
R)を塗布し、所望のパターンを有するマスクを用いて
選択的に露光、現像を行い、しかる後にエッチングを施
してガラス基板5上に中継リード3を得た。次いで、所
望する寸法形状に断裁してから、ICチップ1とガラス
基板5上の中継リード3とを金バンプ2を用いて電気的
接続を施す。しかる後にリードフレーム6のアイランド
7上に導電性ペースト8(東洋インキ製造(株)製、商
品名:レックスボンドS−600)を用いてダイボンデ
ィングを施した。
EXAMPLE 1 Example 1 of the present invention is shown in FIG. Gold is deposited to a thickness of 1500 Å on the mounting surface of the glass substrate 5 by a vacuum deposition method. Next, a resist (negative resist made by Tokyo Ohka Kogyo Co., Ltd., trade name: PME
R) was applied, and a mask having a desired pattern was used for selective exposure and development, followed by etching to obtain relay leads 3 on the glass substrate 5. Next, after being cut into a desired size and shape, the IC chip 1 and the relay leads 3 on the glass substrate 5 are electrically connected using the gold bumps 2. Then, the conductive paste 8 (manufactured by Toyo Ink Mfg. Co., Ltd., trade name: Rexbond S-600) was die-bonded onto the island 7 of the lead frame 6.

【0010】その後、リードフレーム6のインナーリー
ド部と前記中継リード3とをワイヤーボンディング4で
電気的接続をする。最後に、これを封止樹脂9を用いて
モールド処理することにより半導体集積回路チップの実
装を行なった。これにより多ピン化に対応し、またクラ
ック等が極めて発生しにくく信頼性も高い半導体装置を
得ることができた。
Thereafter, the inner lead portion of the lead frame 6 and the relay lead 3 are electrically connected by wire bonding 4. Finally, the semiconductor integrated circuit chip was mounted by molding this with the sealing resin 9. As a result, it is possible to obtain a semiconductor device which has high pin count, is highly resistant to cracks, and has high reliability.

【0011】尚、本実施例中でガラス基板5を所望する
寸法形状に断裁する工程は、実装表面上に有する中継リ
ード3とICチップ1とを、金バンプ2による電気的接
続を施した後に実施することも可能である。また、ガラ
ス基板5上の中継リード3となる蒸着膜は、前記のよう
に金に限らず、銅やその他の金属を用いることも可能で
ある。
The step of cutting the glass substrate 5 into a desired size and shape in this embodiment is performed after the relay leads 3 and the IC chip 1 on the mounting surface are electrically connected by the gold bumps 2. It is also possible to carry out. Further, the vapor deposition film to be the relay lead 3 on the glass substrate 5 is not limited to gold as described above, but copper or other metal can be used.

【0012】<実施例2>前記実施例1のガラス基板5
上に真空蒸着法により金を成膜させる際に、ガラス基板
5の成膜面に所望するパターンのマスクを設けておくこ
とにより、金の薄膜を前記プロセス(いわゆるフォトリ
ソグラフィー)によることなしに、直ちにパターニング
された金の薄膜からなる中継リード3を得ることによ
り、実施例1と同様な半導体装置を提供する事ができ
た。
<Second Embodiment> The glass substrate 5 of the first embodiment.
By providing a mask of a desired pattern on the film formation surface of the glass substrate 5 when forming a gold film on the upper surface by a vacuum vapor deposition method, a gold thin film can be formed without the above process (so-called photolithography). A semiconductor device similar to that of Example 1 could be provided by immediately obtaining the relay lead 3 made of a patterned gold thin film.

【0013】[0013]

【発明の効果】以上に説明したように本発明によると、
リードフレームのアイランド上へ、金属蒸着膜からなる
中継リードを有したガラス基板を介して、半導体集積回
路チップを実装する。このため中継リードは高精細パタ
ーンとすることができる。またボンディング強度に優
れ、そしてボンディングの際の位置制御をガラス基板の
背面側から観察しつつ行えることから、特にバンプによ
るボンディンクには好適となり、高集積化・高精細化の
半導体装置への対応が容易である。さらに、このガラス
基板は半導体集積回路チップとの熱膨張係数が同等であ
るために、使用中の発熱による余分な応力の発生が従来
と比較して大きく緩和され、半導体集積回路チップのク
ラックの発生を極めて効果的に防止する事が可能であ
り、こういった面での信頼性が飛躍的に高まった半導体
装置を容易に得ることが出来た。
As described above, according to the present invention,
A semiconductor integrated circuit chip is mounted on the island of the lead frame via a glass substrate having a relay lead made of a metal vapor deposition film. Therefore, the relay lead can have a high-definition pattern. In addition, it has excellent bonding strength, and because it is possible to control the position during bonding while observing from the back side of the glass substrate, it is particularly suitable for bonding with bumps, and it is compatible with semiconductor devices with high integration and high definition. It's easy. Furthermore, since this glass substrate has the same coefficient of thermal expansion as that of the semiconductor integrated circuit chip, the generation of extra stress due to heat generation during use is greatly mitigated compared to the conventional case, and cracks in the semiconductor integrated circuit chip occur. It is possible to very effectively prevent the above, and it was possible to easily obtain a semiconductor device having dramatically improved reliability in these aspects.

【0014】[0014]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係わる半導体装置を示す断
面図である。
FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1・・・ICチップ 2・・・金バンプ 3・・・中継リード 4・・・ワイヤボンディング 5・・・ガラス基板 6・・・リードフレーム 7・・・アイランド 8・・・導電性ペースト 9・・・封止樹脂 1 ... IC chip 2 ... Gold bump 3 ... Relay lead 4 ... Wire bonding 5 ... Glass substrate 6 ... Lead frame 7 ... Island 8 ... Conductive paste 9. ..Sealing resin

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】半導体集積回路チップがリードフレームの
複数のリードに対して直接的または間接的に固定され、
該半導体集積回路チップ中の端子と該リードとが所定の
対応関係を有して電気的接続されてなる半導体装置にお
いて、該半導体集積回路チップが、真空蒸着法による金
属膜からなる中継リードを有するガラス基板を介して、
該リードフレームのアイランド上に実装されていること
を特徴とする半導体装置。
1. A semiconductor integrated circuit chip is directly or indirectly fixed to a plurality of leads of a lead frame,
In a semiconductor device in which terminals in the semiconductor integrated circuit chip and the leads are electrically connected in a predetermined correspondence relationship, the semiconductor integrated circuit chip has a relay lead made of a metal film formed by a vacuum deposition method. Through the glass substrate,
A semiconductor device mounted on an island of the lead frame.
JP3251501A 1991-09-30 1991-09-30 Semiconductor device Pending JPH0590476A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3251501A JPH0590476A (en) 1991-09-30 1991-09-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3251501A JPH0590476A (en) 1991-09-30 1991-09-30 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0590476A true JPH0590476A (en) 1993-04-09

Family

ID=17223750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3251501A Pending JPH0590476A (en) 1991-09-30 1991-09-30 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0590476A (en)

Similar Documents

Publication Publication Date Title
KR100658543B1 (en) Semiconductor device and manufacturing method thereof
JP4130158B2 (en) Semiconductor device manufacturing method, semiconductor device
US7312521B2 (en) Semiconductor device with holding member
KR100671921B1 (en) Semiconductor device and manufacturing method thereof
US6093643A (en) Electrically conductive projections and semiconductor processing method of forming same
TWI233189B (en) Semiconductor device and manufacturing method thereof
JPH0817859A (en) Semiconductor device
EP0540312A1 (en) Bump electrode structure and semiconductor chip having the same
JP3459234B2 (en) Semiconductor device and manufacturing method thereof
EP1478021A1 (en) Semiconductor device and manufacturing method thereof
JP3970210B2 (en) Manufacturing method of semiconductor device
JP3970211B2 (en) Semiconductor device and manufacturing method thereof
JPH0590476A (en) Semiconductor device
CN100470781C (en) Semiconductor device and manufacturing method thereof
JP2001077142A (en) Semiconductor device and manufacturing method thereof
JPH05218268A (en) Semiconductor device
JP2897409B2 (en) IC package
JPH0685139A (en) Lead frame and semiconductor device using same
JPH0590331A (en) Semiconductor integrated circuit device
JP2005260080A (en) Semiconductor device and manufacturing method thereof
JPH0590337A (en) Semiconductor device
JPH08162458A (en) Electronic component connection structure and connection method
JPH06112235A (en) Islandless semiconductor device