JPH0590610A - 不揮発性半導体記憶装置およびその製造方法 - Google Patents
不揮発性半導体記憶装置およびその製造方法Info
- Publication number
- JPH0590610A JPH0590610A JP3280796A JP28079691A JPH0590610A JP H0590610 A JPH0590610 A JP H0590610A JP 3280796 A JP3280796 A JP 3280796A JP 28079691 A JP28079691 A JP 28079691A JP H0590610 A JPH0590610 A JP H0590610A
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- gate
- mask layer
- semiconductor memory
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 フローティングゲートとコントロールゲート
間の静電容量を大きくすることにより、信号電荷の書き
込み／消去効率を高める。 【構成】 凹状のフローティングゲート３、絶縁膜７、
および凸状のコントロールゲート８を積層形成すること
により、絶縁膜７の面積を広め、フローティングゲート
３とコントロールゲート７間の静電容量を大きくする。
これにより、コントロールゲート８に高電圧が印加され
た際に、ゲート酸化膜２に高い分圧値が作用し、信号電
荷の書き込み／消去効率を高められる。
間の静電容量を大きくすることにより、信号電荷の書き
込み／消去効率を高める。 【構成】 凹状のフローティングゲート３、絶縁膜７、
および凸状のコントロールゲート８を積層形成すること
により、絶縁膜７の面積を広め、フローティングゲート
３とコントロールゲート７間の静電容量を大きくする。
これにより、コントロールゲート８に高電圧が印加され
た際に、ゲート酸化膜２に高い分圧値が作用し、信号電
荷の書き込み／消去効率を高められる。
Description
【０００１】
【産業上の利用分野】本発明は、ＥＰＲＯＭ（erasable
and programmable ROM ）や、ＥＥＰＲＯＭ（electric
al erasable and programmable ROM）のような不揮発性
半導体記憶装置に係り、特にフローティングゲート構造
を備えた不揮発性半導体記憶装置とその製造方法に関す
る。
and programmable ROM ）や、ＥＥＰＲＯＭ（electric
al erasable and programmable ROM）のような不揮発性
半導体記憶装置に係り、特にフローティングゲート構造
を備えた不揮発性半導体記憶装置とその製造方法に関す
る。
【０００２】
【従来の技術】以下、図４を参照して、従来の不揮発性
半導体記憶装置のメモリセルの構造を説明する。Ｐ型シ
リコン基板１上にゲート酸化膜２を介して、フローティ
ングゲート１３、絶縁膜１７、およびコントロールゲー
ト１８がその順に積層形成されている。これらのゲート
および図示しないフィールド酸化膜をマスクとしてＮ+
領域であるソース領域９とドレイン領域１０とが自己整
合によって形成されている。
半導体記憶装置のメモリセルの構造を説明する。Ｐ型シ
リコン基板１上にゲート酸化膜２を介して、フローティ
ングゲート１３、絶縁膜１７、およびコントロールゲー
ト１８がその順に積層形成されている。これらのゲート
および図示しないフィールド酸化膜をマスクとしてＮ+
領域であるソース領域９とドレイン領域１０とが自己整
合によって形成されている。
【０００３】このようなメモリセルにおいて、コントロ
ールゲート１８に正の高電圧を印加すると、フローティ
ングゲート１３に電荷が蓄積され、逆に、コントロール
ゲート１８に負の高電圧を印加することにより、前記蓄
積された電荷が消去される。データの読み出しは、コン
トロールゲート１８に正の低電圧を印加することによっ
て行われる。このとき、フローティングゲート１３に電
荷が蓄積されていれば、チャンネル領域１１が反転しな
いので、電流が流れない状態、すなわち、データ「１」
が読み出される。一方、フローティングゲート１３に電
荷が蓄積されていなければ、チャンネル領域１１が反転
し、電流が流れる状態、すなわち、データ「０」が読み
出される。
ールゲート１８に正の高電圧を印加すると、フローティ
ングゲート１３に電荷が蓄積され、逆に、コントロール
ゲート１８に負の高電圧を印加することにより、前記蓄
積された電荷が消去される。データの読み出しは、コン
トロールゲート１８に正の低電圧を印加することによっ
て行われる。このとき、フローティングゲート１３に電
荷が蓄積されていれば、チャンネル領域１１が反転しな
いので、電流が流れない状態、すなわち、データ「１」
が読み出される。一方、フローティングゲート１３に電
荷が蓄積されていなければ、チャンネル領域１１が反転
し、電流が流れる状態、すなわち、データ「０」が読み
出される。
【０００４】
【発明が解決しようとする課題】ところで、上述したメ
モリセルのフローティングゲート１３への電荷の注入、
あるいは電荷の消去の効率は、フローティングゲート１
３とコントロールゲート１８間の静電容量Ｃに依存して
いる。すなわち、データの書き込み／消去時にコントロ
ールゲート１８に印加される高電圧は、ゲート酸化膜２
および絶縁膜１７によって分圧されるが、ゲート酸化膜
２に作用する分圧値が高いほど上記効率が高くなる。そ
のためには、チャンネル領域１１とフローティングゲー
ト１３間の静電容量Ｃ0 に対して、フローティングゲー
ト１３とコントロールゲート１８間の静電容量Ｃを大き
くすればよい。静電容量Ｃを大きくするには、絶縁膜１
７を薄膜化すればよいのであるが、あまり薄くすると絶
縁膜１７にピンホールが生じやすくなり、フローティン
グゲート１３とコントロールゲート１８間の絶縁性が低
下する。そのため、従来の構造の不揮発性半導体記憶装
置では、フローティングゲート１３とコントロールゲー
ト１８間の静電容量Ｃを十分大きくすることが困難であ
った。
モリセルのフローティングゲート１３への電荷の注入、
あるいは電荷の消去の効率は、フローティングゲート１
３とコントロールゲート１８間の静電容量Ｃに依存して
いる。すなわち、データの書き込み／消去時にコントロ
ールゲート１８に印加される高電圧は、ゲート酸化膜２
および絶縁膜１７によって分圧されるが、ゲート酸化膜
２に作用する分圧値が高いほど上記効率が高くなる。そ
のためには、チャンネル領域１１とフローティングゲー
ト１３間の静電容量Ｃ0 に対して、フローティングゲー
ト１３とコントロールゲート１８間の静電容量Ｃを大き
くすればよい。静電容量Ｃを大きくするには、絶縁膜１
７を薄膜化すればよいのであるが、あまり薄くすると絶
縁膜１７にピンホールが生じやすくなり、フローティン
グゲート１３とコントロールゲート１８間の絶縁性が低
下する。そのため、従来の構造の不揮発性半導体記憶装
置では、フローティングゲート１３とコントロールゲー
ト１８間の静電容量Ｃを十分大きくすることが困難であ
った。
【０００５】本発明は、このような事情に鑑みてなされ
たものであって、フローティングゲートとコントロール
ゲート間の静電容量を大きくすることにより、信号電荷
の書き込み／消去効率の高い不揮発性半導体記憶装置お
よびその製造方法を提供することを目的としている。
たものであって、フローティングゲートとコントロール
ゲート間の静電容量を大きくすることにより、信号電荷
の書き込み／消去効率の高い不揮発性半導体記憶装置お
よびその製造方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】本発明は、このような目
的を達成するために、次のような構成をとる。すなわ
ち、請求項１に記載の発明は、フローティングゲート構
造を持つ不揮発性半導体記憶装置において、フローティ
ングゲートおよびコントロールゲートの何れか一方のゲ
ートが凸状であるとともに、他方のゲートが凹状であ
り、前記両ゲート間に絶縁膜が介在しているものであ
る。
的を達成するために、次のような構成をとる。すなわ
ち、請求項１に記載の発明は、フローティングゲート構
造を持つ不揮発性半導体記憶装置において、フローティ
ングゲートおよびコントロールゲートの何れか一方のゲ
ートが凸状であるとともに、他方のゲートが凹状であ
り、前記両ゲート間に絶縁膜が介在しているものであ
る。
【０００７】また、請求項２に記載の発明は、フローテ
ィングゲート構造を持つ不揮発性半導体記憶装置の製造
方法であって、半導体基板上にゲート酸化膜、第１の導
電層、および第１のマスク層をその順に積層形成する第
１工程と、前記第１のマスク層のチャネル形成領域に窓
開けを行う第２工程と、窓開けされた第１のマスク層の
上に第２のマスク層を形成する第３工程と、第２のマス
ク層を異方性エッチングすることにより、第１のマスク
層の窓開け部分に第２のマスク層のサイドウォールを形
成する第４工程と、前記第１のマスク層および前記サイ
ドウォールをマスクとして、前記第１の導電層の表面部
に溝を形成する第５工程と、前記第５工程の後に、前記
第１のマスク層および前記サイドウォールを除去して、
絶縁膜および第２の導電層を形成する第６工程と、前記
第１の導電層、絶縁膜、および第２の導電層をパターン
ニングしてフローティングゲート構造を形成する第７工
程と、前記フローティングゲート構造を形成した後に、
ソースおよびドレイン領域を自己整合で形成する第８工
程と、を備えたものである。
ィングゲート構造を持つ不揮発性半導体記憶装置の製造
方法であって、半導体基板上にゲート酸化膜、第１の導
電層、および第１のマスク層をその順に積層形成する第
１工程と、前記第１のマスク層のチャネル形成領域に窓
開けを行う第２工程と、窓開けされた第１のマスク層の
上に第２のマスク層を形成する第３工程と、第２のマス
ク層を異方性エッチングすることにより、第１のマスク
層の窓開け部分に第２のマスク層のサイドウォールを形
成する第４工程と、前記第１のマスク層および前記サイ
ドウォールをマスクとして、前記第１の導電層の表面部
に溝を形成する第５工程と、前記第５工程の後に、前記
第１のマスク層および前記サイドウォールを除去して、
絶縁膜および第２の導電層を形成する第６工程と、前記
第１の導電層、絶縁膜、および第２の導電層をパターン
ニングしてフローティングゲート構造を形成する第７工
程と、前記フローティングゲート構造を形成した後に、
ソースおよびドレイン領域を自己整合で形成する第８工
程と、を備えたものである。
【０００８】
【作用】請求項１に記載の発明によれば、フローティン
グゲートおよびコントロールゲートの何れか一方のゲー
トが凸状であるとともに、他方のゲートが凹状であるの
で、両ゲート間の絶縁膜の面積が大きくなる。その結
果、チャネル領域とフローティングゲート間の静電容量
に対して、フローティングゲートとコントロールゲート
間の静電容量が大きくなり、コントロールゲートに高電
圧を印加した際に、ゲート酸化膜に作用する分圧値が大
きくなる。
グゲートおよびコントロールゲートの何れか一方のゲー
トが凸状であるとともに、他方のゲートが凹状であるの
で、両ゲート間の絶縁膜の面積が大きくなる。その結
果、チャネル領域とフローティングゲート間の静電容量
に対して、フローティングゲートとコントロールゲート
間の静電容量が大きくなり、コントロールゲートに高電
圧を印加した際に、ゲート酸化膜に作用する分圧値が大
きくなる。
【０００９】請求項２に記載の発明によれば、第１のマ
スク層のチャネル形成領域に形成された窓部分にサイド
ウォールを形成し、前記第１のマスク層とサイドウォー
ルをマスクとして自己整合によって第１の導電層の表面
部に溝を形成し、その上に絶縁膜および第２の導電層を
積層することによりフローティングゲート構造を実現し
ているので、第１の導電層（フローティングゲート）と
第２の導電層（コントロールゲート）との間に、デザイ
ンルールによって決まる最小寸法よりも小さな溝型キャ
パシタを形成することができる。
スク層のチャネル形成領域に形成された窓部分にサイド
ウォールを形成し、前記第１のマスク層とサイドウォー
ルをマスクとして自己整合によって第１の導電層の表面
部に溝を形成し、その上に絶縁膜および第２の導電層を
積層することによりフローティングゲート構造を実現し
ているので、第１の導電層（フローティングゲート）と
第２の導電層（コントロールゲート）との間に、デザイ
ンルールによって決まる最小寸法よりも小さな溝型キャ
パシタを形成することができる。
【００１０】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。図１は、本発明に係る不揮発性メモリの一実施
例の素子構造を示した断面図である。図１において、図
４と同一符号で示した部分は、従来例と同一構成である
ので、ここでの説明は省略する。本実施例の特徴は、フ
ローティングゲート構造にあり、具体的には、ゲート酸
化膜２の上に凹状のフローティングゲート３と、絶縁膜
７と、凸状のコントロールゲート８とをその順に積層形
成したことにある。これにより、チャンネル領域１１と
フローティングゲート３間のゲート酸化膜２の面積に対
して、フローティングゲート３とコントロールゲート８
間の絶縁膜７の面積を大きくすることができるので、チ
ャンネル領域１１とフローティングゲート３間の静電容
量Ｃ0 に対して、フローティングゲート３とコントロー
ルゲート８間の静電容量Ｃが大きくなる。その結果、コ
ントロールゲート８に高電圧を印加した場合に、ゲート
酸化膜２に作用する分圧値を大きくすることができ、高
効率で信号電荷の書き込み／消去を行うことができる。
明する。図１は、本発明に係る不揮発性メモリの一実施
例の素子構造を示した断面図である。図１において、図
４と同一符号で示した部分は、従来例と同一構成である
ので、ここでの説明は省略する。本実施例の特徴は、フ
ローティングゲート構造にあり、具体的には、ゲート酸
化膜２の上に凹状のフローティングゲート３と、絶縁膜
７と、凸状のコントロールゲート８とをその順に積層形
成したことにある。これにより、チャンネル領域１１と
フローティングゲート３間のゲート酸化膜２の面積に対
して、フローティングゲート３とコントロールゲート８
間の絶縁膜７の面積を大きくすることができるので、チ
ャンネル領域１１とフローティングゲート３間の静電容
量Ｃ0 に対して、フローティングゲート３とコントロー
ルゲート８間の静電容量Ｃが大きくなる。その結果、コ
ントロールゲート８に高電圧を印加した場合に、ゲート
酸化膜２に作用する分圧値を大きくすることができ、高
効率で信号電荷の書き込み／消去を行うことができる。
【００１１】以下、図２を参照して、図１に示した不揮
発性メモリセルの製造方法を説明する。
発性メモリセルの製造方法を説明する。
【００１２】＜第１工程＞図２のａに示すように、Ｐ型
シリコン基板１を熱酸化することにより、その表面にゲ
ート酸化膜２を形成する。このゲート酸化膜２の上に、
ＣＶＤ（ChemicalVapor Deposition)法により、例えば
燐をドープしたポリシリコン層３ａを形成する。このポ
リシリコン層３ａを熱酸化することにより、その表面に
熱酸化膜（ＳｉＯ2 ）４を形成する。ここで、ポリシリ
コン層３ａは本発明方法における第１の導電層に相当
し、熱酸化膜４は第１のマスク層に相当する。
シリコン基板１を熱酸化することにより、その表面にゲ
ート酸化膜２を形成する。このゲート酸化膜２の上に、
ＣＶＤ（ChemicalVapor Deposition)法により、例えば
燐をドープしたポリシリコン層３ａを形成する。このポ
リシリコン層３ａを熱酸化することにより、その表面に
熱酸化膜（ＳｉＯ2 ）４を形成する。ここで、ポリシリ
コン層３ａは本発明方法における第１の導電層に相当
し、熱酸化膜４は第１のマスク層に相当する。
【００１３】＜第２工程＞図２の（ｂ）に示すように、
フォトエッチング法により、熱酸化膜４のチャネル形成
領域に窓開けを行う。通常、この窓寸法はデザインルー
ルによって定まる最小寸法に設定される。
フォトエッチング法により、熱酸化膜４のチャネル形成
領域に窓開けを行う。通常、この窓寸法はデザインルー
ルによって定まる最小寸法に設定される。
【００１４】＜第３工程＞図２の（ｃ）に示すように、
窓開けされた熱酸化膜４の上に、ＣＶＤ法によりシリコ
ン酸化膜５を積層する。このシリコン酸化膜は本発明方
法における第２のマスク層に相当する。
窓開けされた熱酸化膜４の上に、ＣＶＤ法によりシリコ
ン酸化膜５を積層する。このシリコン酸化膜は本発明方
法における第２のマスク層に相当する。
【００１５】＜第４工程＞図２の（ｄ）に示すように、
シリコン酸化膜５をプラズマエッチング等で異方性エッ
チングすることにより、熱酸化膜４の窓部分にシリンコ
ン酸化膜５のサイドウォール６を形成する。
シリコン酸化膜５をプラズマエッチング等で異方性エッ
チングすることにより、熱酸化膜４の窓部分にシリンコ
ン酸化膜５のサイドウォール６を形成する。
【００１６】＜第５工程＞図２の（ｅ）に示すように、
熱酸化膜４およびサイドウォール６をマスクとして、例
えばフッ硝酸溶液によって、ポリシリコン層３ａの表面
部分を等方性エッチングして凹状の溝を形成する。ポリ
シリコン層３ａを異方性エッチングしてもよいが、ダメ
ージを少なくする上で、上記のようなウエットエッチン
グが好ましい。
熱酸化膜４およびサイドウォール６をマスクとして、例
えばフッ硝酸溶液によって、ポリシリコン層３ａの表面
部分を等方性エッチングして凹状の溝を形成する。ポリ
シリコン層３ａを異方性エッチングしてもよいが、ダメ
ージを少なくする上で、上記のようなウエットエッチン
グが好ましい。
【００１７】＜第６工程＞図２の（ｆ）に示すように、
例えばフッ酸溶液によってエッチングして、熱酸化膜４
およびサイドウォール６を除去する。そして、図２の
（ｇ）に示すように、ポリシリコン層１３ａを熱酸化す
ることにより、シリコン酸化膜７ａを形成し、さらにそ
の上にＣＶＤ法により燐をドープしたポリシリコン層８
ａを形成する。ここで、シリコン酸化膜７ａは本発明方
法における絶縁膜、ポリシリコン層８ａは第２の導電層
に相当する。
例えばフッ酸溶液によってエッチングして、熱酸化膜４
およびサイドウォール６を除去する。そして、図２の
（ｇ）に示すように、ポリシリコン層１３ａを熱酸化す
ることにより、シリコン酸化膜７ａを形成し、さらにそ
の上にＣＶＤ法により燐をドープしたポリシリコン層８
ａを形成する。ここで、シリコン酸化膜７ａは本発明方
法における絶縁膜、ポリシリコン層８ａは第２の導電層
に相当する。
【００１８】＜第７工程＞図２の（ｈ）に示すように、
フォトエッチング法によりパターンニングにして、フロ
ーティングゲート３、絶縁膜７、およびコントロールゲ
ート８からなるフローティングゲート構造を形成する。
フォトエッチング法によりパターンニングにして、フロ
ーティングゲート３、絶縁膜７、およびコントロールゲ
ート８からなるフローティングゲート構造を形成する。
【００１９】＜第８工程＞上述のゲートおよび図示しな
いフィールド酸化膜をマスクとしてイオンインプランテ
ーションを行い、Ｎ+ 領域のソース領域９およびドレイ
ン領域１０を自己整合により形成する。以上のようにし
て、図１に示したメモリセルが形成される。
いフィールド酸化膜をマスクとしてイオンインプランテ
ーションを行い、Ｎ+ 領域のソース領域９およびドレイ
ン領域１０を自己整合により形成する。以上のようにし
て、図１に示したメモリセルが形成される。
【００２０】図３は、図１に示したメモリトランジスタ
でＥＥＰＲＯＭを構成した場合の等価回路図である。図
３において、２０は本実施例に係るメモリトランジス
タ、２１は選択トランジスタ、２２は書き込み用ビット
線、２３は読み出し用ビット線、２４はワード線であ
る。
でＥＥＰＲＯＭを構成した場合の等価回路図である。図
３において、２０は本実施例に係るメモリトランジス
タ、２１は選択トランジスタ、２２は書き込み用ビット
線、２３は読み出し用ビット線、２４はワード線であ
る。
【００２１】メモリトランジスタ２０へのデータの書き
込みは次のように行われる。まず、ビット線２３に正の
低電圧を印加して選択トランジスタ２１をＯＮ状態にす
るとともに、ワード線２４に正の高電圧を印加すること
により、特定のメモリトランジスタ２０を選択する。そ
して、ビット線２２に正の高電圧を印加することによ
り、選択されたメモリセルのメモリトランジスタ２０に
信号電荷を蓄積する。
込みは次のように行われる。まず、ビット線２３に正の
低電圧を印加して選択トランジスタ２１をＯＮ状態にす
るとともに、ワード線２４に正の高電圧を印加すること
により、特定のメモリトランジスタ２０を選択する。そ
して、ビット線２２に正の高電圧を印加することによ
り、選択されたメモリセルのメモリトランジスタ２０に
信号電荷を蓄積する。
【００２２】メモリトランジスタ２０からのデータの読
み出しは、ビット線２３に正の低電圧を印加して選択ト
ランジスタ２１をＯＮ状態するとともに、ビット線２２
に正の低電圧を印加する。そして、図示しないアドレス
デコーダで特定のワード線２４を選択して、読み出され
た信号電荷をセンスアンプに導く。
み出しは、ビット線２３に正の低電圧を印加して選択ト
ランジスタ２１をＯＮ状態するとともに、ビット線２２
に正の低電圧を印加する。そして、図示しないアドレス
デコーダで特定のワード線２４を選択して、読み出され
た信号電荷をセンスアンプに導く。
【００２３】信号電荷の消去は次のようにして行われ
る。ビット線２３に正の低電圧を印加するとともに、ワ
ード線２４に負の高電圧を印加して特定のメモリトラン
ジスタ２０を選択し、ビット線２２に負の高電圧を印加
することにより、メモリトランジスタ２０のデータを消
去する。
る。ビット線２３に正の低電圧を印加するとともに、ワ
ード線２４に負の高電圧を印加して特定のメモリトラン
ジスタ２０を選択し、ビット線２２に負の高電圧を印加
することにより、メモリトランジスタ２０のデータを消
去する。
【００２４】なお、図１に示した実施例では、フローテ
ィングゲート３を凹状態に、コントロールゲート８を凸
状態にして溝型キャパシタを形成したが、これとは逆
に、フローティングゲート３を凸状態に、コントロール
ゲート８を凹状態にそれぞれ形成し、その間に絶縁膜７
を介在させるようにしてよい。
ィングゲート３を凹状態に、コントロールゲート８を凸
状態にして溝型キャパシタを形成したが、これとは逆
に、フローティングゲート３を凸状態に、コントロール
ゲート８を凹状態にそれぞれ形成し、その間に絶縁膜７
を介在させるようにしてよい。
【００２５】また、実施例の製造方法の説明では、熱酸
化膜４に形成した窓部分の大きさをデザインルールで決
まる最小寸法に設定した関係で、前記窓部分にサイドウ
ォールを形成し、ポリシリコン層３ａの表面部分に溝を
形成したが、本発明に係る不揮発性半導体記憶装置を製
造する方法はこれに限定されない。前記窓部分が最小寸
法よりも大きい場合はサイドウォールを用いる必要はな
い。
化膜４に形成した窓部分の大きさをデザインルールで決
まる最小寸法に設定した関係で、前記窓部分にサイドウ
ォールを形成し、ポリシリコン層３ａの表面部分に溝を
形成したが、本発明に係る不揮発性半導体記憶装置を製
造する方法はこれに限定されない。前記窓部分が最小寸
法よりも大きい場合はサイドウォールを用いる必要はな
い。
【００２６】
【発明の効果】以上の説明から明らかなように、本発明
に係る不揮発性半導体記憶装置によれば、フローティン
グゲートとコントロールゲート間の絶縁膜の面積を大き
くすることにより、チャネル領域とフローティングゲー
ト間の静電容量に対して、フローティングゲートとコン
トロールゲート間の静電容量を大きくすることができる
ので、コントロールゲートに高電圧が印加された際に、
ゲート酸化膜に作用する分圧値を大きくすることができ
る。これにより、フローティングゲートへの信号電荷の
注入効率および消去効率が向上するので、データの書き
換え／消去を短時間で行うことができる。
に係る不揮発性半導体記憶装置によれば、フローティン
グゲートとコントロールゲート間の絶縁膜の面積を大き
くすることにより、チャネル領域とフローティングゲー
ト間の静電容量に対して、フローティングゲートとコン
トロールゲート間の静電容量を大きくすることができる
ので、コントロールゲートに高電圧が印加された際に、
ゲート酸化膜に作用する分圧値を大きくすることができ
る。これにより、フローティングゲートへの信号電荷の
注入効率および消去効率が向上するので、データの書き
換え／消去を短時間で行うことができる。
【００２７】また、従来装置と同じ効率でデータの書き
換え／消去を行うならば、より低電圧でデータの書き換
え／消去を行うことができる。また、フローティングゲ
ートとコントロールゲート間の絶縁膜の面積が増えた分
だけ、前記絶縁膜の膜厚を厚くすることもできるから、
フローティングゲートとコントロールゲート間の耐圧が
向上する。
換え／消去を行うならば、より低電圧でデータの書き換
え／消去を行うことができる。また、フローティングゲ
ートとコントロールゲート間の絶縁膜の面積が増えた分
だけ、前記絶縁膜の膜厚を厚くすることもできるから、
フローティングゲートとコントロールゲート間の耐圧が
向上する。
【００２８】一方、本発明に係る不揮発性半導体記憶装
置の製造方法によれば、第１のマスク層の窓部分に形成
されたサイドウォールをマスクとして、フローティング
ゲート上に自己整合で溝を形成しているので、フローテ
ィングゲート構造内にデザインルールによって決まる最
小寸法よりも小さな溝型キャパシタを容易に実現するこ
とができる。
置の製造方法によれば、第１のマスク層の窓部分に形成
されたサイドウォールをマスクとして、フローティング
ゲート上に自己整合で溝を形成しているので、フローテ
ィングゲート構造内にデザインルールによって決まる最
小寸法よりも小さな溝型キャパシタを容易に実現するこ
とができる。
【図１】本発明に係る不揮発性半導体記憶装置の一実施
例の素子構造を示した断面図である。
例の素子構造を示した断面図である。
【図２】図１に示した素子の製造方法の説明図である。
【図３】図１に示した素子でＥＥＰＲＯＭを構成した場
合の等価回路図である。
合の等価回路図である。
【図４】従来例に係る不揮発性半導体記憶装置の素子構
造を示した断面図である。
造を示した断面図である。
１…シリコン基板 ２…ゲート酸化膜 ３…フローティングゲート ３ａ…ポリシリコン層（第１の導電層） ４…熱酸化膜（第１のマスク層） ５…シリコン酸化膜（第２のマスク層） ６…サイドウォール ７…絶縁膜 ７ａ…シリコン酸化膜 ８…コントロールゲート ８ａ…ポリシリコン層（第２の導電層） ９…ソース領域 １０…ドレイン領域 １１…チャネル領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｃ 16/04
Claims (2)
- 【請求項１】 フローティングゲート構造を持つ不揮発
性半導体記憶装置において、 フローティングゲートおよびコントロールゲートの何れ
か一方のゲートが凸状であるとともに、他方のゲートが
凹状であり、前記両ゲート間に絶縁膜が介在しているこ
とを特徴とする不揮発性半導体記憶装置。 - 【請求項２】 フローティングゲート構造を持つ不揮発
性半導体記憶装置の製造方法であって、 半導体基板上にゲート酸化膜、第１の導電層、および第
１のマスク層をその順に積層形成する第１工程と、 前記第１のマスク層のチャネル形成領域に窓開けを行う
第２工程と、 窓開けされた第１のマスク層の上に第２のマスク層を形
成する第３工程と、 第２のマスク層を異方性エッチングすることにより、第
１のマスク層の窓開け部分に第２のマスク層のサイドウ
ォールを形成する第４工程と、 前記第１のマスク層および前記サイドウォールをマスク
として、前記第１の導電層の表面部に溝を形成する第５
工程と、 前記第５工程の後に、前記第１のマスク層および前記サ
イドウォールを除去して、絶縁膜および第２の導電層を
形成する第６工程と、 前記第１の導電層、絶縁膜、および第２の導電層をパタ
ーンニングしてフローティングゲート構造を形成する第
７工程と、 前記フローティングゲート構造を形成した後に、ソース
およびドレイン領域を自己整合で形成する第８工程と、 を備えたことを特徴とする不揮発性半導体記憶装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3280796A JP3028984B2 (ja) | 1991-09-30 | 1991-09-30 | 不揮発性半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3280796A JP3028984B2 (ja) | 1991-09-30 | 1991-09-30 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590610A true JPH0590610A (ja) | 1993-04-09 |
| JP3028984B2 JP3028984B2 (ja) | 2000-04-04 |
Family
ID=17630091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3280796A Expired - Fee Related JP3028984B2 (ja) | 1991-09-30 | 1991-09-30 | 不揮発性半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3028984B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09186257A (ja) * | 1995-12-26 | 1997-07-15 | Lg Semicon Co Ltd | 不揮発性メモリセル及びその製造方法 |
| JP2002118185A (ja) * | 2000-10-03 | 2002-04-19 | Micronics Internatl Co Ltd | フローテイングゲート・メモリセル用のｖ形状フローテイングゲート |
| US6614071B1 (en) | 1998-03-16 | 2003-09-02 | Nec Electronics Corporation | Non-volatile semiconductor memory device |
| CN100399545C (zh) * | 2005-04-18 | 2008-07-02 | 力晶半导体股份有限公司 | 非挥发性存储器的制造方法 |
| JP2008300703A (ja) * | 2007-06-01 | 2008-12-11 | Sharp Corp | 半導体装置の製造方法 |
| US7682894B2 (en) * | 2005-09-05 | 2010-03-23 | Dongku HiTek Co. | Flash memory and a method of manufacturing the same |
| CN106783865A (zh) * | 2016-11-28 | 2017-05-31 | 武汉新芯集成电路制造有限公司 | 一种存储单元的制作方法 |
-
1991
- 1991-09-30 JP JP3280796A patent/JP3028984B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09186257A (ja) * | 1995-12-26 | 1997-07-15 | Lg Semicon Co Ltd | 不揮発性メモリセル及びその製造方法 |
| US6614071B1 (en) | 1998-03-16 | 2003-09-02 | Nec Electronics Corporation | Non-volatile semiconductor memory device |
| JP2002118185A (ja) * | 2000-10-03 | 2002-04-19 | Micronics Internatl Co Ltd | フローテイングゲート・メモリセル用のｖ形状フローテイングゲート |
| CN100399545C (zh) * | 2005-04-18 | 2008-07-02 | 力晶半导体股份有限公司 | 非挥发性存储器的制造方法 |
| US7682894B2 (en) * | 2005-09-05 | 2010-03-23 | Dongku HiTek Co. | Flash memory and a method of manufacturing the same |
| JP2008300703A (ja) * | 2007-06-01 | 2008-12-11 | Sharp Corp | 半導体装置の製造方法 |
| CN106783865A (zh) * | 2016-11-28 | 2017-05-31 | 武汉新芯集成电路制造有限公司 | 一种存储单元的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3028984B2 (ja) | 2000-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5879992A (en) | Method of fabricating step poly to improve program speed in split gate flash | |
| US6635531B2 (en) | Method of manufacturing non-volatile semiconductor memory device | |
| US5532181A (en) | Method of manufacturing semiconductor non-volatile memory device having different gate insulating thicknesses | |
| JP2001156188A (ja) | 半導体記憶装置およびその製造方法 | |
| KR100311486B1 (ko) | 반도체메모리장치및그의제조방법 | |
| US6459121B1 (en) | Method for producing non-violatile semiconductor memory device and the device | |
| US6284637B1 (en) | Method to fabricate a floating gate with a sloping sidewall for a flash memory | |
| JP2005223340A (ja) | 自己整列スプリットゲート型の不揮発性半導体メモリ素子、及びその製造方法 | |
| US6046086A (en) | Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash | |
| KR100442883B1 (ko) | 측벽 게이트와 ｓｏｎｏｓ 셀 구조를 갖는 불휘발성메모리 소자의 제조 방법 | |
| US6087695A (en) | Source side injection flash EEPROM memory cell with dielectric pillar and operation | |
| US20020070407A1 (en) | Non-volatile semiconductor device | |
| JP3028984B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP4660102B2 (ja) | 不揮発性メモリ装置の製造方法 | |
| JP3173907B2 (ja) | 不揮発性記憶素子およびその製造方法 | |
| JP2001284555A (ja) | 不揮発性半導体記憶装置、その読み出し及び書き込み方法、その製造方法 | |
| JP2001189390A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JP3251699B2 (ja) | 不揮発性記憶装置 | |
| KR100467816B1 (ko) | 저전압 구동 플래쉬 메모리 및 그 제조 방법 | |
| US6887756B2 (en) | Method of forming flash memory with protruded floating gate | |
| JPH1167937A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JPH0878544A (ja) | 不揮発性半導体記憶装置 | |
| KR960013946B1 (ko) | 불휘발성 반도체 메모리 제조방법 | |
| JP2989205B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JP3090739B2 (ja) | 不揮発性半導体記憶素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |