JPH0590709A - 半導体レーザ装置及びその製造方法 - Google Patents
半導体レーザ装置及びその製造方法Info
- Publication number
- JPH0590709A JPH0590709A JP28213291A JP28213291A JPH0590709A JP H0590709 A JPH0590709 A JP H0590709A JP 28213291 A JP28213291 A JP 28213291A JP 28213291 A JP28213291 A JP 28213291A JP H0590709 A JPH0590709 A JP H0590709A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ridge
- type semiconductor
- conductivity type
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 エアブリッジを有する半導体レーザ装置にお
いて、活性層６に与えるストレスを抑制することによ
り、歩留り良く製造できる構造及び製造方法を提供す
る。 【構成】 ストライプ状の活性層６の両脇の上部クラッ
ド層５に活性層６のストライプに沿った多数の穴９を形
成し、この穴９からエッチング液を導入し、活性層の両
脇にのみ活性層に沿ったストライプ状の空孔１１を形成
し、ストライプの両サイドの素子端部では半導体層３，
４が上層の半導体層５，１０を支持している構成とし
た。
いて、活性層６に与えるストレスを抑制することによ
り、歩留り良く製造できる構造及び製造方法を提供す
る。 【構成】 ストライプ状の活性層６の両脇の上部クラッ
ド層５に活性層６のストライプに沿った多数の穴９を形
成し、この穴９からエッチング液を導入し、活性層の両
脇にのみ活性層に沿ったストライプ状の空孔１１を形成
し、ストライプの両サイドの素子端部では半導体層３，
４が上層の半導体層５，１０を支持している構成とし
た。
Description
【０００１】
【産業上の利用分野】この発明は半導体レーザ装置及び
その製造方法に関し、特にエアギャップを有する半導体
レーザ装置において加工，組立て時の活性層へのストレ
スを低減できる半導体レーザ装置及びその製造方法に関
するものである。
その製造方法に関し、特にエアギャップを有する半導体
レーザ装置において加工，組立て時の活性層へのストレ
スを低減できる半導体レーザ装置及びその製造方法に関
するものである。
【０００２】
【従来の技術】図３に、例えばエレクトロニクス レタ
ーズ（Electronics Letters Vol. 24(1988), p452）に
示された従来のエアギャップを有する半導体レーザ装置
を示す断面図であり、図において、１２はｎ型（以下ｎ
−と記す）クラッド層としても機能するｎ−ＩｎＰ基
板、１３はｐ型（以下ｐ−と記す）ＩｎＰクラッド層、
１４はｐ−ＩｎＧａＡｓＰコンタクト層、６はＩｎＧａ
ＡｓＰ活性層、７はｐ電極、８はｎ電極、１１′は空孔
である。ここで、空孔１１′に挟まれた活性層６の近傍
部分の幅は約５．５μｍ、ｐ電極が形成されたｐ−Ｉｎ
ＧａＡｓＰコンタクト層の幅は８０μｍ以上である。
ーズ（Electronics Letters Vol. 24(1988), p452）に
示された従来のエアギャップを有する半導体レーザ装置
を示す断面図であり、図において、１２はｎ型（以下ｎ
−と記す）クラッド層としても機能するｎ−ＩｎＰ基
板、１３はｐ型（以下ｐ−と記す）ＩｎＰクラッド層、
１４はｐ−ＩｎＧａＡｓＰコンタクト層、６はＩｎＧａ
ＡｓＰ活性層、７はｐ電極、８はｎ電極、１１′は空孔
である。ここで、空孔１１′に挟まれた活性層６の近傍
部分の幅は約５．５μｍ、ｐ電極が形成されたｐ−Ｉｎ
ＧａＡｓＰコンタクト層の幅は８０μｍ以上である。
【０００３】次に動作について説明する。ｐ電極側にプ
ラス，ｎ電極側にマイナスのバイアスをかけると、活性
層６の両脇が空孔１１′となっているため、この部分が
エアギャップとなり、電流は活性層６に集中して流れ、
ある電流値を越えるとレーザ発振をする。
ラス，ｎ電極側にマイナスのバイアスをかけると、活性
層６の両脇が空孔１１′となっているため、この部分が
エアギャップとなり、電流は活性層６に集中して流れ、
ある電流値を越えるとレーザ発振をする。
【０００４】この種のレーザは、活性層６の両脇が空孔
１１′になっており、効率よく活性層６に電流を流すこ
とが可能であり、低い電流レベルで動作が可能である。
１１′になっており、効率よく活性層６に電流を流すこ
とが可能であり、低い電流レベルで動作が可能である。
【０００５】また、空孔１１′が存在するため、半導体
の接合面積は活性層６近傍に限られるため、接合容量も
小さく、高速応答性に優れるという特徴を有している。
の接合面積は活性層６近傍に限られるため、接合容量も
小さく、高速応答性に優れるという特徴を有している。
【０００６】
【発明が解決しようとする課題】従来の半導体レーザ装
置は以上のように構成されており、ｐ側電極のオーミッ
ク抵抗の低減、及び組み立て工程のワイヤボンディング
の必要性から、図３に示すように、ｐ側のクラッド層１
３及びコンタクト層１４の幅を８０μｍ以上と活性層近
傍の幅５．５μｍに比較して非常に広くする必要があ
り、このため、劈開工程及び組み立て工程時に、活性層
に大きなストレスが加わり、歩留りの低下をもたらすと
いう問題点があった。
置は以上のように構成されており、ｐ側電極のオーミッ
ク抵抗の低減、及び組み立て工程のワイヤボンディング
の必要性から、図３に示すように、ｐ側のクラッド層１
３及びコンタクト層１４の幅を８０μｍ以上と活性層近
傍の幅５．５μｍに比較して非常に広くする必要があ
り、このため、劈開工程及び組み立て工程時に、活性層
に大きなストレスが加わり、歩留りの低下をもたらすと
いう問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、劈開工程及び組み立て工程時に
活性層に与えるストレスを極力抑制できる半導体レーザ
装置を得ることを目的としており、さらに、この装置に
適した製造方法を提供することを目的とする。
ためになされたもので、劈開工程及び組み立て工程時に
活性層に与えるストレスを極力抑制できる半導体レーザ
装置を得ることを目的としており、さらに、この装置に
適した製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る半導体レ
ーザ装置は、活性層の両脇にのみ空孔を設け、リッジ状
の活性領域の両サイドの素子端部では半導体層が上層の
半導体層を支持している構造としたものである。
ーザ装置は、活性層の両脇にのみ空孔を設け、リッジ状
の活性領域の両サイドの素子端部では半導体層が上層の
半導体層を支持している構造としたものである。
【０００９】また、この発明に係る半導体レーザ装置の
製造方法は、活性層の両脇上部のクラッド層に活性層の
ストライプに沿った多数の穴を形成し、この穴からエッ
チング液もしくはエッチングガスを導入し、活性層の両
脇にのみ活性層に沿ったストライプ状の空孔を形成する
ようにしたものである。
製造方法は、活性層の両脇上部のクラッド層に活性層の
ストライプに沿った多数の穴を形成し、この穴からエッ
チング液もしくはエッチングガスを導入し、活性層の両
脇にのみ活性層に沿ったストライプ状の空孔を形成する
ようにしたものである。
【００１０】
【作用】この発明における半導体レーザ装置は、活性層
の両脇にのみ活性層に沿ったストライプ状の空孔を設
け、リッジ状の活性領域の両サイドの素子端部では半導
体層が上層の半導体層を支持している構成としたから、
劈開や組み立て工程時に活性層に与えるストレスを低減
できる。
の両脇にのみ活性層に沿ったストライプ状の空孔を設
け、リッジ状の活性領域の両サイドの素子端部では半導
体層が上層の半導体層を支持している構成としたから、
劈開や組み立て工程時に活性層に与えるストレスを低減
できる。
【００１１】また、この発明における半導体レーザ装置
の製造方法においては、活性層の両脇上部のクラッド層
に活性層のストライプに沿った多数の穴を形成し、この
穴からエッチング液もしくはエッチングガスを導入し、
活性層の両脇にのみ活性層に沿ったストライプ状の空孔
を形成するようにしたから、劈開や組み立て工程時に活
性層に与えるストレスを低減でき、歩留り良くエアギャ
ップを有する半導体レーザ装置を作製できる。
の製造方法においては、活性層の両脇上部のクラッド層
に活性層のストライプに沿った多数の穴を形成し、この
穴からエッチング液もしくはエッチングガスを導入し、
活性層の両脇にのみ活性層に沿ったストライプ状の空孔
を形成するようにしたから、劈開や組み立て工程時に活
性層に与えるストレスを低減でき、歩留り良くエアギャ
ップを有する半導体レーザ装置を作製できる。
【００１２】
【実施例】以下、この発明の一実施例を図について説明
する。図１は本発明の一実施例による半導体レーザ装置
の構造を示す図であり、図１(a) は断面図、図１(b) は
上面図である。図において、１はｐ−ＩｎＰ基板、１′
はｐ−クラッド層としても機能するｐ−ＩｎＰバッファ
層、２はｐ−ＩｎＰ埋め込み層、３はｎ−ＩｎＧａＡｓ
Ｐブロック層、４はｐ−ＩｎＧａＡｓＰブロック層、
５，５′はｎ−ＩｎＰクラッド層、６はＩｎＧａＡｓＰ
活性層、７はｐ電極、８はｎ電極、９はストライプ状の
空孔を形成するための穴、１０はｎ−ＩｎＧａＡｓＰコ
ンタクト層、１１はストライプ状の活性層に沿ったスト
ライプ状の空孔である。
する。図１は本発明の一実施例による半導体レーザ装置
の構造を示す図であり、図１(a) は断面図、図１(b) は
上面図である。図において、１はｐ−ＩｎＰ基板、１′
はｐ−クラッド層としても機能するｐ−ＩｎＰバッファ
層、２はｐ−ＩｎＰ埋め込み層、３はｎ−ＩｎＧａＡｓ
Ｐブロック層、４はｐ−ＩｎＧａＡｓＰブロック層、
５，５′はｎ−ＩｎＰクラッド層、６はＩｎＧａＡｓＰ
活性層、７はｐ電極、８はｎ電極、９はストライプ状の
空孔を形成するための穴、１０はｎ−ＩｎＧａＡｓＰコ
ンタクト層、１１はストライプ状の活性層に沿ったスト
ライプ状の空孔である。
【００１３】また図２は図１の半導体レーザ装置の製造
方法を示す断面工程図である。図において、１５はメサ
形成及び選択埋め込み成長時のマスクとなるＳｉＯ2 膜
である。
方法を示す断面工程図である。図において、１５はメサ
形成及び選択埋め込み成長時のマスクとなるＳｉＯ2 膜
である。
【００１４】次に、図２に従ってこの発明の一実施例の
製造方法について説明する。まず、ＭＯＣＶＤ法により
ｐ−ＩｎＰ基板１上にｐ−ＩｎＰバッファ層１′，Ｉｎ
ＧａＡｓＰ活性層６，ｎ−ＩｎＰクラッド層５′を成長
する（図２(a))。
製造方法について説明する。まず、ＭＯＣＶＤ法により
ｐ−ＩｎＰ基板１上にｐ−ＩｎＰバッファ層１′，Ｉｎ
ＧａＡｓＰ活性層６，ｎ−ＩｎＰクラッド層５′を成長
する（図２(a))。
【００１５】次に、プラズマＣＶＤ法及び通常の写真製
版により、幅約２μｍ程度のストライプ状のＳｉＯ2 膜
１５を形成し、このＳｉＯ2 膜１５をマスクとして、例
えばＢｒメタノール液によりｐ−ＩｎＰ基板１もしくは
ｐ−ＩｎＰバッファ層１′まで選択的にエッチングする
（図２(b))。
版により、幅約２μｍ程度のストライプ状のＳｉＯ2 膜
１５を形成し、このＳｉＯ2 膜１５をマスクとして、例
えばＢｒメタノール液によりｐ−ＩｎＰ基板１もしくは
ｐ−ＩｎＰバッファ層１′まで選択的にエッチングする
（図２(b))。
【００１６】そして、再びＭＯＣＶＤ法により、上記Ｓ
ｉＯ2 １５をマスクとしてエッチングした領域を埋め込
むようにｐ−ＩｎＰ埋め込み層２，ｎ−ＩｎＧａＡｓＰ
ブロック層３，ｐ−ＩｎＧａＡｓＰブロック層４を成長
後、ＳｉＯ2 １５をフッ酸系のエッチャントで除去後、
再びＭＯＣＶＤ法を用いて基板全面にｎ−ＩｎＰクラッ
ド層５，ｎ−ＩｎＧａＡｓＰコンタクト層１０を成長す
る。
ｉＯ2 １５をマスクとしてエッチングした領域を埋め込
むようにｐ−ＩｎＰ埋め込み層２，ｎ−ＩｎＧａＡｓＰ
ブロック層３，ｐ−ＩｎＧａＡｓＰブロック層４を成長
後、ＳｉＯ2 １５をフッ酸系のエッチャントで除去後、
再びＭＯＣＶＤ法を用いて基板全面にｎ−ＩｎＰクラッ
ド層５，ｎ−ＩｎＧａＡｓＰコンタクト層１０を成長す
る。
【００１７】次に、基板表面の全面に、例えばＡｕＧｅ
／Ａｕのようなｎ型電極８を形成し、写真製版により活
性層６のストライプに沿って図１(b) で示すようにスト
ライプ状の活性層の両脇にドット状にｎ電極８，コンタ
クト層１０，ｎクラッド層５を順次エッチングして、ｐ
−ＩｎＧａＡｓＰブロック層４に達するように穴９を形
成する。
／Ａｕのようなｎ型電極８を形成し、写真製版により活
性層６のストライプに沿って図１(b) で示すようにスト
ライプ状の活性層の両脇にドット状にｎ電極８，コンタ
クト層１０，ｎクラッド層５を順次エッチングして、ｐ
−ＩｎＧａＡｓＰブロック層４に達するように穴９を形
成する。
【００１８】その後、例えばＨＮＯ3 液のように、Ｉｎ
ＰよりもＩｎＧａＡｓＰの方が数百倍エッチング速度が
速いエッチャントで、ｐ−ＩｎＧａＡｓＰブロック層
４，ｎ−ＩｎＧａＡｓＰブロック層３を選択的にエッチ
ングし、図２(d) に示すように、活性層６のストライプ
に沿ってその両脇に貫通した空孔１１を形成する。ここ
で、活性領域となるストライプ状リッジ部の側壁は、ｐ
−ＩｎＰ埋め込み層２で覆われており、エッチングはこ
の埋め込み層２で停まるため、上記エッチング工程で活
性層が露出したり、エッチング液によってダメージを受
けたりすることはない。
ＰよりもＩｎＧａＡｓＰの方が数百倍エッチング速度が
速いエッチャントで、ｐ−ＩｎＧａＡｓＰブロック層
４，ｎ−ＩｎＧａＡｓＰブロック層３を選択的にエッチ
ングし、図２(d) に示すように、活性層６のストライプ
に沿ってその両脇に貫通した空孔１１を形成する。ここ
で、活性領域となるストライプ状リッジ部の側壁は、ｐ
−ＩｎＰ埋め込み層２で覆われており、エッチングはこ
の埋め込み層２で停まるため、上記エッチング工程で活
性層が露出したり、エッチング液によってダメージを受
けたりすることはない。
【００１９】次に、裏面に電極を形成すると、図１に示
す本発明の半導体レーザ装置が完成する。
す本発明の半導体レーザ装置が完成する。
【００２０】次に動作について説明する。ｐ電極７，ｎ
電極８にそれぞれプラス，マイナスのバイアスをかける
と、活性層の両脇が空孔１１となっており、また、空孔
１１より外側の領域はｐｎｐｎ接合となっており、電流
をブロックする効果を持っており、電流は活性層６に集
中して流れ、ある電流値を越えるとレーザ発振を起こ
す。
電極８にそれぞれプラス，マイナスのバイアスをかける
と、活性層の両脇が空孔１１となっており、また、空孔
１１より外側の領域はｐｎｐｎ接合となっており、電流
をブロックする効果を持っており、電流は活性層６に集
中して流れ、ある電流値を越えるとレーザ発振を起こ
す。
【００２１】このような本実施例では、活性層の両脇に
のみ活性層に沿ったストライプ状の空孔１１を設け、リ
ッジ状の活性領域の両サイドの素子端部ではブロック層
３，４が上層のクラッド層５，コンタクト層１０を支持
している構成としたから、劈開や組み立て工程時に活性
層に与えるストレスを低減でき製造歩留りを大幅に工場
することができる。
のみ活性層に沿ったストライプ状の空孔１１を設け、リ
ッジ状の活性領域の両サイドの素子端部ではブロック層
３，４が上層のクラッド層５，コンタクト層１０を支持
している構成としたから、劈開や組み立て工程時に活性
層に与えるストレスを低減でき製造歩留りを大幅に工場
することができる。
【００２２】なお、上記実施例では、ｐ型基板を用いた
場合について述べたが、各層について反対の導電型で構
成することによりｎ型基板を用いることも可能である。
場合について述べたが、各層について反対の導電型で構
成することによりｎ型基板を用いることも可能である。
【００２３】
【発明の効果】以上のように、この発明によれば、活性
層の両脇にのみ活性層に沿ったストライプ状の空孔を設
け、リッジ状の活性領域の両サイドの素子端部では半導
体層が上層の半導体層を支持している構成としたから、
劈開や組み立て工程時に活性層に与えるストレスを低減
できる効果がある。
層の両脇にのみ活性層に沿ったストライプ状の空孔を設
け、リッジ状の活性領域の両サイドの素子端部では半導
体層が上層の半導体層を支持している構成としたから、
劈開や組み立て工程時に活性層に与えるストレスを低減
できる効果がある。
【００２４】また、この発明によれば、活性層の両脇上
部のクラッド層に活性層のストライプに沿った多数の穴
を形成し、この穴からエッチング液もしくはエッチング
ガスを導入し、活性層の両脇にのみ活性層に沿ったスト
ライプ状の空孔を形成するようにしたから、劈開や組み
立て工程時に活性層に与えるストレスを低減でき、歩留
り良くエアギャップを有する半導体レーザ装置を作製で
きる効果がある。
部のクラッド層に活性層のストライプに沿った多数の穴
を形成し、この穴からエッチング液もしくはエッチング
ガスを導入し、活性層の両脇にのみ活性層に沿ったスト
ライプ状の空孔を形成するようにしたから、劈開や組み
立て工程時に活性層に与えるストレスを低減でき、歩留
り良くエアギャップを有する半導体レーザ装置を作製で
きる効果がある。
【図１】この発明の一実施例による半導体レーザ装置を
示す断面側面図及び上面図である。
示す断面側面図及び上面図である。
【図２】この発明の一実施例による半導体レーザ装置の
製造方法を示す断面工程図である。
製造方法を示す断面工程図である。
【図３】従来のエアギャップを有する半導体レーザ装置
の断面図である。
の断面図である。
１ ｐ−ＩｎＰ基板 １′ ｐ−ＩｎＰバッファ層 ２ ｐ−ＩｎＰ埋め込み層 ３ ｎ−ＩｎＧａＡｓＰブロック層 ４ ｐ−ＩｎＧａＡｓＰブロック層 ５ ｎ−ＩｎＰクラッド層 ５′ ｎ−ＩｎＰクラッド層 ６ ＩｎＧａＡｓＰ活性層 ７ ｐ電極 ８ ｎ電極 ９ 穴 １０ ｎ−ＩｎＧａＡｓＰコンタクト層 １１ 空孔 １５ ＳｉＯ2 膜
Claims (2)
- 【請求項１】 第１導電型半導体からなる基板上に形成
され、かつストライプ状リッジ形状に成形された、第１
導電型半導体からなる第１クラッド層，該第１クラッド
層よりも禁制帯幅の小さい半導体からなる活性層，及び
該活性層よりも禁制帯幅の大きい第２導電型半導体から
なる第２クラッド層と、 上記リッジ側壁上及びリッジ両サイド上に形成された第
１導電型半導体からなる埋め込み層と、 上記埋め込み層上に順次上記リッジを埋め込むように形
成された、該埋め込み層と組成の異なる第２導電型半導
体からなる第１ブロック層，及び該埋め込み層と組成の
異なる第１導電型半導体からなる第２ブロック層と、 上記リッジ上及び上記第２ブロック層上に形成された上
記第１，第２ブロック層と組成の異なる第２導電型半導
体からなる第３クラッド層と、 上記第１及び第２ブロック層の上記ストライプ状リッジ
の両サイド近傍部分が除去されて形成されたストライプ
状の空孔とを備えたことを特徴とする半導体レーザ装置
の製造方法。 - 【請求項２】 第１導電型半導体からなる基板上に少な
くとも第１導電型半導体からなる第１クラッド層，該第
１クラッド層よりも禁制帯幅の小さい半導体からなる活
性層，及び該活性層よりも禁制帯幅の大きい第２導電型
半導体からなる第２クラッド層を結晶成長する工程と、 上記第１クラッド層，活性層，及び第２クラッド層から
なるストライプ状リッジを形成する工程と、 上記リッジ側壁上及びリッジ両サイド上に第１導電型半
導体からなる埋め込み層を形成する工程と、 上記埋め込み層上に該埋め込み層と組成の異なる第２導
電型半導体からなる第１ブロック層，及び該埋め込み層
と組成の異なる第１導電型半導体からなる第２ブロック
層を順次形成して上記リッジを埋め込む工程と、 上記リッジ上及び上記第２ブロック層上に上記第１，第
２ブロック層と組成の異なる第２導電型半導体からなる
第３クラッド層を形成する工程と、 上記ストライプ状リッジの両サイド上部の上記第３クラ
ッド層に、上記第２ブロック層に達する、ストライプに
沿った多数の穴を形成し、この穴からエッチングガスも
しくはエッチング液を導入し、上記第２，第１ブロック
層の一部を選択的に除去して上記リッジの両サイドにス
トライプ状の空孔を形成する工程とを含むことを特徴と
する半導体レーザ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28213291A JPH0590709A (ja) | 1991-09-30 | 1991-09-30 | 半導体レーザ装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28213291A JPH0590709A (ja) | 1991-09-30 | 1991-09-30 | 半導体レーザ装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590709A true JPH0590709A (ja) | 1993-04-09 |
Family
ID=17648534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28213291A Pending JPH0590709A (ja) | 1991-09-30 | 1991-09-30 | 半導体レーザ装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590709A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368337A (ja) * | 2001-06-11 | 2002-12-20 | Oki Electric Ind Co Ltd | 半導体光機能素子およびその製造方法 |
-
1991
- 1991-09-30 JP JP28213291A patent/JPH0590709A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368337A (ja) * | 2001-06-11 | 2002-12-20 | Oki Electric Ind Co Ltd | 半導体光機能素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4958202A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| EP0310019B1 (en) | Light-emitting diode and method for fabricating the same | |
| US5441912A (en) | Method of manufacturing a laser diode | |
| JPH0590709A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP3654429B2 (ja) | 光半導体装置の製造方法 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JP2002057401A (ja) | 半導体レーザおよび半導体装置 | |
| JPH08250801A (ja) | 半導体レーザ装置とその製造方法 | |
| JPH0927656A (ja) | リッジウェイブガイド半導体レーザの製造方法 | |
| JP2002026453A (ja) | リッジ導波路型半導体レーザ及びその製造方法 | |
| JPH0716081B2 (ja) | 半導体発光装置 | |
| JPH07112099B2 (ja) | オプトエレクトロニクス半導体装置及びその製造方法 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JPH09214026A (ja) | 光半導体装置とその製造方法 | |
| JPS6318874B2 (ja) | ||
| JP2940185B2 (ja) | 埋め込み型半導体レーザ | |
| JP2605478B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH11251678A (ja) | 半導体レーザ及びその製造方法 | |
| JPH0770779B2 (ja) | 半導体レーザの製造方法 | |
| JP2001085794A (ja) | 半導体発光素子 | |
| JPH07131110A (ja) | 半導体レーザ装置の製造方法 | |
| JP2814124B2 (ja) | 埋込み形半導体発光素子 | |
| JPH06216470A (ja) | 半導体発光素子の製造方法 | |
| JPH08330667A (ja) | 半導体レーザ |