JPH0590895A - 時定数自動調整回路 - Google Patents
時定数自動調整回路Info
- Publication number
- JPH0590895A JPH0590895A JP25248591A JP25248591A JPH0590895A JP H0590895 A JPH0590895 A JP H0590895A JP 25248591 A JP25248591 A JP 25248591A JP 25248591 A JP25248591 A JP 25248591A JP H0590895 A JPH0590895 A JP H0590895A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- time constant
- amplifier
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 時定数の調整のずれや温度ドリフトしにくく
した。 【構成】 電流経路スイッチ１１を、Ｇｍアンプ２１の
出力電流Ｉ01、Ｉ02に対して配置し、Ｇｍアンプ２１を
ＤＣで動作する。これによりＧｍアンプ２１の電流オン
・オフ時の遅延時間をなくすとともに、誤差電流の発生
をなくすことができる。電流経路スイッチ１１に基づき
駆動されるシングルエンド回路１０１は、コンデンサＣ
７に誤差電流なしで充電する。
した。 【構成】 電流経路スイッチ１１を、Ｇｍアンプ２１の
出力電流Ｉ01、Ｉ02に対して配置し、Ｇｍアンプ２１を
ＤＣで動作する。これによりＧｍアンプ２１の電流オン
・オフ時の遅延時間をなくすとともに、誤差電流の発生
をなくすことができる。電流経路スイッチ１１に基づき
駆動されるシングルエンド回路１０１は、コンデンサＣ
７に誤差電流なしで充電する。
Description
【０００１】
【産業上の利用分野】この発明は、フィルタ回路のバイ
アス電流等を制御する時定数自動調整回路に関する。
アス電流等を制御する時定数自動調整回路に関する。
【０００２】
【従来の技術】図４は従来の時定数調整回路を示すもの
である。基準電圧発生回路１では，発生した電圧からリ
ファレンス電圧Ｖref と、ある差電圧△Ｖｉを出力す
る。図示しない基準信号発生回路からのクロック信号Ｃ
Ｋ１を入力し、電流源６の電流経路をスイッチする電流
経路スイッチ５のー方の出力端子を電圧電流変換（Ｇ
ｍ）アンプ２に接続する。Ｇｍアンプ２では差電圧△Ｖ
ｉを入力し、電圧電流変換を行う。変換した電流出力Ｉ
01、Ｉ02をシングルエンド回路１０に入力し、電流をシ
ングルエンドして、積分コンデンサ７に流す。電流経路
スイッチ５の他方の出力端子をコンデンサ７に接続す
る。ピークホールド回路３ではコンデンサ７の電圧波形
のピークを検出し、ホールドコンデンサ８を用いて次の
ピークまでピーク電圧Ｖｐを保持する。ピーク電圧Ｖｐ
とリファレンス電圧Ｖref を比較回路４に入力する。比
較結果を平滑コンデンサ９により安定化し、その比較出
力で電流源６を制御する。
である。基準電圧発生回路１では，発生した電圧からリ
ファレンス電圧Ｖref と、ある差電圧△Ｖｉを出力す
る。図示しない基準信号発生回路からのクロック信号Ｃ
Ｋ１を入力し、電流源６の電流経路をスイッチする電流
経路スイッチ５のー方の出力端子を電圧電流変換（Ｇ
ｍ）アンプ２に接続する。Ｇｍアンプ２では差電圧△Ｖ
ｉを入力し、電圧電流変換を行う。変換した電流出力Ｉ
01、Ｉ02をシングルエンド回路１０に入力し、電流をシ
ングルエンドして、積分コンデンサ７に流す。電流経路
スイッチ５の他方の出力端子をコンデンサ７に接続す
る。ピークホールド回路３ではコンデンサ７の電圧波形
のピークを検出し、ホールドコンデンサ８を用いて次の
ピークまでピーク電圧Ｖｐを保持する。ピーク電圧Ｖｐ
とリファレンス電圧Ｖref を比較回路４に入力する。比
較結果を平滑コンデンサ９により安定化し、その比較出
力で電流源６を制御する。
【０００３】図５の波形図を用いながら、図４の動作を
さらに詳しく説明する。クロック信号ＣＫ１は図５
（ａ）のような信号であるとし、コンデンサ７の電圧が
低くなると、クランプ回路（図示しない）が動作するも
のとする。差電圧△Ｖｉ電圧が印加されているので、Ｇ
ｍアンプ２の出力電流は異なる値をとっている。図４に
おいてＧｍアンプ２の電流出力Ｉ01、Ｉ02と電流源６の
バイアス電流ＩＢの関係をＩ01＞Ｉ02（Ｉ01＋Ｉ02＝Ｉ
Ｂ）と仮定する。クロック信号ＣＫ１のパルスがＨｉの
とき、Ｇｍアンプ２に電流を流すと、Ｇｍアンプ２の出
力電流はクロック信号ＣＫ１の半サイクルのみ現れる。
この電流をシングルエンド回路１０に通すと、その差成
分（Ｉ01−Ｉ02）を出力する。従って、この期間コンデ
ンサ７は充電され、図５（ｂ）のように立ち上がる。ク
ロック信号ＣＫ１のパルスが、Ｌｏの状態での電流経路
スイッチ５の出力はコンデンサ側となる。このとき、シ
ングルエンド回路１０からの電流出力はなく、バイアス
電流ＩＢすべてがコンデンサ７に流れ、放電する。この
とき、コンデンサ７の電圧波形は図５（ｂ）のように急
峻に立ち下がり、充分低くなったところで、クランプ回
路が動作し、所定の電圧で一定となる。
さらに詳しく説明する。クロック信号ＣＫ１は図５
（ａ）のような信号であるとし、コンデンサ７の電圧が
低くなると、クランプ回路（図示しない）が動作するも
のとする。差電圧△Ｖｉ電圧が印加されているので、Ｇ
ｍアンプ２の出力電流は異なる値をとっている。図４に
おいてＧｍアンプ２の電流出力Ｉ01、Ｉ02と電流源６の
バイアス電流ＩＢの関係をＩ01＞Ｉ02（Ｉ01＋Ｉ02＝Ｉ
Ｂ）と仮定する。クロック信号ＣＫ１のパルスがＨｉの
とき、Ｇｍアンプ２に電流を流すと、Ｇｍアンプ２の出
力電流はクロック信号ＣＫ１の半サイクルのみ現れる。
この電流をシングルエンド回路１０に通すと、その差成
分（Ｉ01−Ｉ02）を出力する。従って、この期間コンデ
ンサ７は充電され、図５（ｂ）のように立ち上がる。ク
ロック信号ＣＫ１のパルスが、Ｌｏの状態での電流経路
スイッチ５の出力はコンデンサ側となる。このとき、シ
ングルエンド回路１０からの電流出力はなく、バイアス
電流ＩＢすべてがコンデンサ７に流れ、放電する。この
とき、コンデンサ７の電圧波形は図５（ｂ）のように急
峻に立ち下がり、充分低くなったところで、クランプ回
路が動作し、所定の電圧で一定となる。
【０００４】ピークホールド回路３ではこの（ｂ）波形
のピーク電圧Ｖｐをホールドする。比較回路４ではピー
ク電圧Ｖｐとリファレンス電圧Ｖref を比較し、電流源
６に負帰還をかけ、ピーク電圧Ｖｐとリファレンス電圧
Ｖref が等しくなるように制御する。
のピーク電圧Ｖｐをホールドする。比較回路４ではピー
ク電圧Ｖｐとリファレンス電圧Ｖref を比較し、電流源
６に負帰還をかけ、ピーク電圧Ｖｐとリファレンス電圧
Ｖref が等しくなるように制御する。
【０００５】同一出願人が先に出願した特願平２−３３
５６３５号等で述べているように，このような方法で電
流源に制御をかければ、ＩＣに内蔵した抵抗とコンデン
サの積で示される時定数または電流とコンデンサの比を
一定に保つことができる。
５６３５号等で述べているように，このような方法で電
流源に制御をかければ、ＩＣに内蔵した抵抗とコンデン
サの積で示される時定数または電流とコンデンサの比を
一定に保つことができる。
【０００６】Ｇｍアンプ２の具体的な例としては、図６
に示すような差動アンプを用いたものが代表的である。
この差動アンプは、バイアス電流源６がオンされても出
力電流が現れるまでには，数ｎＳから数十ｎＳの時間が
かかる。また電流オンの立ち上がり時においてはＧｍが
微小レベルから増加するので、一定ではない。従って、
図５（ｂ）の立ち上がり波形は点線のように、オンした
瞬間に少しなったものとなる。これはクロック信号ＣＫ
１の半サイクル期間に本来到達すべき電圧に至らないこ
とを示しており、自動調整された時定数がずれることに
なる。また、この期間は温度に対して変動するので、調
整された電流が温度ドリフトすることになる。
に示すような差動アンプを用いたものが代表的である。
この差動アンプは、バイアス電流源６がオンされても出
力電流が現れるまでには，数ｎＳから数十ｎＳの時間が
かかる。また電流オンの立ち上がり時においてはＧｍが
微小レベルから増加するので、一定ではない。従って、
図５（ｂ）の立ち上がり波形は点線のように、オンした
瞬間に少しなったものとなる。これはクロック信号ＣＫ
１の半サイクル期間に本来到達すべき電圧に至らないこ
とを示しており、自動調整された時定数がずれることに
なる。また、この期間は温度に対して変動するので、調
整された電流が温度ドリフトすることになる。
【０００７】
【発明が解決しようとする課題】上記した従来の時定数
自動調整回路では、Ｇｍアンプの電源オン時における出
力電流の立上がりに時間がかかり、自動調整された時定
数がずれ、この期間、調整された電流が温度ドリフトす
る。
自動調整回路では、Ｇｍアンプの電源オン時における出
力電流の立上がりに時間がかかり、自動調整された時定
数がずれ、この期間、調整された電流が温度ドリフトす
る。
【０００８】この発明は、時定数調整ずれおよび温度ド
リフトしにくい時定数自動調整回路を提供することにあ
る。
リフトしにくい時定数自動調整回路を提供することにあ
る。
【０００９】
【課題を解決するための手段】この発明は、電流源切り
換え手段を、Ｇｍアンプの出力電流にかけ、コンデンサ
の放電動作をシングルエンド回路により行うようにし
た。
換え手段を、Ｇｍアンプの出力電流にかけ、コンデンサ
の放電動作をシングルエンド回路により行うようにし
た。
【００１０】
【作用】このようにすれば、Ｇｍアンプはスイッチング
で動作することがなくなり、出力電流はＤＣとなる。ま
た、シングルエンド回路の一部も常に電流が流れるの
で、切り換え動作時の過渡応答がスムーズであり、かつ
早いので、従来発生していたような調整電流のズレや温
度ドリフトを大幅に改善できる。
で動作することがなくなり、出力電流はＤＣとなる。ま
た、シングルエンド回路の一部も常に電流が流れるの
で、切り換え動作時の過渡応答がスムーズであり、かつ
早いので、従来発生していたような調整電流のズレや温
度ドリフトを大幅に改善できる。
【００１１】
【実施例】以下、この発明の実施例につき図面を参照し
て詳細に説明する。図１はこの発明のー実施例を示すも
のであり、図４と同一部分には同一の符号を付して説明
する。
て詳細に説明する。図１はこの発明のー実施例を示すも
のであり、図４と同一部分には同一の符号を付して説明
する。
【００１２】基準電圧発生回路１はリファレンス電圧Ｖ
ref とある差電圧△Ｖｉを出力する。Ｇｍアンプ２１で
は差電圧△Ｖｉを入力し、バイアス電流ＩＢに基づき２
つの出力電流Ｉ01およびＩ02を作成する（Ｉ01＞Ｉ0
2）。これら電流出力Ｉ01、Ｉ02を電流経路スイッチ１
１に入力し、クロック信号ＣＫ１のタイミングで経路を
切り換え、シングルエンド回路１０１に出力する。シン
グルエンド回路１０１の出力電流をコンデンサ７に流
し、充電する。コンデンサ電圧をピークホールド回路３
に入力し、充電波形のピーク電圧Ｖｐを保持する。ピー
ク電圧Ｖｐとリファレンス電圧Ｖrefを比較回路４に入
力し、比較結果を平滑コンデンサ９により平滑して制御
用電流源６を制御する。
ref とある差電圧△Ｖｉを出力する。Ｇｍアンプ２１で
は差電圧△Ｖｉを入力し、バイアス電流ＩＢに基づき２
つの出力電流Ｉ01およびＩ02を作成する（Ｉ01＞Ｉ0
2）。これら電流出力Ｉ01、Ｉ02を電流経路スイッチ１
１に入力し、クロック信号ＣＫ１のタイミングで経路を
切り換え、シングルエンド回路１０１に出力する。シン
グルエンド回路１０１の出力電流をコンデンサ７に流
し、充電する。コンデンサ電圧をピークホールド回路３
に入力し、充電波形のピーク電圧Ｖｐを保持する。ピー
ク電圧Ｖｐとリファレンス電圧Ｖrefを比較回路４に入
力し、比較結果を平滑コンデンサ９により平滑して制御
用電流源６を制御する。
【００１３】電流経路スイッチ１１がＧｍアンプ２１の
出力電流に対して配置されているので、Ｇｍアンプ２１
はＤＣで動作する。したがって、従来発生していたＯＮ
／ＯＦＦによる遅延時間がなく、ここでの誤差電流の発
生はない。
出力電流に対して配置されているので、Ｇｍアンプ２１
はＤＣで動作する。したがって、従来発生していたＯＮ
／ＯＦＦによる遅延時間がなく、ここでの誤差電流の発
生はない。
【００１４】図２は電流経路スイッチ１１とシングルエ
ンド回路１０の具体例を示したものである。Ｇｍアンプ
２１の電流出力Ｉ01をトランジスタＱ5、Ｑ6 の共通エ
ミッタに供給し、トランジスタＱ5 のコレクタをトラン
ジスタＱ7 、Ｑ8 および抵抗Ｒ1 、Ｒ2 の第１のカレン
トミラー回路ＣＭ 1に接続する。トランジスタＱ6 のコ
レクタは電流出力Ｉ02と共に、トランジスタＱ9 、Ｑ10
および抵抗Ｒ3 、Ｒ4の第２のカレントミラー回路ＣＭ
2に接続する。第２のカレントミラー回路ＣＭ２の出力
電流をトランジスタＱ11、Ｑ12および抵抗Ｒ5 、Ｒ6 か
らなる第３のカレントミラー回路ＣＭ 3に入力し、トラ
ンジスタＱ12のコレクタとＱ8 のコレクタとを結線して
シングルエンド電流を作成する。
ンド回路１０の具体例を示したものである。Ｇｍアンプ
２１の電流出力Ｉ01をトランジスタＱ5、Ｑ6 の共通エ
ミッタに供給し、トランジスタＱ5 のコレクタをトラン
ジスタＱ7 、Ｑ8 および抵抗Ｒ1 、Ｒ2 の第１のカレン
トミラー回路ＣＭ 1に接続する。トランジスタＱ6 のコ
レクタは電流出力Ｉ02と共に、トランジスタＱ9 、Ｑ10
および抵抗Ｒ3 、Ｒ4の第２のカレントミラー回路ＣＭ
2に接続する。第２のカレントミラー回路ＣＭ２の出力
電流をトランジスタＱ11、Ｑ12および抵抗Ｒ5 、Ｒ6 か
らなる第３のカレントミラー回路ＣＭ 3に入力し、トラ
ンジスタＱ12のコレクタとＱ8 のコレクタとを結線して
シングルエンド電流を作成する。
【００１５】電流経路スイッチ１１はトランジスタＱ5
、Ｑ6 からなり、切り換え動作はクロック信号ＣＫ２
とこの逆極性のクロック信号ＣＫ３により行う。トラン
ジスタＱ5 、Ｑ6 はベースに入力したクロック信号ＣＫ
2 、ＣＫ3 により差動アンプとして動作するので、切り
換え時間がトランジスタＱ5 のオンとＱ6 のオンとで等
しく、遅延時間は一定である。
、Ｑ6 からなり、切り換え動作はクロック信号ＣＫ２
とこの逆極性のクロック信号ＣＫ３により行う。トラン
ジスタＱ5 、Ｑ6 はベースに入力したクロック信号ＣＫ
2 、ＣＫ3 により差動アンプとして動作するので、切り
換え時間がトランジスタＱ5 のオンとＱ6 のオンとで等
しく、遅延時間は一定である。
【００１６】まず、充電動作の場合、クロック信号ＣＫ
2 によりトランジスタＱ5 がオンする。電流出力Ｉ01は
トランジスタＱ5 、第１のカレントミラー回路ＣＭ 1を
通って、出力端子Ｉout に導出する。出力電流Ｉ02は第
２、第３のカレントミラー回路ＣＭ2 、ＣＭ3 を通っ
て、出力端子Ｉout に出力し、結果Ｉ01−Ｉ02の充電電
流（Ｉ01＞Ｉ02）を出力する。
2 によりトランジスタＱ5 がオンする。電流出力Ｉ01は
トランジスタＱ5 、第１のカレントミラー回路ＣＭ 1を
通って、出力端子Ｉout に導出する。出力電流Ｉ02は第
２、第３のカレントミラー回路ＣＭ2 、ＣＭ3 を通っ
て、出力端子Ｉout に出力し、結果Ｉ01−Ｉ02の充電電
流（Ｉ01＞Ｉ02）を出力する。
【００１７】放電動作の場合、トランジスタＱ6 がオン
する。電流出力Ｉ01はトランジスタＱ6 を通って、第
２、第３のカレントミラー回路ＣＭ 2、ＣＭ 3に流れる
ことから、バイアス電流ＩＢのすべてを出力端子Ｉout
に出力する。このとき放電電流は従来同様バイアス電流
ＩＢとなる。
する。電流出力Ｉ01はトランジスタＱ6 を通って、第
２、第３のカレントミラー回路ＣＭ 2、ＣＭ 3に流れる
ことから、バイアス電流ＩＢのすべてを出力端子Ｉout
に出力する。このとき放電電流は従来同様バイアス電流
ＩＢとなる。
【００１８】このように第２、第３のカレントミラー回
路ＣＭ 2、ＣＭ3には常に所定の電流が流れるので、切
り換えにより電流レベルが変化したときにも追従が早
い。従来カットオフしていた場合に比べ、電流変化に応
答する時間が短いことから、誤差を発生させる時間が短
いので、調整ずれや温度ドリフトを発生させる過渡応答
要因も激減できる。
路ＣＭ 2、ＣＭ3には常に所定の電流が流れるので、切
り換えにより電流レベルが変化したときにも追従が早
い。従来カットオフしていた場合に比べ、電流変化に応
答する時間が短いことから、誤差を発生させる時間が短
いので、調整ずれや温度ドリフトを発生させる過渡応答
要因も激減できる。
【００１９】以上の説明は図５のタイミングで動作する
場合について述べたが、出願人が先に出願した、特願平
２−３３５６３５号の図３に示されるようなタイミング
で動作する自動調整回路には、電流出力Ｉ02の電流経路
スイッチ１１と、電流出力Ｉ01およびＩ02に対し電流を
電源にバイパスする手段を追加することで、この発明と
同じ効果を実現できる。
場合について述べたが、出願人が先に出願した、特願平
２−３３５６３５号の図３に示されるようなタイミング
で動作する自動調整回路には、電流出力Ｉ02の電流経路
スイッチ１１と、電流出力Ｉ01およびＩ02に対し電流を
電源にバイパスする手段を追加することで、この発明と
同じ効果を実現できる。
【００２０】
【発明の効果】以上記載したように、この発明の時定数
自動調整回路によれば、時定数調整ずれおよび温度ドリ
フトのしくいものにすることができる。
自動調整回路によれば、時定数調整ずれおよび温度ドリ
フトのしくいものにすることができる。
【図１】この発明のー実施例を示すシステム図。
【図２】図１の要部の具体例を示す回路図。
【図３】図１で取り扱う他の充放電波形図。
【図４】従来の時定数自動調整回路を示すシステム図。
【図５】図５の充放電波形図。
【図６】図１および図５のＧｍアンプのー例を示す回路
図。
図。
１………基準電圧発生回路 ３………ピークホールド回路 ４………比較回路 ６………電流源 ７………コンデンサ ２１………Ｇｍアンプ １１………電流経路スイッチ １０１………シングルエンド回路
Claims (2)
- 【請求項１】 時間の基準となるタイミングパルスを用
い、充放電波形を生成する充放電波形生成回路と、 前記充放電波形生成回路の充放電波形に基づいた充放電
を行うコンデンサと、 前記充放電波形生成回路の充放電波形の振幅を検出し、
検出した振幅と基準電圧と比較して該充放電波形の振幅
を制御する制御回路とからなることを特徴とする時定数
自動調整回路。 - 【請求項２】 充放電波形生成回路は、電圧電流変換ア
ンプとその出力側に設けた電流経路を切り換えるスイッ
チ手段から構成してなることを特徴とする請求項１記載
の時定数自動調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03252485A JP3093361B2 (ja) | 1991-09-30 | 1991-09-30 | 時定数自動調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03252485A JP3093361B2 (ja) | 1991-09-30 | 1991-09-30 | 時定数自動調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590895A true JPH0590895A (ja) | 1993-04-09 |
| JP3093361B2 JP3093361B2 (ja) | 2000-10-03 |
Family
ID=17238034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03252485A Expired - Fee Related JP3093361B2 (ja) | 1991-09-30 | 1991-09-30 | 時定数自動調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3093361B2 (ja) |
-
1991
- 1991-09-30 JP JP03252485A patent/JP3093361B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3093361B2 (ja) | 2000-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4851719A (en) | Time constant automatic adjustment circuit for a filter circuit | |
| US4250452A (en) | Pressure sensitive transducer circuits | |
| JPH0239720A (ja) | 可変遅延回路 | |
| KR19980079535A (ko) | 센서리스 브러쉬리스 모터의 구동 회로 | |
| JPS59108418A (ja) | 信号発生回路 | |
| US4051428A (en) | Current control circuit with current proportional circuit | |
| JP3093361B2 (ja) | 時定数自動調整回路 | |
| US6194936B1 (en) | Pulse generator provided with a duty-factor limiting function | |
| JPS59185419A (ja) | 周波数―位相変換器 | |
| JPS6341838Y2 (ja) | ||
| JPH0160672B2 (ja) | ||
| JPH11266374A (ja) | クランプ回路 | |
| JPH0575408A (ja) | 電圧遷移回路 | |
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| KR0180464B1 (ko) | 인덱스 펄스 발생회로 | |
| JP3416225B2 (ja) | バイアス変換回路 | |
| JPH1098896A (ja) | コイル負荷駆動回路 | |
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JPH0482378A (ja) | 垂直偏向用鋸歯状波発生回路 | |
| JPH05327428A (ja) | 電圧制御発振器 | |
| JPH04289799A (ja) | ステップモータの定電流駆動回路 | |
| JPH06326565A (ja) | ランプ波形生成回路 | |
| JPS5858976A (ja) | 溶接電流制御装置 | |
| SU1598138A1 (ru) | Компаратор | |
| JPH0122288Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000711 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |