JPH1098896A - コイル負荷駆動回路 - Google Patents
コイル負荷駆動回路Info
- Publication number
- JPH1098896A JPH1098896A JP8251888A JP25188896A JPH1098896A JP H1098896 A JPH1098896 A JP H1098896A JP 8251888 A JP8251888 A JP 8251888A JP 25188896 A JP25188896 A JP 25188896A JP H1098896 A JPH1098896 A JP H1098896A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- transistor
- current
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010363 phase shift Effects 0.000 claims abstract description 8
- 229920006395 saturated elastomer Polymers 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/64—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors having inductive loads
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3088—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal with asymmetric control, i.e. one control branch containing a supplementary phase inverting transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3081—Duplicated single-ended push-pull arrangements, i.e. bridge circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Direct Current Motors (AREA)
- Amplifiers (AREA)
- Control Of Stepping Motors (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【課題】本発明の課題は例えばＣＤ、ＣＤ−ＲＯＭ及び
ＭＤ（ミニディスク）等のディスクシステムに用いるピ
ックアップ送りモータ等のコイル負荷の通電制御におい
て、帰還不良を起こさない帰還型出力増幅器を備え、安
定動作を行うコイル負荷駆動回路を提供することであ
る。 【解決手段】上記課題を解決するために、本発明にかか
るコイル負荷駆動回路は、コイルへの駆動電流を供給す
る帰還型出力増幅器の出力段トランジスタとして、コイ
ル負荷に正逆の向きの駆動電流を供給する第１及び第２
の出力段トランジスタを設け、コイル負荷への通電に伴
う制御入力に応じて第２の出力段トランジスタをオン、
オフするようにバイパスを形成する二つのアイドリング
ループを設け、第１ループを介して帰還型出力増幅器の
無効電圧域の下限を設定し、出力電圧がその下限電圧よ
り大きくとも、出力電圧と出力電流との位相ズレに応じ
た制御入力の変動に対して第２のループを介して第２の
出力段トランジスタを導通状態にするようにしたことを
特徴とする。
ＭＤ（ミニディスク）等のディスクシステムに用いるピ
ックアップ送りモータ等のコイル負荷の通電制御におい
て、帰還不良を起こさない帰還型出力増幅器を備え、安
定動作を行うコイル負荷駆動回路を提供することであ
る。 【解決手段】上記課題を解決するために、本発明にかか
るコイル負荷駆動回路は、コイルへの駆動電流を供給す
る帰還型出力増幅器の出力段トランジスタとして、コイ
ル負荷に正逆の向きの駆動電流を供給する第１及び第２
の出力段トランジスタを設け、コイル負荷への通電に伴
う制御入力に応じて第２の出力段トランジスタをオン、
オフするようにバイパスを形成する二つのアイドリング
ループを設け、第１ループを介して帰還型出力増幅器の
無効電圧域の下限を設定し、出力電圧がその下限電圧よ
り大きくとも、出力電圧と出力電流との位相ズレに応じ
た制御入力の変動に対して第２のループを介して第２の
出力段トランジスタを導通状態にするようにしたことを
特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は例えばＣＤ、ＣＤ−
ＲＯＭおよびＭＤ（ミニディスク）等のディスクシステ
ムに用いるコイル負荷駆動回路に関し、殊に、ピックア
ップ送りモータ、ディスク回転モータ、スピンドルモー
タ、ローディングモータ等のコイル負荷の通電制御技術
に関する。
ＲＯＭおよびＭＤ（ミニディスク）等のディスクシステ
ムに用いるコイル負荷駆動回路に関し、殊に、ピックア
ップ送りモータ、ディスク回転モータ、スピンドルモー
タ、ローディングモータ等のコイル負荷の通電制御技術
に関する。
【０００２】
【従来の技術】この種のディスクシステムにおける光ピ
ックアップやサーボモータ等に用いるコイル負荷の駆動
制御には図３に模式的に示すような電流切り換え回路を
使用している。例えばピックアップサーボ制御の場合に
は負荷コイルＬに流す電流をフォーカス方向あるいはト
ラッキング方向の制御信号に基づいた入力電圧Ｖiに応
じて正逆方向の電流ＩAあるいはＩBに切り換えている。
過剰トルクが加わってモータ回転が抑制されるときなど
逆起電力がコイルに生じる場合にもそれを打ち消すため
に通電電流の方向切り換えを要している。図３において
増幅器６０は、非反転端子に基準電圧ＶRが与えられ、
かつ反転端子と出力端子との間に帰還抵抗Ｒfが接続さ
れた負帰還増幅器を構成し、入力抵抗Ｒiを介して反転
端子に入力電圧Ｖiが与えられ、それに応じてコイルＬ
に正逆転方向電流ＩAまたはＩBが供給される。図４は従
来用いられている増幅器６０の最終出力段の回路構成を
示す。この最終出力段においてコイルＬに出力Ｖoutを
与えるため、ＮＰＮ型の出力段トランジスタＴr１とＴr
２が設けられている。コレクタが電源電位Ｖccに接続さ
れたトランジスタＴr１のエミッタと、エミッタが接地
されたトランジスタＴr２のコレクタとの接続点６１が
前記出力Ｖoutに対応する。また、この最終段にはトラ
ンジスタＴr３を介して前記入力電圧Ｖiに基づく制御入
力Ｖcがそのベースに与えられている。
ックアップやサーボモータ等に用いるコイル負荷の駆動
制御には図３に模式的に示すような電流切り換え回路を
使用している。例えばピックアップサーボ制御の場合に
は負荷コイルＬに流す電流をフォーカス方向あるいはト
ラッキング方向の制御信号に基づいた入力電圧Ｖiに応
じて正逆方向の電流ＩAあるいはＩBに切り換えている。
過剰トルクが加わってモータ回転が抑制されるときなど
逆起電力がコイルに生じる場合にもそれを打ち消すため
に通電電流の方向切り換えを要している。図３において
増幅器６０は、非反転端子に基準電圧ＶRが与えられ、
かつ反転端子と出力端子との間に帰還抵抗Ｒfが接続さ
れた負帰還増幅器を構成し、入力抵抗Ｒiを介して反転
端子に入力電圧Ｖiが与えられ、それに応じてコイルＬ
に正逆転方向電流ＩAまたはＩBが供給される。図４は従
来用いられている増幅器６０の最終出力段の回路構成を
示す。この最終出力段においてコイルＬに出力Ｖoutを
与えるため、ＮＰＮ型の出力段トランジスタＴr１とＴr
２が設けられている。コレクタが電源電位Ｖccに接続さ
れたトランジスタＴr１のエミッタと、エミッタが接地
されたトランジスタＴr２のコレクタとの接続点６１が
前記出力Ｖoutに対応する。また、この最終段にはトラ
ンジスタＴr３を介して前記入力電圧Ｖiに基づく制御入
力Ｖcがそのベースに与えられている。
【０００３】該トランジスタＴr３のコレクタはトラン
ジスタＴr１のベースに接続されており、トランジスタ
Ｔｒ３を通じてトランジスタＴｒ１を導通（オン）させ
ることによってコイルＬに電流ＩAが流し込まれる。こ
れに対して、電流ＩAと逆向きの電流ＩBを、つまりコイ
ルＬから電流を吸い込むように流れる電流を流すため
に、接続点６１からトランジスタＴr１、Ｔｒ５、Ｔｒ
４及びダイオードＤ１、Ｄ２を経て一巡するアイドリン
グループが設けられている。このアイドリングループ
は、増幅器６０のダイナミックレンジの下限側において
低い無効電圧を設定するために、トランジスタＴr２の
ベースに過電流を供給するものである。接続点６１に２
個のダイオードＤ１、Ｄ２を介して定電流源Ｃ２が接続
され、さらにダイオードＤ１、Ｄ２の順方向電圧を上記
ＶFと同じとすると、出力電位Ｖoutから２ＶF上がった
電位点にＮＰＮ型トランジスタＴr４のベースが接続さ
れている。そして、エミッタが該トランジスタＴr４の
エミッタに、またコレクタがトランジスタＴr２のベー
スにそれぞれ接続されたＰＮＰ型トランジスタＴr５が
設けられており、そのベースは上記トランジスタＴr３
のコレクタに接続された定電流源Ｃ１に接続されてい
る。
ジスタＴr１のベースに接続されており、トランジスタ
Ｔｒ３を通じてトランジスタＴｒ１を導通（オン）させ
ることによってコイルＬに電流ＩAが流し込まれる。こ
れに対して、電流ＩAと逆向きの電流ＩBを、つまりコイ
ルＬから電流を吸い込むように流れる電流を流すため
に、接続点６１からトランジスタＴr１、Ｔｒ５、Ｔｒ
４及びダイオードＤ１、Ｄ２を経て一巡するアイドリン
グループが設けられている。このアイドリングループ
は、増幅器６０のダイナミックレンジの下限側において
低い無効電圧を設定するために、トランジスタＴr２の
ベースに過電流を供給するものである。接続点６１に２
個のダイオードＤ１、Ｄ２を介して定電流源Ｃ２が接続
され、さらにダイオードＤ１、Ｄ２の順方向電圧を上記
ＶFと同じとすると、出力電位Ｖoutから２ＶF上がった
電位点にＮＰＮ型トランジスタＴr４のベースが接続さ
れている。そして、エミッタが該トランジスタＴr４の
エミッタに、またコレクタがトランジスタＴr２のベー
スにそれぞれ接続されたＰＮＰ型トランジスタＴr５が
設けられており、そのベースは上記トランジスタＴr３
のコレクタに接続された定電流源Ｃ１に接続されてい
る。
【０００４】
【発明が解決しようとする課題】図４の最終出力段にお
ける増幅器６０のダイナミックレンジの無効電圧下限に
ついて検証してみる。まず、トランジスタＴｒ１のベー
ス・エミッタ間電圧をＶFと同じにすると、トランジス
タＴr１のベース電位がＶoutの電圧レベル以上のときト
ランジスタＴr１がオンして電流ＩAがコイルＬに流し込
まれる。ベース電位がＶoutTと同電圧レベルになるとト
ランジスタＴr１が非導通（オフ）になり、トランジス
タＴｒ２側に吸い込み電流ＩBが流れる。このとき吸い
込み電流ＩBが安定して流れるように、上記のアイドリ
ングループのトランジスタＴｒ５を、Ｖout電圧レベル
のベース電位でオンさせ、それによってトランジスタＴ
r２のベースに過電流を供給してトランジスタＴr２を飽
和状態にする。これによって、トランジスタＴr２を介
して飽和電流としての電流ＩBがそのコレクタ−エミッ
タ間に流れていく。そして、上記アイドリングループを
設けても増幅器６０のダイナミックレンジに影響しない
ように、接続点６１における検出電圧をダイオードＤ１
およびＤ２によって一旦上昇させてからトランジスタＴ
r４及びＴr５の介在によってそのダイオード２個の２Ｖ
F分を下げて相殺している。このため、増幅器６０はダ
イナミックレンジの無効電圧域の下限は、トランジスタ
Ｔr２のコレクタ−エミッタ間の飽和電圧ＶSATの比較的
小さい値に設定保持されている。
ける増幅器６０のダイナミックレンジの無効電圧下限に
ついて検証してみる。まず、トランジスタＴｒ１のベー
ス・エミッタ間電圧をＶFと同じにすると、トランジス
タＴr１のベース電位がＶoutの電圧レベル以上のときト
ランジスタＴr１がオンして電流ＩAがコイルＬに流し込
まれる。ベース電位がＶoutTと同電圧レベルになるとト
ランジスタＴr１が非導通（オフ）になり、トランジス
タＴｒ２側に吸い込み電流ＩBが流れる。このとき吸い
込み電流ＩBが安定して流れるように、上記のアイドリ
ングループのトランジスタＴｒ５を、Ｖout電圧レベル
のベース電位でオンさせ、それによってトランジスタＴ
r２のベースに過電流を供給してトランジスタＴr２を飽
和状態にする。これによって、トランジスタＴr２を介
して飽和電流としての電流ＩBがそのコレクタ−エミッ
タ間に流れていく。そして、上記アイドリングループを
設けても増幅器６０のダイナミックレンジに影響しない
ように、接続点６１における検出電圧をダイオードＤ１
およびＤ２によって一旦上昇させてからトランジスタＴ
r４及びＴr５の介在によってそのダイオード２個の２Ｖ
F分を下げて相殺している。このため、増幅器６０はダ
イナミックレンジの無効電圧域の下限は、トランジスタ
Ｔr２のコレクタ−エミッタ間の飽和電圧ＶSATの比較的
小さい値に設定保持されている。
【０００５】ところが、一般に、図５に示すように、コ
イル負荷を駆動する場合、そのコイル成分によって出力
電流Ｉの位相が出力電圧Ｖoutに対して例えば９０°の
遅れを生じ、同図の斜線で示すような極性の異なる場合
があるため、即ち出力ＶoutがコイルＬ成分の影響を受
けて出力電圧と出力電流とのかかる位相ズレが発生した
場合には、上記斜線の異極性の区間において吸い込み電
流ＩBを流す必要を生じていた。しかし、従来の図４の
増幅器６０では出力Ｖoutが比較的大きいときでも電流
ＩBの吸い込みは可能であるが、上記のアイドリングル
ープでは接続点６１での電位が上限レベル（ＶCCー２Ｖ
FーＶSAT）以上のときは動作しない上限をもつため、か
かる位相ズレのための電流切り換えが円滑に行えず、負
帰還機能自体が正常に動作しないという、出力電圧の発
振に類似した現象を生じていた。
イル負荷を駆動する場合、そのコイル成分によって出力
電流Ｉの位相が出力電圧Ｖoutに対して例えば９０°の
遅れを生じ、同図の斜線で示すような極性の異なる場合
があるため、即ち出力ＶoutがコイルＬ成分の影響を受
けて出力電圧と出力電流とのかかる位相ズレが発生した
場合には、上記斜線の異極性の区間において吸い込み電
流ＩBを流す必要を生じていた。しかし、従来の図４の
増幅器６０では出力Ｖoutが比較的大きいときでも電流
ＩBの吸い込みは可能であるが、上記のアイドリングル
ープでは接続点６１での電位が上限レベル（ＶCCー２Ｖ
FーＶSAT）以上のときは動作しない上限をもつため、か
かる位相ズレのための電流切り換えが円滑に行えず、負
帰還機能自体が正常に動作しないという、出力電圧の発
振に類似した現象を生じていた。
【０００６】本発明にかかる課題は、上記従来の問題点
に鑑み、安定した負帰還動作をするコイル負荷駆動回路
を提供することである。
に鑑み、安定した負帰還動作をするコイル負荷駆動回路
を提供することである。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、請求項１の発明にかかるコイル負荷駆動回路は、コ
イル負荷に一方の向きの駆動電流を供給する第１の出力
段トランジスタと、前記コイル負荷に他方の向きの駆動
電流を供給する第２の出力段トランジスタとを備え、前
記第１及び前記第２の出力段トランジスタを互いのベー
スを共通に接続し、かつ各出力側間を接続しその接続点
を前記コイル負荷と接続する出力端子とするとともに前
記出力端子における出力を帰還入力とする帰還型出力増
幅器とを有し、前記帰還型出力増幅器への制御入力に応
じて前記ベースの共通接続点における電位を可変して前
記第１または第２の出力段トランジスタを導通させる駆
動回路であって、前記出力端子での出力電圧が所定の上
限レベル以下で閉状態となり、その閉状態で前記第２の
出力段トランジスタを導通させるように前記ベースの共
通接続点と前記出力端子との間をバイパスする第１のバ
イパス回路と、前記出力端子での出力電圧が前記上限レ
ベルより大きい上限レベルで閉状態となり、前記第１の
バイパス回路の開状態のとき前記出力端子における出力
電圧と出力電流との位相ズレに応じた前記制御入力の変
動に従い前記第２の出力段トランジスタを導通させるよ
うに前記ベースの共通接続点と前記出力端子との間をバ
イパスする第２のバイパス回路とを有し、前記第１のバ
イパス回路を介して前記第２の出力段トランジスタを飽
和状態にしたときのその飽和電圧を前記出力増幅器の無
効電圧域の下限に設定したことを有することを特徴とす
る。
に、請求項１の発明にかかるコイル負荷駆動回路は、コ
イル負荷に一方の向きの駆動電流を供給する第１の出力
段トランジスタと、前記コイル負荷に他方の向きの駆動
電流を供給する第２の出力段トランジスタとを備え、前
記第１及び前記第２の出力段トランジスタを互いのベー
スを共通に接続し、かつ各出力側間を接続しその接続点
を前記コイル負荷と接続する出力端子とするとともに前
記出力端子における出力を帰還入力とする帰還型出力増
幅器とを有し、前記帰還型出力増幅器への制御入力に応
じて前記ベースの共通接続点における電位を可変して前
記第１または第２の出力段トランジスタを導通させる駆
動回路であって、前記出力端子での出力電圧が所定の上
限レベル以下で閉状態となり、その閉状態で前記第２の
出力段トランジスタを導通させるように前記ベースの共
通接続点と前記出力端子との間をバイパスする第１のバ
イパス回路と、前記出力端子での出力電圧が前記上限レ
ベルより大きい上限レベルで閉状態となり、前記第１の
バイパス回路の開状態のとき前記出力端子における出力
電圧と出力電流との位相ズレに応じた前記制御入力の変
動に従い前記第２の出力段トランジスタを導通させるよ
うに前記ベースの共通接続点と前記出力端子との間をバ
イパスする第２のバイパス回路とを有し、前記第１のバ
イパス回路を介して前記第２の出力段トランジスタを飽
和状態にしたときのその飽和電圧を前記出力増幅器の無
効電圧域の下限に設定したことを有することを特徴とす
る。
【０００８】
【発明の効果】本発明によれば、前記第１の出力段トラ
ンジスタを通じて前記一方の向きの駆動電流を前記コイ
ル負荷に供給する状態のときに、前記出力電圧が前記第
１のバイパス回路によるバイパス可能電圧以上に高いと
きであっても、出力電圧と出力電流との位相ズレに応じ
て前記第２のバイパス回路によって前記第２の出力段ト
ランジスタの導通状態に切り換えて前記他方の向きの駆
動電流を前記コイル負荷に流すことができるため、該位
相ズレによる帰還不良を発生させなず、また無効電圧域
の下限は前記第２の出力段トランジスタの飽和電圧に低
く保持されたままである。
ンジスタを通じて前記一方の向きの駆動電流を前記コイ
ル負荷に供給する状態のときに、前記出力電圧が前記第
１のバイパス回路によるバイパス可能電圧以上に高いと
きであっても、出力電圧と出力電流との位相ズレに応じ
て前記第２のバイパス回路によって前記第２の出力段ト
ランジスタの導通状態に切り換えて前記他方の向きの駆
動電流を前記コイル負荷に流すことができるため、該位
相ズレによる帰還不良を発生させなず、また無効電圧域
の下限は前記第２の出力段トランジスタの飽和電圧に低
く保持されたままである。
【０００９】
【発明の実施の形態】本発明の実施例を図面を参照して
説明する。図１はディスクシステムに用いるコイル負荷
駆動用リニアドライバを示し、また図２はそのドライバ
に内蔵される出力段アンプの概略構成を示す回路図であ
る。なお、本実施例におけるトランジスタのベース・エ
ミッタ間電圧及びダイオードの順方向電圧をＶFとす
る。
説明する。図１はディスクシステムに用いるコイル負荷
駆動用リニアドライバを示し、また図２はそのドライバ
に内蔵される出力段アンプの概略構成を示す回路図であ
る。なお、本実施例におけるトランジスタのベース・エ
ミッタ間電圧及びダイオードの順方向電圧をＶFとす
る。
【００１０】図１において、リニアドライバ４０は、図
示しないサーボＩＣと接続される入力端子２３及び２４
と、負荷としてのコイル３６が接続される出力端子４１
及び４２とを備える。入力端子２３は入力アンプ２５の
反転端子に接続されるとともに、極性コンパレータ２８
の非反転端子に接続されている。入力アンプ２５は出力
端子と反転入力端子間に接続された帰還抵抗３１及び反
転入力端子に接続された抵抗３０を備えた反転増幅器で
あり、その非反転端子には基準電圧ＶREFが与えられて
いる。入力アンプ２５の出力は出力アンプ２６の非反転
端子に接続されるとともに、インバータ回路２９を介し
て出力アンプ２７の非反転端子に与えられている。
示しないサーボＩＣと接続される入力端子２３及び２４
と、負荷としてのコイル３６が接続される出力端子４１
及び４２とを備える。入力端子２３は入力アンプ２５の
反転端子に接続されるとともに、極性コンパレータ２８
の非反転端子に接続されている。入力アンプ２５は出力
端子と反転入力端子間に接続された帰還抵抗３１及び反
転入力端子に接続された抵抗３０を備えた反転増幅器で
あり、その非反転端子には基準電圧ＶREFが与えられて
いる。入力アンプ２５の出力は出力アンプ２６の非反転
端子に接続されるとともに、インバータ回路２９を介し
て出力アンプ２７の非反転端子に与えられている。
【００１１】出力アンプ２６は出力端子と反転入力端子
間に接続された帰還抵抗３３及び反転入力端子に接続さ
れた抵抗３２を備えた負帰還増幅器であり、その反転端
子には基準電圧ＶREFが与えられている。そして、出力
アンプ２６の出力は出力端子４１に接続されている。ま
た、出力アンプ２７も出力端子と反転入力端子間に接続
された帰還抵抗３５及び反転入力端子に接続された抵抗
３４を備えた負帰還増幅器であり、その反転端子には基
準電圧ＶREFが与えられ、さらにその出力は出力端子４
２に接続されている。ここで、出力端子４１、４２のそ
れぞれの出力電圧をＶO-、ＶO+とする。
間に接続された帰還抵抗３３及び反転入力端子に接続さ
れた抵抗３２を備えた負帰還増幅器であり、その反転端
子には基準電圧ＶREFが与えられている。そして、出力
アンプ２６の出力は出力端子４１に接続されている。ま
た、出力アンプ２７も出力端子と反転入力端子間に接続
された帰還抵抗３５及び反転入力端子に接続された抵抗
３４を備えた負帰還増幅器であり、その反転端子には基
準電圧ＶREFが与えられ、さらにその出力は出力端子４
２に接続されている。ここで、出力端子４１、４２のそ
れぞれの出力電圧をＶO-、ＶO+とする。
【００１２】極性コンパレータ２８は上記サーボＩＣか
らの入力端子２３への入力と入力端子２４への基準電圧
設定入力との比較結果に基づき、後述の出力アンプ２６
または２７内の第１及び第２のアイドリングループを切
り換え制御するための切り換え出力を出力アンプ２６ま
たは２７に与える。即ち、例えば入力端子２３への入力
が低いときは、反転増幅器の入力アンプ２５を通じて非
反転増幅器の出力アンプ２６の出力電圧ＶO-がインバー
タ回路２９を通じての出力アンプ２７の出力電圧ＶO+よ
り大きくなり、その場合、出力アンプ２６からの出力電
流がコイル３６への電流流し込みモードになるように極
性コンパレータ２８からモード設定出力が出力アンプ２
６、２７それぞれに与えられる。反対に、入力端子２３
への入力が高いときは上記と逆のモードに設定される。
そして、極性コンパレータ２８の非反転端子にも基準電
圧ＶREFが与えられており、上記三つのアンプ（２５〜
２７）と同様に、入力端子２４を通じて与えられる上記
基準電圧設定入力によって各基準電圧ＶREFが所定値に
設定される。
らの入力端子２３への入力と入力端子２４への基準電圧
設定入力との比較結果に基づき、後述の出力アンプ２６
または２７内の第１及び第２のアイドリングループを切
り換え制御するための切り換え出力を出力アンプ２６ま
たは２７に与える。即ち、例えば入力端子２３への入力
が低いときは、反転増幅器の入力アンプ２５を通じて非
反転増幅器の出力アンプ２６の出力電圧ＶO-がインバー
タ回路２９を通じての出力アンプ２７の出力電圧ＶO+よ
り大きくなり、その場合、出力アンプ２６からの出力電
流がコイル３６への電流流し込みモードになるように極
性コンパレータ２８からモード設定出力が出力アンプ２
６、２７それぞれに与えられる。反対に、入力端子２３
への入力が高いときは上記と逆のモードに設定される。
そして、極性コンパレータ２８の非反転端子にも基準電
圧ＶREFが与えられており、上記三つのアンプ（２５〜
２７）と同様に、入力端子２４を通じて与えられる上記
基準電圧設定入力によって各基準電圧ＶREFが所定値に
設定される。
【００１３】次に、出力アンプ２６または２７の具体的
構成を図２を参照して説明する。出力端子４１あるいは
４２を通じてサーボ負荷のコイル３６に駆動電流を与え
るため、ＮＰＮ型の出力段トランジスタ１と２（各ベー
ス・エミッタ間電圧：ＶF）が設けられており、トラン
ジスタ１のエミッタとトランジスタ２のコレクタとの接
続点Ａに出力端子４１（４２）が設けられている。トラ
ンジスタ１のコレクタは電源電位Ｖccに接続され、また
そのベースはトランジスタ６のコレクタに接続点Ｂにて
接続されている。接続点Ｂにおける電位はトランジスタ
１０、１１からなる差動対を介して入力端子２３への制
御入力及びコイル３６への通電による帰還入力に応じて
トランジスタ１または２のいずれかを導通状態にするよ
うに可変制御される。出力端子４１（４２）にはトラン
ジスタ１を介して定電流源１２、ダイオード１６、１
７、トランジスタ４及びトランジスタ５を含む第１のア
イドリングループ（第１のバイパス回路）が設けられて
いる。コレクタが電源電位ＶCCに接続されたトランジス
タ４のベースには定電流源１２と２個の直列接続のダイ
オード１６、１７（各順方向電圧を上記ＶFと同じとす
る）との中間点に接続され、またコレクタ及びエミッタ
はそれぞれ電源電位Ｖcc、トランジスタ５のエミッタに
接続されている。また、第２のアイドリングループ（第
２のバイパス回路）がトランジスタ１を介してトランジ
スタ２、３、ダイオード１８及び定電流源１３によって
設けられている。ＮＰＮ型トランジスタ２のベース・コ
レクタ間にＰＮＰ型トランジスタ３のコレクタ、ベース
がそれぞれ接続され、互いにインバーテッド・ダーリン
トン接続の関係にある。トランジスタ２のベースはトラ
ンジスタ５のコレクタに接続され、トランジスタ５のベ
ースは上記トランジスタ６のコレクタと同じ定電流源１
４のラインに接続点Ｃにて接続されている。また、接続
点Ｃにてダイオード１８を介してトランジスタ３のベー
ス及び定電流源１３が接続されている。
構成を図２を参照して説明する。出力端子４１あるいは
４２を通じてサーボ負荷のコイル３６に駆動電流を与え
るため、ＮＰＮ型の出力段トランジスタ１と２（各ベー
ス・エミッタ間電圧：ＶF）が設けられており、トラン
ジスタ１のエミッタとトランジスタ２のコレクタとの接
続点Ａに出力端子４１（４２）が設けられている。トラ
ンジスタ１のコレクタは電源電位Ｖccに接続され、また
そのベースはトランジスタ６のコレクタに接続点Ｂにて
接続されている。接続点Ｂにおける電位はトランジスタ
１０、１１からなる差動対を介して入力端子２３への制
御入力及びコイル３６への通電による帰還入力に応じて
トランジスタ１または２のいずれかを導通状態にするよ
うに可変制御される。出力端子４１（４２）にはトラン
ジスタ１を介して定電流源１２、ダイオード１６、１
７、トランジスタ４及びトランジスタ５を含む第１のア
イドリングループ（第１のバイパス回路）が設けられて
いる。コレクタが電源電位ＶCCに接続されたトランジス
タ４のベースには定電流源１２と２個の直列接続のダイ
オード１６、１７（各順方向電圧を上記ＶFと同じとす
る）との中間点に接続され、またコレクタ及びエミッタ
はそれぞれ電源電位Ｖcc、トランジスタ５のエミッタに
接続されている。また、第２のアイドリングループ（第
２のバイパス回路）がトランジスタ１を介してトランジ
スタ２、３、ダイオード１８及び定電流源１３によって
設けられている。ＮＰＮ型トランジスタ２のベース・コ
レクタ間にＰＮＰ型トランジスタ３のコレクタ、ベース
がそれぞれ接続され、互いにインバーテッド・ダーリン
トン接続の関係にある。トランジスタ２のベースはトラ
ンジスタ５のコレクタに接続され、トランジスタ５のベ
ースは上記トランジスタ６のコレクタと同じ定電流源１
４のラインに接続点Ｃにて接続されている。また、接続
点Ｃにてダイオード１８を介してトランジスタ３のベー
ス及び定電流源１３が接続されている。
【００１４】さらに、定電流源１２、１３および１４を
設けた各ラインにはそれぞれにスイッチ１９、２０、２
１が設けられており、極性コンパレータ２８の出力に応
じてスイッチング動作して各ラインを開閉する。上記リ
ニアドライバ４０の入力段には、トランジスタ１０と１
１からなり、両トランジスタの共通エミッタに定電流源
３７が接続された差動増幅器を備えている。また、両ト
ランジスタの各コレクタにはトランジスタ８及び９のコ
レクタが接続され、これらのトランジスタはカレントミ
ラー対を構成し、出力側トランジスタ９のコレクタには
トランジスタ７のベースが接続され、さらにそのエミッ
タは上記トランジスタ６のベースに接続されている。ト
ランジスタ１０のベースに設けた入力端子３８は出力端
子４１（４２）との間に帰還抵抗３３または３５を介し
て帰還入力が与えられる、出力アンプ２６または２７の
反転入力端子に対応し、電圧ＶIN-が印加される。他方
の入力端子３９は出力アンプ２６または２７の非反転入
力端子に対応し、抵抗３２または３４を介して基準電圧
ＶREFが与えられ、電圧ＶIN+が印加される。
設けた各ラインにはそれぞれにスイッチ１９、２０、２
１が設けられており、極性コンパレータ２８の出力に応
じてスイッチング動作して各ラインを開閉する。上記リ
ニアドライバ４０の入力段には、トランジスタ１０と１
１からなり、両トランジスタの共通エミッタに定電流源
３７が接続された差動増幅器を備えている。また、両ト
ランジスタの各コレクタにはトランジスタ８及び９のコ
レクタが接続され、これらのトランジスタはカレントミ
ラー対を構成し、出力側トランジスタ９のコレクタには
トランジスタ７のベースが接続され、さらにそのエミッ
タは上記トランジスタ６のベースに接続されている。ト
ランジスタ１０のベースに設けた入力端子３８は出力端
子４１（４２）との間に帰還抵抗３３または３５を介し
て帰還入力が与えられる、出力アンプ２６または２７の
反転入力端子に対応し、電圧ＶIN-が印加される。他方
の入力端子３９は出力アンプ２６または２７の非反転入
力端子に対応し、抵抗３２または３４を介して基準電圧
ＶREFが与えられ、電圧ＶIN+が印加される。
【００１５】上記構成のリニアドライバ４０における上
記第１及び第２のアイドリングループの切り換えは極性
コンパレータ２８の出力によって出力アンプ２６または
２７の出力が互いの逆極性になるように制御される。ま
た、出力アンプ２６及び２７の出力はコイル３６を介し
て接続されており、一方がコイル３６への電流流し込み
モードのときに他方は電流引き込みモードに設定され
る。
記第１及び第２のアイドリングループの切り換えは極性
コンパレータ２８の出力によって出力アンプ２６または
２７の出力が互いの逆極性になるように制御される。ま
た、出力アンプ２６及び２７の出力はコイル３６を介し
て接続されており、一方がコイル３６への電流流し込み
モードのときに他方は電流引き込みモードに設定され
る。
【００１６】次にリニアドライバ４０における帰還動作
を電流最終出力段の出力アンプ２６及び２７によって説
明する。例えば、最終出力段の出力アンプ２６におい
て、その出力電圧ＶO-が他方の出力アンプ２７の出力電
圧ＶO+より小さいとき（ＶO-＜ＶO+）、上記第１のアイ
ドリングループを形成してコイル３６に流し込み電流Ｉ
1または吸い込み電流Ｉ2を流す。即ち、極性コンパレー
タ２８の出力によってスイッチ１９及び２１が閉成（Ｏ
Ｎ）され、かつスイッチ２０が開成（ＯＦＦ）される第
１のアイドリングループが形成されている。このとき、
上記サーボＩＣからの制御入力に基づき、かつトランジ
スタ１０、１１からなる差動対を介してトランジスタ５
をＶo-より高い電圧レベルのベース電位（接続点Ｂ）に
設定してトランジスタ１をオンにして流し込み電流Ｉ1
をコイル３６に流す。一方、上記制御入力に応じて、ト
ランジスタ５をＶo-と同電圧レベルのベース電位（接続
点Ｂ）でオンさせることによってトランジスタ２のベー
スに電流を供給してバイパスし、トランジスタ２をオン
状態にして吸い込み電流Ｉ2を安定して流す。この第１
のアイドリングループによって出力アンプ２６、２７の
ダイナミックレンジにおける無効電圧域の下限がトラン
ジスタ２の飽和電圧ＶSATに設定される。
を電流最終出力段の出力アンプ２６及び２７によって説
明する。例えば、最終出力段の出力アンプ２６におい
て、その出力電圧ＶO-が他方の出力アンプ２７の出力電
圧ＶO+より小さいとき（ＶO-＜ＶO+）、上記第１のアイ
ドリングループを形成してコイル３６に流し込み電流Ｉ
1または吸い込み電流Ｉ2を流す。即ち、極性コンパレー
タ２８の出力によってスイッチ１９及び２１が閉成（Ｏ
Ｎ）され、かつスイッチ２０が開成（ＯＦＦ）される第
１のアイドリングループが形成されている。このとき、
上記サーボＩＣからの制御入力に基づき、かつトランジ
スタ１０、１１からなる差動対を介してトランジスタ５
をＶo-より高い電圧レベルのベース電位（接続点Ｂ）に
設定してトランジスタ１をオンにして流し込み電流Ｉ1
をコイル３６に流す。一方、上記制御入力に応じて、ト
ランジスタ５をＶo-と同電圧レベルのベース電位（接続
点Ｂ）でオンさせることによってトランジスタ２のベー
スに電流を供給してバイパスし、トランジスタ２をオン
状態にして吸い込み電流Ｉ2を安定して流す。この第１
のアイドリングループによって出力アンプ２６、２７の
ダイナミックレンジにおける無効電圧域の下限がトラン
ジスタ２の飽和電圧ＶSATに設定される。
【００１７】そして、出力電圧ＶO-が他方の出力電圧Ｖ
O+より大きい場合も（ＶO-＞ＶO+）、上記の（ＶO-＜Ｖ
O+）の場合と同様に、上記第１のアイドリングループを
形成し流し込み電流Ｉ1または吸い込み電流Ｉ2を流す。
そして、この場合、電流流し込み状態において、出力端
子４１（４２）における、前掲の図５で示した出力電圧
と出力電流との位相ズレが発生する場合、上記第１のア
イドリングループを解除して上記第２のアイドリングル
ープを形成する。即ち、極性コンパレータ２８の出力に
よってスイッチ１９及び２１がＯＦＦされ、かつスイッ
チ２０がＯＮされて第２のアイドリングループが形成さ
れる。これにより、接続点Ｂ（またはＣ）における電位
をＶO-電圧レベル以下にしてトランジスタ１をオフにし
ておき、かつ第２のアイドリングループにおける定電流
源１３によってトランジスタ３を介してトランジスタ２
をオンにしてバイパスし、吸い込み電流Ｉ2を生じさせ
ることができる。従って、トランジスタ２及び３の上記
インバーテッド・ダーリントン接続によって出力電圧が
第１のアイドリングループのバイパス可能限界電圧（Ｖ
CC−２ＶF−ＶSAT）以上であって、例えば電源電圧ＶCC
の近くまで高くても吸い込み電流を発生させることがで
き、負帰還動作の安定性を十分確保することができる。
なお、第２のアイドリングループを設けているが、第１
のアイドリングループによってダイオード１６と１７に
よる２ＶFの上昇分を相殺しており、第２のアイドリン
グループの影響を受けることなくダイナミックレンジの
無効電圧の下限がＶSATのままであり低い値に保持され
ている。
O+より大きい場合も（ＶO-＞ＶO+）、上記の（ＶO-＜Ｖ
O+）の場合と同様に、上記第１のアイドリングループを
形成し流し込み電流Ｉ1または吸い込み電流Ｉ2を流す。
そして、この場合、電流流し込み状態において、出力端
子４１（４２）における、前掲の図５で示した出力電圧
と出力電流との位相ズレが発生する場合、上記第１のア
イドリングループを解除して上記第２のアイドリングル
ープを形成する。即ち、極性コンパレータ２８の出力に
よってスイッチ１９及び２１がＯＦＦされ、かつスイッ
チ２０がＯＮされて第２のアイドリングループが形成さ
れる。これにより、接続点Ｂ（またはＣ）における電位
をＶO-電圧レベル以下にしてトランジスタ１をオフにし
ておき、かつ第２のアイドリングループにおける定電流
源１３によってトランジスタ３を介してトランジスタ２
をオンにしてバイパスし、吸い込み電流Ｉ2を生じさせ
ることができる。従って、トランジスタ２及び３の上記
インバーテッド・ダーリントン接続によって出力電圧が
第１のアイドリングループのバイパス可能限界電圧（Ｖ
CC−２ＶF−ＶSAT）以上であって、例えば電源電圧ＶCC
の近くまで高くても吸い込み電流を発生させることがで
き、負帰還動作の安定性を十分確保することができる。
なお、第２のアイドリングループを設けているが、第１
のアイドリングループによってダイオード１６と１７に
よる２ＶFの上昇分を相殺しており、第２のアイドリン
グループの影響を受けることなくダイナミックレンジの
無効電圧の下限がＶSATのままであり低い値に保持され
ている。
【図１】図１は本発明の実施例であるリニアドライバＩ
Ｃを示す回路図である。
Ｃを示す回路図である。
【図２】図２は図１のリニアドライバＩＣに内蔵される
出力段アンプの概略構成を示す回路図である。
出力段アンプの概略構成を示す回路図である。
【図３】図３はコイル駆動回路の帰還型出力増幅器を示
す回路図である。
す回路図である。
【図４】図４は従来の帰還型出力増幅器を示す回路図で
ある。
ある。
【図５】図５はアンプ出力の電圧及び電流の波形図であ
る。
る。
１ 出力段トランジスタ ２ 出力段トランジスタ ３ トランジスタ ４ トランジスタ ５ トランジスタ １６ ダイオード １７ ダイオード １８ ダイオード
Claims (1)
- 【請求項１】 コイル負荷に一方の向きの駆動電流を供
給する第１の出力段トランジスタと、前記コイル負荷に
他方の向きの駆動電流を供給する第２の出力段トランジ
スタとを備え、前記第１及び前記第２の出力段トランジ
スタを互いのベースを共通に接続し、かつ各出力側間を
接続しその接続点を前記コイル負荷と接続する出力端子
とするとともに前記出力端子における出力を帰還入力と
する帰還型出力増幅器を有し、前記帰還型出力増幅器へ
の制御入力に応じて前記ベースの共通接続点における電
位を可変して前記第１または第２の出力段トランジスタ
を導通させる駆動回路において、 前記出力端子での出力電圧が所定の上限レベル以下で閉
状態となり、その閉状態で前記第２の出力段トランジス
タを導通させるように前記ベースの共通接続点と前記出
力端子との間をバイパスする第１のバイパス回路と、 前記出力端子での出力電圧が前記上限レベルより大きい
上限レベルで閉状態となり、前記第１のバイパス回路の
開状態のとき前記出力端子における出力電圧と出力電流
との位相ズレに応じた前記制御入力の変動に従い前記第
２の出力段トランジスタを導通させるように前記ベース
の共通接続点と前記出力端子との間をバイパスする第２
のバイパス回路とを有し、 前記第１のバイパス回路を介して前記第２の出力段トラ
ンジスタを飽和状態にしたときのその飽和電圧を前記出
力増幅器の無効電圧域の下限に設定したことを特徴とす
るコイル負荷駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25188896A JP3443591B2 (ja) | 1996-09-24 | 1996-09-24 | コイル負荷駆動回路 |
| TW086112715A TW336310B (en) | 1996-09-24 | 1997-09-04 | Coil load driving circuit |
| KR1019970046776A KR100432046B1 (ko) | 1996-09-24 | 1997-09-11 | 코일부하구동회로 |
| US08/936,261 US5905390A (en) | 1996-09-24 | 1997-09-24 | Inductive load drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25188896A JP3443591B2 (ja) | 1996-09-24 | 1996-09-24 | コイル負荷駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1098896A true JPH1098896A (ja) | 1998-04-14 |
| JP3443591B2 JP3443591B2 (ja) | 2003-09-02 |
Family
ID=17229447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25188896A Expired - Fee Related JP3443591B2 (ja) | 1996-09-24 | 1996-09-24 | コイル負荷駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5905390A (ja) |
| JP (1) | JP3443591B2 (ja) |
| KR (1) | KR100432046B1 (ja) |
| TW (1) | TW336310B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006011316A1 (ja) * | 2004-07-23 | 2006-02-02 | Rohm Co., Ltd | 増幅回路、半導体装置および電子機器 |
| JP2009065832A (ja) * | 2008-12-25 | 2009-03-26 | Sanyo Electric Co Ltd | 単相モータ駆動装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154001A (en) * | 1999-11-23 | 2000-11-28 | Texas Instruments Incorporated | Anti-glitch circuit for voice-coil-motor servo operation in disk drive systems |
| KR100773618B1 (ko) * | 2000-06-30 | 2007-11-05 | 엔엑스피 비 브이 | 증폭기 회로, 튜너, 수신기 및 증폭기 회로 동작 최적화방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3871846T2 (de) * | 1987-04-14 | 1993-02-04 | Sgs Thomson Microelectronics | Einschaltstromrueckfuehrung durch einen eine induktive last treibenden leistungsschalttransistor. |
| DE69415958T2 (de) * | 1994-03-29 | 1999-05-27 | Stmicroelectronics S.R.L., Agrate Brianza, Mailand/Milano | Leistungsendstufe mit begrenzter Stromsenkung während Hochimpedanzphase |
-
1996
- 1996-09-24 JP JP25188896A patent/JP3443591B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-04 TW TW086112715A patent/TW336310B/zh not_active IP Right Cessation
- 1997-09-11 KR KR1019970046776A patent/KR100432046B1/ko not_active Expired - Fee Related
- 1997-09-24 US US08/936,261 patent/US5905390A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006011316A1 (ja) * | 2004-07-23 | 2006-02-02 | Rohm Co., Ltd | 増幅回路、半導体装置および電子機器 |
| US7432761B2 (en) | 2004-07-23 | 2008-10-07 | Rohm Co., Ltd. | Amplifier circuit, semiconductor device and electronic apparatus |
| JP2009065832A (ja) * | 2008-12-25 | 2009-03-26 | Sanyo Electric Co Ltd | 単相モータ駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3443591B2 (ja) | 2003-09-02 |
| TW336310B (en) | 1998-07-11 |
| KR19980024556A (ko) | 1998-07-06 |
| US5905390A (en) | 1999-05-18 |
| KR100432046B1 (ko) | 2004-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3562773B2 (ja) | ピーク検出回路 | |
| JPH04126409A (ja) | バイアス電流制御回路 | |
| US5917720A (en) | Method and circuit for driving a bridge by a PWM procedure | |
| US5585701A (en) | Current mirror circuit constituted by FET (field effect transistor) and control system using the same | |
| EP0623997B1 (en) | Hysteresis comparator working with a low voltage supply | |
| KR100222009B1 (ko) | 두가지 동작 모드를 갖는 증폭기 | |
| EP0706263B1 (en) | Comparator circuit operating on variable current | |
| JP3443591B2 (ja) | コイル負荷駆動回路 | |
| JPH09107245A (ja) | 単一出力二供給ｄ級アンプ | |
| US6104170A (en) | Method and circuit for preventing oscillations in a battery charger | |
| JP3254112B2 (ja) | Ｄ／ａ変換インターフェース | |
| JP2003046347A (ja) | 高出力増幅器 | |
| US4788478A (en) | Speed control system for DC motor | |
| JP3786170B2 (ja) | 誘導性負荷駆動回路 | |
| JPH11266374A (ja) | クランプ回路 | |
| JP3664224B2 (ja) | パワードライブ回路 | |
| JP2803354B2 (ja) | モータ駆動用集積回路 | |
| CN1177803A (zh) | 线圈负载驱动电路 | |
| JP2567732Y2 (ja) | ステップモータの定電流駆動回路 | |
| JPH0865061A (ja) | アイドリング電流制御回路 | |
| JP2847010B2 (ja) | トランジスタ出力回路 | |
| JPH0149026B2 (ja) | ||
| SU1589377A1 (ru) | Усилитель мощности | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JP2000323977A (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |