JPH0591301A - 画像読取装置 - Google Patents

Abstract

(57)【要約】 【目的】 読み取り部のラインセンサと比較して低解像
度で画素素子数の少ない表示装置を用いても、全体像を
容易に確認することができるようにした画像読取装置を
提供する。 【構成】 イメージセンサで読み込まれた原稿の画像情
報を普通表示用メモリ領域２に記憶すると共に、その画
像情報を縮小処理回路３で前記イメージセンサの読み取
り画素ピッチに対する表示装置の表示画素ピッチの割合
で縮小し、その縮小された画像情報を等倍表示用メモリ
領域に記憶する。しかる後、切替回路５で前記各メモリ
領域に記憶されている画像情報を表示装置６に切り替え
表示する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、読み取った画像を表示
する表示装置を備えた画像読取装置に関する。

【０００２】

【従来の技術】近年、原稿上の画像をイメージセンサに
て読み取り、その読み取った画像情報をメモリに記憶
し、そのメモリ内の情報をワードプロセッサやパーソナ
ルワープロ等の画像処理装置に送出し、画像処理を行う
小型の画像読取装置が実用化されている。

【０００３】この種の画像読取装置に於ては、従来画像
情報が適切に読み取られ、上記メモリ内に入力されてい
るかどうかを目視によって確認できるようにメモリ内の
画像情報を表示する液晶表示素子等からなる画像表示部
が装置本体に備えられたものがある。（特開平０１−１
８５０６７号公報に詳しい）上述の如き画像読み取り装
置においては、読み取り後の表示画像と原稿画像との比
較を容易にするために、表示部における主副走査方向の
表示解像度を読み取り部におけるイメージセンサの読み
取り解像度と同程度のものを用いるのが一般的である。

【０００４】しかしながら、最近のファクシミリやイメ
ージリーダで用いられているイメージセンサとしてはほ
とんどがラインセンサであり、現在実用化されているイ
メージの解像度は８画素／ｍｍ以上になっている。この
ようなラインセンサではＡ６サイズ程度の画像を読み取
る場合、例えば８画素／ｍｍのものでは主走査方向（横
方向）に832の画素素子数が必要である。従って、これ
らラインセンサから読み取られた画像情報を原稿画像と
同じような大きさで表示し比較するためには、表示装置
として横方向に上記程度の解像度と画素素子数を備えた
表示装置、例えば液晶表示素子などが望ましいが、現状
ではこのような細かい解像度と多くの画素素子を備えた
液晶表示素子は市場には存在せず、たとえ実現できて
も、非常にコストの高いものとなってしまうであろう。

【０００５】一方、比較的安価ではあるが低解像度で画
素素子数の少ない一般市場にある液晶表示素子を適用す
る場合には、ラインセンサの１画素、例えばその画素ピ
ッチが125μｍ（８画素／ｍｍ）の出力をそのまま表示
素子の１画素、例えば画素ピッチ500μｍ（２画素／ｍ
ｍ）として出力すると、図６に示すように原稿画像２３
に対して４倍拡大された画像３２が表示装置２５に表示
されることになる。このことは、原稿上の細かい部分の
読み取り確認に対しては効果があるが、全体像の確認が
しにくいという問題があった。

【０００６】

【発明が解決しようとする課題】本発明は、上述の実情
を考慮してなされたものであって、読み取り部のライン
センサと比較して低解像度で画素素子数の少ない表示装
置を用いても、必要に応じて、全体像を容易に確認する
ことを可能とした画像読取装置を提供するものである。

【０００７】

【課題を解決するための手段】本発明の画像読取装置
は、原稿を読み取るイメージセンサと、前記イメージセ
ンサで読み込まれた画像情報を記憶するメモリと、該メ
モリに記憶された画像情報を表示する表示手段を備えた
画像読取装置において、前記イメージセンサで読み込ま
れた画像情報を記憶する第１のメモリ領域と、前記イメ
ージセンサで読み込まれた画像情報を前記イメージセン
サの読み取り画素ピッチに対する表示装置の表示画素ピ
ッチの割合で縮小する画像縮小手段と、該画像縮小手段
で縮小された画像情報を記憶する第２のメモリ領域を備
え、前記各メモリ領域の前記表示手段への出力を切り換
える画像切換手段を備えたことを特徴とするものであ
る。

【０００８】

【作用】本発明の画像読取装置においては、イメージセ
ンサで読み込まれた原稿の画像情報を第１のメモリ領域
に記憶すると共に、その画像情報を画像縮小手段で前記
イメージセンサの読み取り画素ピッチに対する表示装置
の表示画素ピッチの割合で縮小し、その縮小された画像
情報を第２のメモリ領域に記憶する。しかる後、必要に
応じて、画像切替手段で前記各メモリ領域に記憶されて
いる画像情報を表示手段に切り替え表示する。

【０００９】

【実施例】図１は本発明の画像読取装置の一実施例の回
路構成ブロック図である。

【００１０】同図において、ラインセンサで読み込まれ
た画像情報は、ラインセンサインターフェース１を介し
て普通表示用メモリ領域２に記憶されると共に、縮小処
理回路３で前記イメージセンサの読み取り画素ピッチに
対する表示装置の表示画素ピッチの割合で画像縮小さ
れ、等倍表示用メモリ領域４に記憶される。しかる後、
切替回路５で前記各メモリ領域に記憶されている画像情
報を表示装置６に切り替え表示する。また、この装置全
体の制御は制御回路７で行っている。

【００１１】上述の回路の処理動作を図面に基づいて詳
述する。 （１）まず、ラインセンサインターフェース１から出力
される画像信号について説明する。

【００１２】この実施例においては、ラインセンサイン
ターフェース１からの信号は白黒２値のデジタル信号で
あり、図４の画像信号１９に示したような１ライン分の
画像データが８画素／ｍｍの解像度でシリアルに出力さ
れている。

【００１３】この図４の画像信号１９はスタートパルス
２１が発生した後、同図のクロック２０の立ち上がり時
に［１］のレベルであれば黒の信号であり、［０］のレ
ベルであれば白であることを示す。また、この信号を画
像として見たときの状態を図３の第１ラインに示してい
る。 （２）次に、上記ラインセンサインターフェース１を介
して入力された画像情報を普通表示用メモリ領域２に記
憶する処理について説明する。

【００１４】画像読み取り時において、画像信号はＲＡ
Ｍ等からなる普通表示用メモリ領域２に１読み取り画素
に対して１ビットの形で記憶され、同時にこのメモリ領
域から表示画像データが１ビットに対して１表示画素で
画像切り換え手段５を通して、表示装置６に出力されて
いる。今、表示装置６が２画素／ｍｍであるとするとこ
の表示装置には、従来例（図６）と同様に、読み取った
画像情報の４倍程度の大きさで１部（本実施例において
は、原稿の”ＡＢＣ”の部分）が拡大されて表示される
こととなる。 （３）更に、図２を用いて縮小処理回路３の具体的構成
とその動作について説明する。

【００１５】同図において、Ｂ／Ｗクロックゲート８
は、上記ラインセンサインターフェース１から出力され
た画素信号の内、黒の画素信号が入力されたとき１つの
パルスを発生するもので、このパルスを画素カウンタ１
１でカウントする。また、列カウント９、行カウント１
０はそれぞれ４画素毎、４ライン毎に制御パルスを発生
する。

【００１６】以下に、図３の画像情報を４分の１に縮小
する場合の動作例を詳述する。

【００１７】画像情報を４×４画素のブロック（例えば
１７）に分割し、各ブロック中の黒の画素の数をカウン
トし、そのカウント数をカウント値比較回路１６であら
かじめ設定されたカウント数と大小比較をし、黒の数が
多ければ黒、少なければ白の１画素分の２値信号を得る
ものである。

【００１８】即ち、ラインセンサからの第１ラインの画
像信号１９は列カウント９の制御により４画素毎に、黒
［１］の数をＢ／Ｗクロックゲート８及び画素カウンタ
によりカウントされ、各カウント数はカウントメモリ１
４に記憶される。次に第２ラインの信号が送入されたと
き、４画素毎、その４画素と同じブロックで第１ライン
目で記憶しておいたカウント数をカウントメモリ１４か
ら画素カウンタ１１に読みだし、そこから加算してカウ
ントを行い、再びその得られたカウント数をカウントメ
モリ１４に記憶する。

【００１９】第３、第４ラインについても上述の如き処
理を行う。即ち、第４ライン目では各４画素毎のカウン
トを終了すると４×４画素分のカウント数が出力されて
いることになる。この出力をカウント値比較回路１６に
送出し、カウント数の大小により１画素分の黒あるいは
白、即ち１または０の２値出力を得る。これにより４×
４画素分の画像が１画素に縮小されることになる。以上
の動作手順を参考までに図７に示す。

【００２０】上述の如き画像縮小処理により得られた画
像データは等倍表示用メモリ領域４に記憶され、切換回
路５によって、図５に示すように原稿画像２２とほぼ同
じ大きさの像２６が表示装置２５に表示される。この表
示状態では、細かい表示部分については読み取りピッチ
よりも表示ピッチが荒いため画像の精彩度に欠けるが画
像全体の入力確認が行えることとなった。

【００２１】尚、上述の切換回路５は図５のスイッチ３
０により切り換え制御を行うようになっている。また、
この実施例の回路では、リアルタイム動作させるために
ロジック回路を用いて構成しているが高速なマイコン、
ＣＰＵ等を用いてソフトウェア的に動作させることも可
能である。

【００２２】本発明の画像読取装置の第２の実施例につ
いて、以下に概説する。この実施例では、８画素／ｍｍ
の解像度で１６階調の読み取りができ、１画素が４ビッ
トのデジタル信号で出力されるラインセンサ、及び２画
素／ｍｍの解像度で１画素１６階調の表示ができ４ビッ
トの画像データを入力することが可能な表示装置を実現
できる。

【００２３】この実施例と上述の実施例の違いは、上述
の実施例では２階調であり４×４ブロック内の黒の数を
カウントし、その数によって縮小表示での白黒を決めて
いたのに対し、この実施例においては、４×４ブロック
内の各画素の階調数を全て加算し、この加算数を表示部
の階調数に直して縮小表示用メモリに記憶、表示装置に
出力するのである。即ち、Ｂ／Ｗクロックゲート及び画
素カウンタを加算回路に、カウント値比較回路をシフト
回路に変えることにより上述の実施例と同様の手順を経
て、４×４画素の階調度が全て加算され、出力される加
算数（８ビットのデータ）をシフト回路で４ビットのデ
ータとし、これが等倍表示用の１画素の階調数として記
憶され、表示される。

【００２４】このように階調表示ができるため等倍表示
は上述の実施例における等倍表示に比べ、精彩度に優れ
ており、読み取り時の輝度調整が容易に行える利点があ
る。

【００２５】

【発明の効果】本発明の画像読取装置によれば、読み取
り部のラインセンサより低解像度で画素素子数の少ない
表示装置を用いていながら、必要に応じて全体画像を確
認することができ操作性の向上が図れる。

【図面の簡単な説明】

【図１】本発明の画像読取装置の一実施例の回路構成ブ
ロック図。

【図２】図１の縮小処理回路の構成図。

【図３】本発明の画像読取装置の一実施例における読み
取り画像を４×４のブロックに分割した状態を示す図。

【図４】本発明の画像読取装置の一実施例におけるライ
ンセンサインタフェースからの信号例を示す図。

【図５】本発明の画像読取装置の一実施例における読み
取り動作時の状態図。

【図６】従来の画像読取装置における読み取り動作時の
状態図。

【図７】本発明の画像読取装置の一実施例における縮小
処理回路の動作手順を示す図

【符号の説明】

１ ラインセンサインタフェース ２ 普通表示用メモリ領域 ３ 縮小処理回路 ４ 等倍表示用メモリ領域 ５ 切換回路 ６ 表示装置 ７ 制御回路

フロントページの続き (72)発明者 岩田 浩志 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内 (72)発明者 石田 聡 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 原稿を読み取るイメージセンサと、前記
   イメージセンサで読み込まれた画像情報を記憶するメモ
   リと、該メモリに記憶された画像情報を表示する表示手
   段を備えた画像読取装置において、 前記イメージセンサで読み込まれた画像情報を記憶する
   第１のメモリ領域と、前記イメージセンサで読み込まれ
   た画像情報を前記イメージセンサの読み取り画素ピッチ
   に対する表示装置の表示画素ピッチの割合で縮小する画
   像縮小手段と、該画像縮小手段で縮小された画像情報を
   記憶する第２のメモリ領域を備え、前記各メモリ領域の
   前記表示手段への出力を切り換える画像切換手段を備え
   たことを特徴とする画像読取装置。