JPH0593763A - 電子回路装置の試験方法及び装置 - Google Patents
電子回路装置の試験方法及び装置Info
- Publication number
- JPH0593763A JPH0593763A JP3280687A JP28068791A JPH0593763A JP H0593763 A JPH0593763 A JP H0593763A JP 3280687 A JP3280687 A JP 3280687A JP 28068791 A JP28068791 A JP 28068791A JP H0593763 A JPH0593763 A JP H0593763A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- test
- circuit
- circuits
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title description 4
- 238000010998 test method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ２つの集積回路より成る電子回路装置におい
て、一方の集積回路の試験を、両者を結線させた状態の
ままで、可能にすること。 【構成】 他方の集積回路の出力端に３ステートバッフ
ァを設け、このバッファをハイインピーダンス状態にし
て、両回路の接続線上にテスト信号を印加させて一方の
集積回路の試験を行う。 【効果】 両回路は電気的に結線したままの状態で、一
方の集積回路に直接にテスト信号を印加させての試験が
可能になった。
て、一方の集積回路の試験を、両者を結線させた状態の
ままで、可能にすること。 【構成】 他方の集積回路の出力端に３ステートバッフ
ァを設け、このバッファをハイインピーダンス状態にし
て、両回路の接続線上にテスト信号を印加させて一方の
集積回路の試験を行う。 【効果】 両回路は電気的に結線したままの状態で、一
方の集積回路に直接にテスト信号を印加させての試験が
可能になった。
Description
【０００１】
【産業上の利用分野】本発明は、電気的に接続された一
方の半導体回路のインサーキットを行う電子回路装置の
試験方法及び装置に関する。
方の半導体回路のインサーキットを行う電子回路装置の
試験方法及び装置に関する。
【０００２】
【従来の技術】電子回路装置には、２つの集積回路Ａ、
Ｂを電気的に接続してなるものが多い。例えば、マイク
ロプロセッサと周辺回路、ゲートアレイと印字制御部、
等数多い。こうした装置にあって、両集積回路Ａ、Ｂを
電気的に接続したまま、一方の集積回路Ｂをテストする
インサーキットテスト法が存在する。従来は、両集積回
路Ａ、Ｂの結線中にあっては、両回路を電気的に切離し
ができないため、テスト対象のみの集積回路Ｂにテスト
信号の印加は不可能で、テスト対象でない他方の集積回
路Ａへテスト信号を印加し、この他方の集積回路Ａの出
力を上記一方の集積回路Ｂに印加するとのやり方をと
る。即ち、一方の集積回路Ｂのテストのため、他方の集
積回路Ａを電気的に介在させることが必要であった。
Ｂを電気的に接続してなるものが多い。例えば、マイク
ロプロセッサと周辺回路、ゲートアレイと印字制御部、
等数多い。こうした装置にあって、両集積回路Ａ、Ｂを
電気的に接続したまま、一方の集積回路Ｂをテストする
インサーキットテスト法が存在する。従来は、両集積回
路Ａ、Ｂの結線中にあっては、両回路を電気的に切離し
ができないため、テスト対象のみの集積回路Ｂにテスト
信号の印加は不可能で、テスト対象でない他方の集積回
路Ａへテスト信号を印加し、この他方の集積回路Ａの出
力を上記一方の集積回路Ｂに印加するとのやり方をと
る。即ち、一方の集積回路Ｂのテストのため、他方の集
積回路Ａを電気的に介在させることが必要であった。
【０００３】従来のインサーキットテスト法は、テスト
不用の他方の集積回路Ａを介在させるといった間接的な
方法であり、テストの信頼度に欠ける。また、集積回路
Ｂのテスト信号は集積回路Ａより与えられるが、このテ
スト信号を集積回路Ａから発生するためには集積回路Ａ
への入力信号に工夫が必要であり、従って集積回路Ａが
複雑になればなる程、大幅な工夫を必要としてくる。
不用の他方の集積回路Ａを介在させるといった間接的な
方法であり、テストの信頼度に欠ける。また、集積回路
Ｂのテスト信号は集積回路Ａより与えられるが、このテ
スト信号を集積回路Ａから発生するためには集積回路Ａ
への入力信号に工夫が必要であり、従って集積回路Ａが
複雑になればなる程、大幅な工夫を必要としてくる。
【０００４】この様子を図２に示す。集積回路Ａは、ゲ
ートアレイ／ＬＳＩ／ＡＳＩＣ等の各種の機能を持つも
のとし、集積回路Ｂは周辺回路（プリンタやＣＲＴ等の
駆動回路）であるとした。両集積回路Ａ、Ｂを電気的に
結線したままインサーキットテスト法を実現しようとす
ると、インサーキットテスタよりシミュレーションパタ
ーン信号を印加させることが必要である。図は３つのシ
ミュレーションパターン信号をＰ1、Ｐ2、Ｐ3を別々の
入力端子にそれぞれ加えて、１つのテスト信号Ｓを出力
させるようにした例を示している。このように、１つの
テスト信号Ｓを得るのに、集積回路Ａの内部構成に応じ
たシミュレーションパターンＰ1、Ｐ2、Ｐ3を作って、
これを別々の入力端子に印加する。
ートアレイ／ＬＳＩ／ＡＳＩＣ等の各種の機能を持つも
のとし、集積回路Ｂは周辺回路（プリンタやＣＲＴ等の
駆動回路）であるとした。両集積回路Ａ、Ｂを電気的に
結線したままインサーキットテスト法を実現しようとす
ると、インサーキットテスタよりシミュレーションパタ
ーン信号を印加させることが必要である。図は３つのシ
ミュレーションパターン信号をＰ1、Ｐ2、Ｐ3を別々の
入力端子にそれぞれ加えて、１つのテスト信号Ｓを出力
させるようにした例を示している。このように、１つの
テスト信号Ｓを得るのに、集積回路Ａの内部構成に応じ
たシミュレーションパターンＰ1、Ｐ2、Ｐ3を作って、
これを別々の入力端子に印加する。
【０００５】本発明の目的は、集積回路Ａを通すことな
く、集積回路ＡとＢとを接続したまま、集積回路Ｂに直
接にテスト信号を印加して集積回路Ｂのテストを可能に
する電子回路装置の試験方法及び装置を提供するもので
ある。
く、集積回路ＡとＢとを接続したまま、集積回路Ｂに直
接にテスト信号を印加して集積回路Ｂのテストを可能に
する電子回路装置の試験方法及び装置を提供するもので
ある。
【０００６】
【課題を解決するための手段】本発明は、集積回路Ａの
出力端を出力禁止状態にしてインサーキットテスタより
集積回路Ｂへテスト信号を印加させるようにした（請求
項１）。
出力端を出力禁止状態にしてインサーキットテスタより
集積回路Ｂへテスト信号を印加させるようにした（請求
項１）。
【０００７】更に本発明は、集積回路Ａの出力端に３ス
テートバッファを設けておき、これをハイインピーダン
ス状態に制御して集積回路Ｂへテスト信号を印加させる
ようにした（請求項２）。
テートバッファを設けておき、これをハイインピーダン
ス状態に制御して集積回路Ｂへテスト信号を印加させる
ようにした（請求項２）。
【０００８】
【作用】本発明によれば、集積回路ＡとＢとが電気的に
切離された状態にすることができ、これにより両回路を
結線したままテストを行える（請求項１、２）。
切離された状態にすることができ、これにより両回路を
結線したままテストを行える（請求項１、２）。
【０００９】
【実施例】図１は本発明の試験装置の実施例図である。
本実施例では、集積回路Ａの出力端に３ステートバッフ
ァ１０を設けた点に特徴がある。３ステートバッファ１
０とは、通常の２ステートバッファの機能の他に、入力
端子１に印加する出力イネーブル信号によって、出力端
子を強制的にハイインピーダンス状態にする機能を持
つ、バッファを意味する。ハイインピーダンス状態にな
ることによって集積回路Ａは出力禁止状態、即ち、Ａと
Ｂとが電気的に切離された状態になる。
本実施例では、集積回路Ａの出力端に３ステートバッフ
ァ１０を設けた点に特徴がある。３ステートバッファ１
０とは、通常の２ステートバッファの機能の他に、入力
端子１に印加する出力イネーブル信号によって、出力端
子を強制的にハイインピーダンス状態にする機能を持
つ、バッファを意味する。ハイインピーダンス状態にな
ることによって集積回路Ａは出力禁止状態、即ち、Ａと
Ｂとが電気的に切離された状態になる。
【００１０】テスト時にあっては、入力端子１から出力
イネーブル信号を与えて３ステートバッファ１０をハイ
インピーダンス状態にする。この状態で接続線Ｌ上の一
点にインサーキットテスタＴを接続する。そして、イン
サーキットテスタＴはテスト目的に応じたテスト信号を
発生する。このテスト信号は、集積回路Ｂのみに入力
し、集積回路Ｂのテストを行う。テスト結果は、テスタ
Ｔ内のＣＲＴ等に表示させて評価する。
イネーブル信号を与えて３ステートバッファ１０をハイ
インピーダンス状態にする。この状態で接続線Ｌ上の一
点にインサーキットテスタＴを接続する。そして、イン
サーキットテスタＴはテスト目的に応じたテスト信号を
発生する。このテスト信号は、集積回路Ｂのみに入力
し、集積回路Ｂのテストを行う。テスト結果は、テスタ
Ｔ内のＣＲＴ等に表示させて評価する。
【００１１】本実施例によれば、集積回路ＡとＢとを電
気的に結線したまま、集積回路Ｂのみのテストを行うこ
とができるようになった。この時に必要なものは、３ス
テートバッファ１０と出力イネーブル信号のみであり、
簡単な変更だけで正確なテストを行えるとの利点があ
る。尚、３ステートバッファ１０は一例であり、単なる
電気的なスィッチを設けただけでも目的は達成できる。
また３個以上の集積回路の電子回路装置でも同様に試験
可能である。
気的に結線したまま、集積回路Ｂのみのテストを行うこ
とができるようになった。この時に必要なものは、３ス
テートバッファ１０と出力イネーブル信号のみであり、
簡単な変更だけで正確なテストを行えるとの利点があ
る。尚、３ステートバッファ１０は一例であり、単なる
電気的なスィッチを設けただけでも目的は達成できる。
また３個以上の集積回路の電子回路装置でも同様に試験
可能である。
【００１２】
【発明の効果】本発明によれば、２つの集積回路を持つ
電子回路装置において、両回路を結線したままの状態で
一方の集積回路のみを直接にテストすることができるよ
うになった。
電子回路装置において、両回路を結線したままの状態で
一方の集積回路のみを直接にテストすることができるよ
うになった。
【図１】本発明の試験装置の実施例図である。
【図２】従来の試験装置を示す図である。
Ａ、Ｂ 集積回路 Ｔ インサーキットテスタ Ｌ 接続線 １０ ３ステートバッファ
Claims (2)
- 【請求項１】 第１の集積回路と、該第１の集積回路と
接続線を介して接続する第２の集積回路と、より成る電
子回路装置において、上記第１の集積回路の出力端を出
力禁止状態にし、この状態のもとで上記接続線にインサ
ーキットテスタのテスト信号を印加して第２の集積回路
の試験を行う電子回路装置の試験方法。 - 【請求項２】 第１の集積回路と、該第１の集積回路と
接続線を介して接続する第２の集積回路と、上記第１の
集積回路の出力端に設けた３ステートバッファと、より
成る電子回路装置において、試験時に該バッファをハイ
インピーダンスにする制御手段と、該ハイインピーダン
ス状態で上記接続線に接続され、上記第２の集積回路に
テスト信号を印加するインサーキットテスタと、より成
る電子回路装置の試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3280687A JPH0593763A (ja) | 1991-10-01 | 1991-10-01 | 電子回路装置の試験方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3280687A JPH0593763A (ja) | 1991-10-01 | 1991-10-01 | 電子回路装置の試験方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0593763A true JPH0593763A (ja) | 1993-04-16 |
Family
ID=17628543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3280687A Pending JPH0593763A (ja) | 1991-10-01 | 1991-10-01 | 電子回路装置の試験方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0593763A (ja) |
-
1991
- 1991-10-01 JP JP3280687A patent/JPH0593763A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05256911A (ja) | 集積回路の入力および出力の電気パラメータの試験方法 | |
| JPH0593763A (ja) | 電子回路装置の試験方法及び装置 | |
| US7409615B2 (en) | Test apparatus and test method | |
| JPH07159493A (ja) | 半導体デバイスの検査方法 | |
| KR930006962B1 (ko) | 반도체 시험방법 | |
| JPH05190637A (ja) | 半導体集積回路の試験方法 | |
| US6411115B2 (en) | Apparatus for testing a semiconductor and process for the same | |
| JP3215600B2 (ja) | Ｉｃ試験装置 | |
| JPS6217727Y2 (ja) | ||
| JPH11264856A (ja) | 試験用抵抗回路を備えた終端抵抗回路および終端抵抗回路の試験方法 | |
| JP2624129B2 (ja) | 多ピン半導体集積回路の検査装置 | |
| JP2942353B2 (ja) | 半導体装置のテスト方法およびテスト回路 | |
| JP3025551B2 (ja) | 直流特性試験回路 | |
| JPH06265594A (ja) | Ｉｃ試験装置 | |
| JPH09101330A (ja) | プルアップ抵抗及びプルダウン抵抗の自動試験器 | |
| KR100483747B1 (ko) | 반도체 시험장치 | |
| JPH1164435A (ja) | 半導体試験装置 | |
| JP2001004706A (ja) | 半田不良検査方法 | |
| JPH06244343A (ja) | 半導体チップ実装装置 | |
| JPS596553A (ja) | 論理回路 | |
| JPH112661A (ja) | 半導体集積回路装置及びその試験方法 | |
| JPH0572296A (ja) | 半導体集積回路 | |
| JP2002311103A (ja) | 試験用コネクタを備えた電子回路ユニット | |
| JPH07122654B2 (ja) | 電子回路の試験方法 | |
| JPH10275835A (ja) | ウエハ検査装置 |