JPH0594547A - マイクロプロセツサ - Google Patents

Abstract

(57)【要約】 【目的】 Ｉ／Ｏ番地を特定するアドレスバスとメモリ
番地を特定するアドレスバスを別々にし、一方で障害が
発生しても他方に影響を及ぼさないようにする。 【構成】 アドレス制御部１の後にアドレスバス切り替
え部４を設け、命令デコード部２でデコードした命令が
Ｉ／Ｏ命令であったならば、命令デコード部２がアドレ
スバス切り替え部４に対して状態信号５を発生し、アド
レスバスをＩ／Ｏ専用アドレスバス６とメモリアクセス
専用アドレスバス７とに切り替える。 【効果】 障害が発生したような場合、Ｉ／Ｏ関係で障
害が発生したか、メモリアクセス関係で障害が発生した
かの切り分けが容易である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロプロセッサに関
し、特に外部周辺装置の制御機構を有するマイクロプロ
セッサに関する。

【０００２】

【従来の技術】従来のマイクロプロセッサにおいては、
メモリアクセスを行う際に、そのメモリ番地を特定する
ために必要となるアドレスバスと、そのマイクロプロセ
ッサに接続されている周辺機器へのＩ／Ｏ番地を特定す
るアドレスバスとが全く同じものである。従って、周辺
装置を制御する場合においては、アドレスバスがメモリ
番地を示しているのか、Ｉ／Ｏ番地を示しているのかを
現わす信号を参照して、どちらであるかを決定するよう
な回路構成が必要である。

【０００３】

【発明が解決しようとする課題】上述したように従来の
マイクロプロセッサは、メモリ番地を特定するアドレス
バスと、Ｉ／Ｏ番地を特定するアドレスバスとが同じも
のであるため、回路上で何らかの障害が発生した場合に
は、Ｉ／Ｏ関係で障害が発生しているにも拘らず、メモ
リ関係にまで障害が波及するという欠点がある。

【０００４】本発明の目的は、前記課題を解決したマイ
クロプロセッサを提供することにある。

【０００５】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係るマイクロプロセッサにおいては、メモ
リアクセス専用アドレスバスとＩ／Ｏ制御専用アドレス
バスとを有し、別々に制御するようにしたものである。

【０００６】また、デコードした命令がＩ／Ｏ命令であ
ったならば、アドレスバスをＩ／Ｏ専用アドレスバスと
メモリアクセス専用アドレスバスとに切り替えるように
したものである。

【０００７】

【作用】本発明では、Ｉ／Ｏ制御用のアドレスバスとメ
モリアクセス用のアドレスバスとを分離し、それぞれを
別々に制御を行うものである。

【０００８】

【実施例】次に、本発明について図面を参照して説明す
る。

【０００９】図１は、本発明の一実施例を示すブロック
図である。図１において、１はアドレス制御部、２は命
令デコード部、３は命令実行部、３はアドレスバス切り
替え部、５は状態信号、６はＩ／Ｏ制御専用アドレスバ
ス、７はメモリアクセス専用アドレスバス、８は命令実
行終了信号である。

【００１０】状態信号５は命令デコード部２から出力さ
れ、アドレスバス切り替え部４へ入力されると同時にマ
イクロプロセッサ外へ出力されている。

【００１１】命令実行終了信号８は、命令実行部３から
出力されアドレスバス切り替え部４へ入力されている。

【００１２】図１でマイクロプロセッサは、命令デコー
ドサイクルに入り、命令デコード部２でデコードすべき
命令がＩ／Ｏ制御命令であることを認識する。状態信号
５は、Ｉ／Ｏ制御命令であることを認識した場合にはロ
ーレベルとなり、それ以外の命令ならばハイレベルであ
る。またこの信号はマイクロプロセッサ外にも伝えられ
る。周辺装置は、この信号によってＩ／Ｏ命令の実行を
知ることが可能である。

【００１３】命令デコード部２においてデコードすべき
命令がＩ／Ｏ制御命令であることを認識すると、状態信
号５をローレベルとする。状態信号５はアドレスバス切
り替え部４へ入力され、この信号に基づいてアドレスバ
ス切り替え部４はアドレス制御部１に入力または出力さ
れるアドレスバスを、Ｉ／Ｏ専用アドレスバス６とメモ
リアクセス専用アドレスバス７とに切り替える。

【００１４】命令実行部１においてＩ／Ｏ制御命令が実
行され、これが終了すると、命令実行終了信号８が出力
され、この信号によって命令デコード部２は状態信号５
をハイレベルとする。この状態でアドレスバス切り替え
部４はメモリアクセス専用アドレスバス７へアドレスバ
スを切り替える。

【００１５】アドレスバス切り替え部４は、信号状態の
保持機能を有しており、この機能によって切り替え以前
のＩ／Ｏ制御専用アドレスバス６あるいはメモリアクセ
ス専用アドレスバス７の状態を保持している。このよう
にしてアドレスバス切り替え部４がアドレスバスを切り
替えても、有効ではない方のアドレスバスに接続されて
いるメモリあるいは周辺装置に対して、アドレスバスが
ハイインピーダンスになってしまうという影響を防ぐ。

【００１６】

【発明の効果】本発明により、マイクロプロセッサの周
辺装置へのアドレスバスとメモリへのアドレスバスとは
分離され、周辺装置で発生した障害の影響がメモリアク
セスへ影響して二次障害が発生してしまうのを防ぐこと
が可能である。また、障害発生時においては、その障害
状況によって障害箇所の特定が容易であるといった効果
がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示す構成図である。

【符号の説明】 １ アドレス制御部 ２ 命令デコード部 ３ 命令実行部 ４ アドレスバス切り替え部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 メモリアクセス専用アドレスバスとＩ／
   Ｏ制御専用アドレスバスとを有し、別々に制御するよう
   にしたことを特徴とするマイクロプロセッサ。
2. 【請求項２】 デコードした命令がＩ／Ｏ命令であった
   ならば、アドレスバスをＩ／Ｏ専用アドレスバスとメモ
   リアクセス専用アドレスバスとに切り替えるようにした
   ことを特徴とする請求項１に記載のマイクロプロセッ
   サ。