JPH0594963A - 集積回路の種々の厚さの耐火性金属シリサイド層を形成する方法 - Google Patents
集積回路の種々の厚さの耐火性金属シリサイド層を形成する方法Info
- Publication number
- JPH0594963A JPH0594963A JP3151873A JP15187391A JPH0594963A JP H0594963 A JPH0594963 A JP H0594963A JP 3151873 A JP3151873 A JP 3151873A JP 15187391 A JP15187391 A JP 15187391A JP H0594963 A JPH0594963 A JP H0594963A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- refractory metal
- silicide
- substrate
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
- H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
- H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
- H10D64/0131—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional conductive layer comprising a silicide layer formed by the silicidation reaction between the layer of silicon with a metal layer which is not formed by metal implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01326—Aspects related to lithography, isolation or planarisation of the conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
- H10P76/2041—Photolithographic processes
- H10P76/2043—Photolithographic processes using an anti-reflective coating
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 種々の厚さ及び／又は種々の反応性金属から
なりうる層である反応性金属シリサイド層をシリコン基
板上の２つの間隔をおいた場所に形成する方法を提供す
る。 【構成】 シリコン基板１０上に二酸化窒素層、ポリシ
リコン層１６、耐火性金属層及び非反射性材料層を形成
する。通常のフォトレジスト技術により、チタン窒化
物、チタン及びポリシリコンを型取ってつくり、チタン
を接触しているポリシリコンと反応させてチタンシリサ
イド３０を形成する。シリコン基板１０の上の二酸化珪
素１４の一部はその後除去して、露出した基板１０にイ
オン移植してソース／ドレン領域２７を形成する。耐火
性金属の第２層はソース／ドレン領域２７上、及びチタ
ン窒化物又は最初にチタン窒化物を除去することにより
形成した第１の形成済みのシリサイド３０上に堆積させ
る。耐火性金属の第２層は、ソース／ドレン領域２７で
耐火性金属と反応させて耐火性金属シリサイドを形成
し、その後未反応耐火性金属を除去する。
なりうる層である反応性金属シリサイド層をシリコン基
板上の２つの間隔をおいた場所に形成する方法を提供す
る。 【構成】 シリコン基板１０上に二酸化窒素層、ポリシ
リコン層１６、耐火性金属層及び非反射性材料層を形成
する。通常のフォトレジスト技術により、チタン窒化
物、チタン及びポリシリコンを型取ってつくり、チタン
を接触しているポリシリコンと反応させてチタンシリサ
イド３０を形成する。シリコン基板１０の上の二酸化珪
素１４の一部はその後除去して、露出した基板１０にイ
オン移植してソース／ドレン領域２７を形成する。耐火
性金属の第２層はソース／ドレン領域２７上、及びチタ
ン窒化物又は最初にチタン窒化物を除去することにより
形成した第１の形成済みのシリサイド３０上に堆積させ
る。耐火性金属の第２層は、ソース／ドレン領域２７で
耐火性金属と反応させて耐火性金属シリサイドを形成
し、その後未反応耐火性金属を除去する。
Description
【０００１】
【産業上の利用分野】本発明は、一般に集積回路の製造
に関し、より詳細には、種々の材料又は種々の厚さから
なる耐火性金属シリサイドの単ＭＯＳ集積回路に製造す
る技術に関する。
に関し、より詳細には、種々の材料又は種々の厚さから
なる耐火性金属シリサイドの単ＭＯＳ集積回路に製造す
る技術に関する。
【０００２】
【従来の技術】耐火性金属シリサイド、特にチタンシリ
サイドの使用は、非常に大きいスケールの集積回路（Ｖ
ＬＳＩ）において広く受け入れられるようになってきつ
つある。耐火性金属シリサイドはシリコンより良好な導
電率を有し、その結果、ゲート及び他の相互連結に望ま
しいばかりでなく更に装置のソース／ドレン領域として
も望ましくなる。
サイドの使用は、非常に大きいスケールの集積回路（Ｖ
ＬＳＩ）において広く受け入れられるようになってきつ
つある。耐火性金属シリサイドはシリコンより良好な導
電率を有し、その結果、ゲート及び他の相互連結に望ま
しいばかりでなく更に装置のソース／ドレン領域として
も望ましくなる。
【０００３】シリサイドの単ＭＯＳ ＶＬＳＩ集積回路
の形成において、ゲート電極は、シリサイドを使用する
ことによる十分な利益を得るためには、比較的厚い方が
望ましいが、一方、同時に、ソース／ドレン領域のシリ
サイドの厚さはドーピングした（dopped）領域下に延長
しないように、すなわち、電流が過剰に漏れる可能性を
増大させるドーピングした領域を”パンチスルー”しな
いように、十分に薄い必要がある。更に、いくつかの場
合には、異なる金属シリサイドをソース／ドレン領域よ
りゲートに有することが望ましい場合がある。したがっ
て、比較的厚い高導電率のシリサイド又は同様な高導電
率材料であって同時にソース／ドレン領域のシリサイド
の厚さを制限する材料をゲート電極上に形成して、ドー
ピングした領域を”パンチスルー”しないでそして更に
種々の場所で種々のシリサイドに備える方法を提供する
ことが望ましい。
の形成において、ゲート電極は、シリサイドを使用する
ことによる十分な利益を得るためには、比較的厚い方が
望ましいが、一方、同時に、ソース／ドレン領域のシリ
サイドの厚さはドーピングした（dopped）領域下に延長
しないように、すなわち、電流が過剰に漏れる可能性を
増大させるドーピングした領域を”パンチスルー”しな
いように、十分に薄い必要がある。更に、いくつかの場
合には、異なる金属シリサイドをソース／ドレン領域よ
りゲートに有することが望ましい場合がある。したがっ
て、比較的厚い高導電率のシリサイド又は同様な高導電
率材料であって同時にソース／ドレン領域のシリサイド
の厚さを制限する材料をゲート電極上に形成して、ドー
ピングした領域を”パンチスルー”しないでそして更に
種々の場所で種々のシリサイドに備える方法を提供する
ことが望ましい。
【０００４】このような種々の厚さを提供するアプロー
チの１つは、テキサスインスツルメント会社（Texas In
struments,Incorporated）が譲り受けた米国特許第４，
５８７，７１８号の明細書に詳述されている。この特許
においては、問題を認識している一方で、線幅の厳格な
制御を考慮しない技術を利用しており、そして更に、集
積回路のチップの特性に悪影響を及ぼすことなく加工の
際に正確且つ効果的に除去することが困難な材料を利用
する。更に、これらの材料は、実験容量はライン回路に
おいて妥協をしている。
チの１つは、テキサスインスツルメント会社（Texas In
struments,Incorporated）が譲り受けた米国特許第４，
５８７，７１８号の明細書に詳述されている。この特許
においては、問題を認識している一方で、線幅の厳格な
制御を考慮しない技術を利用しており、そして更に、集
積回路のチップの特性に悪影響を及ぼすことなく加工の
際に正確且つ効果的に除去することが困難な材料を利用
する。更に、これらの材料は、実験容量はライン回路に
おいて妥協をしている。
【０００５】他の関連する引例には、フェアチャイルド
会社（Fairchild Corporation）が譲受人の米国特許第
４，６４０，００４号明細書、テキサスインスツルメン
ト会社が譲受人の米国特許第４，７４６，２１９号明細
書、テキサスインスツルメント会社が譲受人の米国特許
第４，６９０，７３０号明細書、１９８５年（１２月１
−４日）のインターナショナルエレクトロンデバイスミ
ーティング（International ElectronDevices Meeting)
の第２７９乃至第２８７頁のモーガン（Morgan）らの著
した技術論文「窒素中の急速焼きなましによるチタン窒
化物／シリサイド二層の形成（Formation of TitaniumN
itride/SilicideBilayers by Rapid Thermal Anneal In
Nitrogen)、アプリケーションフィジックス（Appl. Ph
ys. Lett.）５０巻２２号（１９８７年６月１日）の１
５９８−１６００頁のクー（ＫＵ）らの著した「サブミ
クロンの装置に適用するための安定な自己整列したＴｉ
ＮｘＯｙ／ＴｉＳｉ2の接触形成（Stable Self-Aligned
TiNxOy/TiSi2 Contact Formation）、ＩＥＤＭ８５（１
９８５）の２０８−２１０頁のカネコ（Ｈ．Ｋａｎｅｋ
ｏ）らの著した「自己整列したシリサイドの窒化（サニ
サイド）による新規なサブミクロンＭＯＳ装置（Novel
Submicron MOSDevices by Self-Aligned Nitridation o
f Silicide (Sanicide））、モトローラが譲受人の米国
特許第４，６１９０３８号明細書、Societe pour d'Etu
de etla Fabrication de Circuits Integres Speciaux
EFCSが譲受人の米国特許明細書第４，５９３，４５４号
明細書、モトローラが譲受人の第４，６０５，９４７号
明細書、ＩＢＭが譲受人の米国特許明細書第４，１２
８，６７０号明細書がある。更に、日本の公告公報第６
２−１０４１７４号（１９８７年５月１４日）（Nippon
Texas Instruments K.K.に譲渡）を見られたい。
会社（Fairchild Corporation）が譲受人の米国特許第
４，６４０，００４号明細書、テキサスインスツルメン
ト会社が譲受人の米国特許第４，７４６，２１９号明細
書、テキサスインスツルメント会社が譲受人の米国特許
第４，６９０，７３０号明細書、１９８５年（１２月１
−４日）のインターナショナルエレクトロンデバイスミ
ーティング（International ElectronDevices Meeting)
の第２７９乃至第２８７頁のモーガン（Morgan）らの著
した技術論文「窒素中の急速焼きなましによるチタン窒
化物／シリサイド二層の形成（Formation of TitaniumN
itride/SilicideBilayers by Rapid Thermal Anneal In
Nitrogen)、アプリケーションフィジックス（Appl. Ph
ys. Lett.）５０巻２２号（１９８７年６月１日）の１
５９８−１６００頁のクー（ＫＵ）らの著した「サブミ
クロンの装置に適用するための安定な自己整列したＴｉ
ＮｘＯｙ／ＴｉＳｉ2の接触形成（Stable Self-Aligned
TiNxOy/TiSi2 Contact Formation）、ＩＥＤＭ８５（１
９８５）の２０８−２１０頁のカネコ（Ｈ．Ｋａｎｅｋ
ｏ）らの著した「自己整列したシリサイドの窒化（サニ
サイド）による新規なサブミクロンＭＯＳ装置（Novel
Submicron MOSDevices by Self-Aligned Nitridation o
f Silicide (Sanicide））、モトローラが譲受人の米国
特許第４，６１９０３８号明細書、Societe pour d'Etu
de etla Fabrication de Circuits Integres Speciaux
EFCSが譲受人の米国特許明細書第４，５９３，４５４号
明細書、モトローラが譲受人の第４，６０５，９４７号
明細書、ＩＢＭが譲受人の米国特許明細書第４，１２
８，６７０号明細書がある。更に、日本の公告公報第６
２−１０４１７４号（１９８７年５月１４日）（Nippon
Texas Instruments K.K.に譲渡）を見られたい。
【０００６】
【発明が解決しようとする課題】本発明によれば、集積
回路の間隔をおいた２つの領域に種々のシリサイド又は
種々の厚さの耐火性金属シリサイド層を有する集積回路
を形成する方法を提供する。
回路の間隔をおいた２つの領域に種々のシリサイド又は
種々の厚さの耐火性金属シリサイド層を有する集積回路
を形成する方法を提供する。
【０００７】
【課題を解決するための手段】方法は、二酸化珪素層を
シリコン基板ウェファー上に形成し、次に、ポリシリコ
ン層を二酸化珪素層上に堆積させる工程を含む。耐火性
金属層をポリシリコン上に形成し、更に、本質的に非反
射性材料、好ましくは、チタン窒化物の層を耐火性金属
層上に形成する。ポリシリコン、耐火性金属及び非反射
性材料の層は本技術分野でよく知られた技術によって型
取ってつくる。集積回路を加熱して、耐火性金属とポリ
シリコンが接触する場所、好ましくは、加工においてこ
の地点で、耐火性金属と型取ってつくったポリシリコン
層を反応させる。しかし、加工においては、例えば、型
取り工程の前には、他の場所でもなされうる。二酸化珪
素層を基板の露出した表面上に形成し、更に、ポリシリ
コン層を型取ってつくる。その後に、二酸化珪素の一部
を基板及びポリシリコンの型取ってつくった表面から本
技術分野でよく知られた技術によって除去する。最後
に、第２の耐火性金属を基板及び型取ってつくったポリ
シリコン層上に形成する。ウェファーを再び加熱して、
金属シリサイドを拡散領域に形成する。未反応の金属
は、その後、全て、ウェファーから除去する。
シリコン基板ウェファー上に形成し、次に、ポリシリコ
ン層を二酸化珪素層上に堆積させる工程を含む。耐火性
金属層をポリシリコン上に形成し、更に、本質的に非反
射性材料、好ましくは、チタン窒化物の層を耐火性金属
層上に形成する。ポリシリコン、耐火性金属及び非反射
性材料の層は本技術分野でよく知られた技術によって型
取ってつくる。集積回路を加熱して、耐火性金属とポリ
シリコンが接触する場所、好ましくは、加工においてこ
の地点で、耐火性金属と型取ってつくったポリシリコン
層を反応させる。しかし、加工においては、例えば、型
取り工程の前には、他の場所でもなされうる。二酸化珪
素層を基板の露出した表面上に形成し、更に、ポリシリ
コン層を型取ってつくる。その後に、二酸化珪素の一部
を基板及びポリシリコンの型取ってつくった表面から本
技術分野でよく知られた技術によって除去する。最後
に、第２の耐火性金属を基板及び型取ってつくったポリ
シリコン層上に形成する。ウェファーを再び加熱して、
金属シリサイドを拡散領域に形成する。未反応の金属
は、その後、全て、ウェファーから除去する。
【０００８】ここで、図１に言及すると、シリコン結晶
基板（１０）を示している。基板（１０）は通常の方法
でその上で成長させた凹所にある酸化物（recessed oxi
de）（ＲＯＸ）（１２）領域を有する。二酸化珪素薄層
（例えば、数百Åの厚さの層）（１４）を基板（１０）
の上に形成する。二酸化珪素層（１４）は約９００℃で
熱的に成長させる、又は、堆積させることができる。同
様に、二酸化珪素よりむしろ、シリコンオキシニトリ
ド、更に他の誘電性材料を使用する。二酸化珪素又はシ
リコンオキシニトリドをゲート誘電体として使用する。
基板（１０）を示している。基板（１０）は通常の方法
でその上で成長させた凹所にある酸化物（recessed oxi
de）（ＲＯＸ）（１２）領域を有する。二酸化珪素薄層
（例えば、数百Åの厚さの層）（１４）を基板（１０）
の上に形成する。二酸化珪素層（１４）は約９００℃で
熱的に成長させる、又は、堆積させることができる。同
様に、二酸化珪素よりむしろ、シリコンオキシニトリ
ド、更に他の誘電性材料を使用する。二酸化珪素又はシ
リコンオキシニトリドをゲート誘電体として使用する。
【０００９】二酸化珪素層（１４）及び凹所にある酸化
物（１２）の層の上に、ポリシリコン層（１６）を形成
する。ポリシリコン（１６）を典型的には低圧力の化学
蒸着（ＬＰＣＶＤ）によって数千Åの厚さまで堆積す
る。これは、約７００℃で望ましい厚さ、通常は約２０
００−６０００Åのものを生ぜしめるのに十分な時間行
う。この点までのこれらの方法は、一般的なものであ
り、本技術分野でよく知られている。
物（１２）の層の上に、ポリシリコン層（１６）を形成
する。ポリシリコン（１６）を典型的には低圧力の化学
蒸着（ＬＰＣＶＤ）によって数千Åの厚さまで堆積す
る。これは、約７００℃で望ましい厚さ、通常は約２０
００−６０００Åのものを生ぜしめるのに十分な時間行
う。この点までのこれらの方法は、一般的なものであ
り、本技術分野でよく知られている。
【００１０】これから、図２に言及すると、後にポリシ
リコンを用いてシリサイドを形成しうる耐火性金属、好
ましくはチタンの層を、ポリシリコン（１６）上に形成
する。このチタン層は、後にゲート電極を形成しうる下
層のポリシリコン層と反応するのに十分な厚さに堆積す
る。典型的には、チタンの厚さは、約２００−１５００
Åとなるであろう。耐火性金属がチタンの場合には、マ
グネトロンスパッターリング又は蒸着のいずれかの技術
によって堆積させることができる。スパッターリングを
用いる場合には、以下のプロセスに従って堆積する。チ
タンは、３２ｓｃｃｍのＡｒを使用する単ウェファーシ
ステムでスパッターリングする。室の圧力は４ｍＴの圧
力まで落とす。３ｋＷの電力をターゲットに加える。時
間を調整して、望ましい又は所定の厚さまで与える。
リコンを用いてシリサイドを形成しうる耐火性金属、好
ましくはチタンの層を、ポリシリコン（１６）上に形成
する。このチタン層は、後にゲート電極を形成しうる下
層のポリシリコン層と反応するのに十分な厚さに堆積す
る。典型的には、チタンの厚さは、約２００−１５００
Åとなるであろう。耐火性金属がチタンの場合には、マ
グネトロンスパッターリング又は蒸着のいずれかの技術
によって堆積させることができる。スパッターリングを
用いる場合には、以下のプロセスに従って堆積する。チ
タンは、３２ｓｃｃｍのＡｒを使用する単ウェファーシ
ステムでスパッターリングする。室の圧力は４ｍＴの圧
力まで落とす。３ｋＷの電力をターゲットに加える。時
間を調整して、望ましい又は所定の厚さまで与える。
【００１１】チタンは非常に反射性の金属であるので、
ファトレジストを直接チタン上に施したならば、その場
合には下層の表面に不規則な又は曲線があるときには、
ファトリソグラフィー法による均一な線幅を提供する点
において問題に遭遇するであろう。これは、ファトレジ
ストを露出させるのに使用する放射線がファトレジスト
を通過して下層の材料にまで至るからであり、もし下層
の材料が反射性であるならばこの放射線は反射するであ
ろう、更に、ある角度で反射するならば不規則性及び不
均一な表面のために、線幅は、ある角度において反射し
た放射線によるファトレジスト材料の望ましくない又は
意図していない露出のために、不均一となるであろう。
それ故、非反射性材料又は放射線吸収材料（２０）を耐
火性材料（１８）上に施す。好適な非反射性材料はチタ
ン窒化物である。それは、使用する材料と適合し、更
に、自身が導電性材料であり、多くの有利な点を有して
いるからである。チタン窒化物は、公知の反応性スパッ
ターリング技術を使用するマグネトロンスパッターリン
グシステムで現場で堆積することができる。しかしなが
ら、チタン窒化物よりむしろ他の市販されている非反射
性材料を使用することができる。
ファトレジストを直接チタン上に施したならば、その場
合には下層の表面に不規則な又は曲線があるときには、
ファトリソグラフィー法による均一な線幅を提供する点
において問題に遭遇するであろう。これは、ファトレジ
ストを露出させるのに使用する放射線がファトレジスト
を通過して下層の材料にまで至るからであり、もし下層
の材料が反射性であるならばこの放射線は反射するであ
ろう、更に、ある角度で反射するならば不規則性及び不
均一な表面のために、線幅は、ある角度において反射し
た放射線によるファトレジスト材料の望ましくない又は
意図していない露出のために、不均一となるであろう。
それ故、非反射性材料又は放射線吸収材料（２０）を耐
火性材料（１８）上に施す。好適な非反射性材料はチタ
ン窒化物である。それは、使用する材料と適合し、更
に、自身が導電性材料であり、多くの有利な点を有して
いるからである。チタン窒化物は、公知の反応性スパッ
ターリング技術を使用するマグネトロンスパッターリン
グシステムで現場で堆積することができる。しかしなが
ら、チタン窒化物よりむしろ他の市販されている非反射
性材料を使用することができる。
【００１２】公知の一般的なプロセスによって任意の適
切なファトレジスト層（２２）をチタン窒化物（２０）
上に施して、図２に示す構造となる。その後、ファトレ
ジスト材料を、一般的なファトリソグラフィーのやり方
に従って、像の通りに露出してその後現像する。露出し
た層の下層のチタン窒化物（２０）、チタン（１８）及
びポリシリコン（１６）をエッチングストップとして作
用する二酸化珪素層（１４）を使用して反応性イオンエ
ッチングする（ion reactive etched）。４０ｓｃｃｍ
のＢＣｌ3を２０ｍＴの圧力で使用する３分工程がエッ
チングを開始する。ＤＣバイアスは２００Ｖで一定に保
持する。７５０Ｗを９０ｓｃｃｍのＨＣｌと３０ｓｃｃ
ｍのＣｌを使用する１５ｍＴの第２工程用に使用する。
最終工程において、ガス圧力は−２１５Ｖの一定のＤＣ
バイアスにセットした電源を使用して１０ｍＴまで落と
す。最終工程に使用する混合ガスは１０ｓｃｃｍの
Ｏ2、５０ｓｃｃｍのＡｒ及び５０ｓｃｃｍのＨＣｌで
ある。これにより、図３に示す構造になるであろう。
切なファトレジスト層（２２）をチタン窒化物（２０）
上に施して、図２に示す構造となる。その後、ファトレ
ジスト材料を、一般的なファトリソグラフィーのやり方
に従って、像の通りに露出してその後現像する。露出し
た層の下層のチタン窒化物（２０）、チタン（１８）及
びポリシリコン（１６）をエッチングストップとして作
用する二酸化珪素層（１４）を使用して反応性イオンエ
ッチングする（ion reactive etched）。４０ｓｃｃｍ
のＢＣｌ3を２０ｍＴの圧力で使用する３分工程がエッ
チングを開始する。ＤＣバイアスは２００Ｖで一定に保
持する。７５０Ｗを９０ｓｃｃｍのＨＣｌと３０ｓｃｃ
ｍのＣｌを使用する１５ｍＴの第２工程用に使用する。
最終工程において、ガス圧力は−２１５Ｖの一定のＤＣ
バイアスにセットした電源を使用して１０ｍＴまで落と
す。最終工程に使用する混合ガスは１０ｓｃｃｍの
Ｏ2、５０ｓｃｃｍのＡｒ及び５０ｓｃｃｍのＨＣｌで
ある。これにより、図３に示す構造になるであろう。
【００１３】この段階で、残りのファトレジスト（２
２）は一般的な技術によって剥ぎ取る。好適な方法にお
いては、”ダウンストリーム（down stream）”単ウェ
ファーアッシュ工具をファトレジストを剥ぎ取るのに使
用する。５ ｌ／ｍｉｎのＯ2は３００Ｃで室中へ流れ
込む。４．５Ｔｏｒｒにおける５５０Ｗの電力は、十分
な反応体を生ぜしめ、約７５秒でレジストを剥ぎ取る。
集積回路を加熱して、耐火性金属シリサイドを耐火性金
属（１８）とポリシリコン（１６）の境界で形成する。
耐火性金属がチタンであるような好適な実施態様におい
ては、加熱はシリサイドを形成するのに十分な時間だけ
約６７５℃で行うことができる。結果として得たこのシ
リサイドの構造は、図４に示されており、シリサイドは
符号２４によって指し示されている。シリサイドの形成
は本プロセスのこの段階で行われるのが好ましいが、望
むならばプロセスの後半で又はプロセスのより早い段階
で、更には、ファトレジストを施す前に行うこともでき
る。
２）は一般的な技術によって剥ぎ取る。好適な方法にお
いては、”ダウンストリーム（down stream）”単ウェ
ファーアッシュ工具をファトレジストを剥ぎ取るのに使
用する。５ ｌ／ｍｉｎのＯ2は３００Ｃで室中へ流れ
込む。４．５Ｔｏｒｒにおける５５０Ｗの電力は、十分
な反応体を生ぜしめ、約７５秒でレジストを剥ぎ取る。
集積回路を加熱して、耐火性金属シリサイドを耐火性金
属（１８）とポリシリコン（１６）の境界で形成する。
耐火性金属がチタンであるような好適な実施態様におい
ては、加熱はシリサイドを形成するのに十分な時間だけ
約６７５℃で行うことができる。結果として得たこのシ
リサイドの構造は、図４に示されており、シリサイドは
符号２４によって指し示されている。シリサイドの形成
は本プロセスのこの段階で行われるのが好ましいが、望
むならばプロセスの後半で又はプロセスのより早い段階
で、更には、ファトレジストを施す前に行うこともでき
る。
【００１４】二酸化珪素層（２６）を、その後、任意の
一般的な方法に従って基板全体の上に堆積する。好適な
方法においては、二酸化珪素の２４０ｎｍの厚さの被膜
を、キャリヤーガスとして窒素を使用して炉中で７００
℃でＴＥＯＳ（テトラエトキシシラン）を使用して堆積
する。これにより、図５に示す構造になる。（シリコン
オキシニトリドのような他の誘電性材料を同様に使用す
ることができる。）二酸化珪素（２６）は、その後、非
常に異方性のエッチで反応性イオンエッチングして酸化
物をチタン酸化物（２０）の水平面及び基板ウェファー
（１０）の水平面から除去する。しかし、図６に示され
るように、シリサイド電極（２４）の周囲の側壁として
二酸化珪素は残しておく。このエッチング用にバッチ工
具を使用するのが好ましい。１１５ｓｃｃｍのＯ2と共
に１３０ｓｃｃｍのＣＨＦ3が室に流れ込んで、３５ｍ
Ｔまで落とす。１２００Ｗを約７分加える。側壁に”オ
ーバーエッチ”がある程度あることが分かる。ソース及
びドレン領域（２７）を生ぜしめるためのイオン侵入
（ion implantation）を、この時点で本技術分野でよく
知られた技術によって成し遂げる。二酸化珪素ゲートの
側壁”スペーサー”は、ゲートとソース／ドレン領域の
間に電離を与える。加工のこの時点において、追加的な
シリサイドをソース／ドレン領域（２７）上に形成す
る。ソース／ドレン領域（２７）の形成は、ゲート電極
になりうるポリシリコン上にシリサイド（２４）の形成
とは関係ない。次にソース／ドレン領域（２７）におけ
るシリサイドを形成することについて幾つかの種々の手
順がある。
一般的な方法に従って基板全体の上に堆積する。好適な
方法においては、二酸化珪素の２４０ｎｍの厚さの被膜
を、キャリヤーガスとして窒素を使用して炉中で７００
℃でＴＥＯＳ（テトラエトキシシラン）を使用して堆積
する。これにより、図５に示す構造になる。（シリコン
オキシニトリドのような他の誘電性材料を同様に使用す
ることができる。）二酸化珪素（２６）は、その後、非
常に異方性のエッチで反応性イオンエッチングして酸化
物をチタン酸化物（２０）の水平面及び基板ウェファー
（１０）の水平面から除去する。しかし、図６に示され
るように、シリサイド電極（２４）の周囲の側壁として
二酸化珪素は残しておく。このエッチング用にバッチ工
具を使用するのが好ましい。１１５ｓｃｃｍのＯ2と共
に１３０ｓｃｃｍのＣＨＦ3が室に流れ込んで、３５ｍ
Ｔまで落とす。１２００Ｗを約７分加える。側壁に”オ
ーバーエッチ”がある程度あることが分かる。ソース及
びドレン領域（２７）を生ぜしめるためのイオン侵入
（ion implantation）を、この時点で本技術分野でよく
知られた技術によって成し遂げる。二酸化珪素ゲートの
側壁”スペーサー”は、ゲートとソース／ドレン領域の
間に電離を与える。加工のこの時点において、追加的な
シリサイドをソース／ドレン領域（２７）上に形成す
る。ソース／ドレン領域（２７）の形成は、ゲート電極
になりうるポリシリコン上にシリサイド（２４）の形成
とは関係ない。次にソース／ドレン領域（２７）におけ
るシリサイドを形成することについて幾つかの種々の手
順がある。
【００１５】ある技術においては、チタン窒化物（２
０）をシリサイド電極（２４）の頂部に残すことがで
き、且つ、耐火性金属層（２８）を基板上の侵入した又
はドーピングした領域（２７）に形成する。これは、シ
リサイド（２４）を形成するのに使用したものと同じ耐
火性材料でもよく、実際、本方法の有利な点の１つは、
ソース／ドレン領域（２７）で形成できるシリサイドは
ゲート電極（２４）で形成できるものと異なることであ
る。この実施態様のために、回路全体上にチタン層（２
８）を堆積するかのように詳述されるであろう。これ
は、前に詳述されたようにスバッターリングする。時間
は望ましい又は所定の厚さを与えるように調整する。堆
積するチタン（２８）の量は、後の加熱工程下において
チタン（２８）が拡散域（２７）で珪素を反応するよう
に選択する。形成したチタンシリサイド（３０）は拡散
域（２７）で「パンチスルー」はしない程度に十分に薄
いが、接続抵抗の要求に答えるのに十分な程度に厚い。
この構造は図８に示されている。
０）をシリサイド電極（２４）の頂部に残すことがで
き、且つ、耐火性金属層（２８）を基板上の侵入した又
はドーピングした領域（２７）に形成する。これは、シ
リサイド（２４）を形成するのに使用したものと同じ耐
火性材料でもよく、実際、本方法の有利な点の１つは、
ソース／ドレン領域（２７）で形成できるシリサイドは
ゲート電極（２４）で形成できるものと異なることであ
る。この実施態様のために、回路全体上にチタン層（２
８）を堆積するかのように詳述されるであろう。これ
は、前に詳述されたようにスバッターリングする。時間
は望ましい又は所定の厚さを与えるように調整する。堆
積するチタン（２８）の量は、後の加熱工程下において
チタン（２８）が拡散域（２７）で珪素を反応するよう
に選択する。形成したチタンシリサイド（３０）は拡散
域（２７）で「パンチスルー」はしない程度に十分に薄
いが、接続抵抗の要求に答えるのに十分な程度に厚い。
この構造は図８に示されている。
【００１６】更に、加熱の間、約６７５℃のときに、チ
タン（２８）はある程度まで反応して追加的なチタン窒
化物の堆積物を形成する。この加熱中に、凹所にある酸
化物（１２）と接触し且つ側壁の酸化物（２６）と接触
しているチタン（２８）はシリサイドを形成しなく、こ
の結果、本質的に未反応である。この未反応のチタン及
びチタン酸化物を除去すると、図９に示した構造を形成
しうる。このチタン及びチタン酸化物の選択的除去は次
のプロセスによって成し遂げる。これは、１５分間６５
℃で１部のＨ2ＳＯ4及び１０部のＨ2Ｏ2の溶液でウエッ
トエッチングし、次に、５分間６５℃で５部のＨ2Ｏ、
１部のＮＨ4ＯＨ及び１部のＨ2Ｏ2でウエットエッチン
グする。これにより、シリサイドに影響を及ぼすことな
くＴｉＮを除去することができる。
タン（２８）はある程度まで反応して追加的なチタン窒
化物の堆積物を形成する。この加熱中に、凹所にある酸
化物（１２）と接触し且つ側壁の酸化物（２６）と接触
しているチタン（２８）はシリサイドを形成しなく、こ
の結果、本質的に未反応である。この未反応のチタン及
びチタン酸化物を除去すると、図９に示した構造を形成
しうる。このチタン及びチタン酸化物の選択的除去は次
のプロセスによって成し遂げる。これは、１５分間６５
℃で１部のＨ2ＳＯ4及び１０部のＨ2Ｏ2の溶液でウエッ
トエッチングし、次に、５分間６５℃で５部のＨ2Ｏ、
１部のＮＨ4ＯＨ及び１部のＨ2Ｏ2でウエットエッチン
グする。これにより、シリサイドに影響を及ぼすことな
くＴｉＮを除去することができる。
【００１７】上述のように、本発明の利点の１つは、非
常に反応性の層（１８）上に非反応性層（２０）を使用
して、フォトレジスト技術による型取りの間に均一な線
幅を確保する。もう１つの有利な点は、前半で示したよ
うに、種々の耐火性金属を使用して一方にゲート電極領
域を形成し、他方にソース／ドレン領域を形成すること
ができることである。例えば、例証した実施態様におい
ては、耐火性金属層（１８）はタングステン又はモリブ
デン又はコバルトを選択することができ、その結果とし
て、シリサイドはポリシリコン層（１６）との反応によ
って形成された対応するシリサイドになりうる。任意の
これらの耐火性金属の使用は、容易に成し遂げられう
る。ゲート電極上の耐火性金属のいずれに関しても、加
工の間に、耐火性金属シリサイドに対して未反応の耐火
性金属の任意の選択的除去でなければならないというこ
とはないからである。従って、耐火性金属の幅広い選択
が可能であり、未反応の耐火性金属の選択的除去に関し
て考慮することは必要ない。異なる特徴のシリサイドを
ソース／ドレン領域（２７）用に望む場合には、その後
に、チタンのような異なる耐火性金属を選択できる。こ
れは、必要なチタンシリサイドを提供し、且つ、最終工
程において容易に選択的に除去できる。
常に反応性の層（１８）上に非反応性層（２０）を使用
して、フォトレジスト技術による型取りの間に均一な線
幅を確保する。もう１つの有利な点は、前半で示したよ
うに、種々の耐火性金属を使用して一方にゲート電極領
域を形成し、他方にソース／ドレン領域を形成すること
ができることである。例えば、例証した実施態様におい
ては、耐火性金属層（１８）はタングステン又はモリブ
デン又はコバルトを選択することができ、その結果とし
て、シリサイドはポリシリコン層（１６）との反応によ
って形成された対応するシリサイドになりうる。任意の
これらの耐火性金属の使用は、容易に成し遂げられう
る。ゲート電極上の耐火性金属のいずれに関しても、加
工の間に、耐火性金属シリサイドに対して未反応の耐火
性金属の任意の選択的除去でなければならないというこ
とはないからである。従って、耐火性金属の幅広い選択
が可能であり、未反応の耐火性金属の選択的除去に関し
て考慮することは必要ない。異なる特徴のシリサイドを
ソース／ドレン領域（２７）用に望む場合には、その後
に、チタンのような異なる耐火性金属を選択できる。こ
れは、必要なチタンシリサイドを提供し、且つ、最終工
程において容易に選択的に除去できる。
【００１８】本発明の別の有利な点は、好適な非反射性
材料であるチタン窒化物の使用である。非常に導電性の
材料であるチタン窒化物を非反射性材料として選択する
場合には、多くの場合、チタン窒化物はソース／ドレン
領域（２７）でシリサイドを形成する工程の前に除去す
る必要はない。しかしながら、ある理由により、シリサ
イドの形成後にチタン窒化物（２０）を除去するのが望
ましい場合には、これは、次の工程により非常に容易に
成し遂げられる。すなわち、１５分間６５℃で１部のＨ
2ＳＯ4及び１０部のＨ2Ｏ2の溶液でウエットエッチング
する。
材料であるチタン窒化物の使用である。非常に導電性の
材料であるチタン窒化物を非反射性材料として選択する
場合には、多くの場合、チタン窒化物はソース／ドレン
領域（２７）でシリサイドを形成する工程の前に除去す
る必要はない。しかしながら、ある理由により、シリサ
イドの形成後にチタン窒化物（２０）を除去するのが望
ましい場合には、これは、次の工程により非常に容易に
成し遂げられる。すなわち、１５分間６５℃で１部のＨ
2ＳＯ4及び１０部のＨ2Ｏ2の溶液でウエットエッチング
する。
【００１９】他の非反応性材料は、同様に、チタン窒化
物の代わりに選択する場合には通常に手段によって除去
できる。例えば、Ｃｉｂａ−Ｇｅｉｇｙによって製造さ
れたような有機反射防止被膜（ＡＲＣ）は、改善された
フォトリソグラフィー制御用に使用できる。しかしなが
ら、より複雑な加工が、望ましい結果を達成するために
求められている。ＡＲＣは、フォトレジストは本技術分
野でよく知られた０2プラズマを使用して除去するのと
概ね同じやり方で除去できる。
物の代わりに選択する場合には通常に手段によって除去
できる。例えば、Ｃｉｂａ−Ｇｅｉｇｙによって製造さ
れたような有機反射防止被膜（ＡＲＣ）は、改善された
フォトリソグラフィー制御用に使用できる。しかしなが
ら、より複雑な加工が、望ましい結果を達成するために
求められている。ＡＲＣは、フォトレジストは本技術分
野でよく知られた０2プラズマを使用して除去するのと
概ね同じやり方で除去できる。
【００２０】チタン窒化物（２０）（又は、他の非反射
性材料）を除去したときに、加工は、チタン窒化物が除
去されなかった場合と同じやり方で、シリサイドを形成
し続けられる。（すなわち、チタンは上述の方法を使用
して回路全体の上に堆積することができ、そして、回路
をその後加熱してソース／ドレン領域にシリサイドを形
成する。）チタンは、同様に、シリサイド複合材料（２
４）の上層にあるので、更に反応してゲート領域でこの
材料の厚さを増大させることができる。ゲート領域は、
ゲート電極の抵抗を低めるという望ましい効果を有し得
る。
性材料）を除去したときに、加工は、チタン窒化物が除
去されなかった場合と同じやり方で、シリサイドを形成
し続けられる。（すなわち、チタンは上述の方法を使用
して回路全体の上に堆積することができ、そして、回路
をその後加熱してソース／ドレン領域にシリサイドを形
成する。）チタンは、同様に、シリサイド複合材料（２
４）の上層にあるので、更に反応してゲート領域でこの
材料の厚さを増大させることができる。ゲート領域は、
ゲート電極の抵抗を低めるという望ましい効果を有し得
る。
【００２１】本発明の別の実施態様では、図６で示す工
程になった後に、タングステン又は他の耐火性金属は選
択的に構造物に施す。この選択的堆積物は、図７ｂのチ
タン窒化物層（２０）及びソース／ドレン領域（２７）
の両方上にタングステン層（２９）として示す。導電性
材料上のみにタングステンを選択的に堆積する方法は、
水素ガスによるタングステンヘキサフルオリドの還元を
通して冷壁反応体中で成し遂げる。通常、方法は、１０
０−２５０ｓｃｃｍのタングステンヘキサフルオリド及
び３−５ｓｌｐｍの水素を約４００ｍＴで使用して２５
０℃ー６００℃で実施する。この方法は、米国特許第
４，７４６，６２１号明細書に詳述されている。別に、
チタン窒化物層（２０）をタングステンの選択的堆積の
前に除去できる。タングステンはシリサイド層（２
４）、更にソース／ドレン領域（２７）上に堆積させ
る。
程になった後に、タングステン又は他の耐火性金属は選
択的に構造物に施す。この選択的堆積物は、図７ｂのチ
タン窒化物層（２０）及びソース／ドレン領域（２７）
の両方上にタングステン層（２９）として示す。導電性
材料上のみにタングステンを選択的に堆積する方法は、
水素ガスによるタングステンヘキサフルオリドの還元を
通して冷壁反応体中で成し遂げる。通常、方法は、１０
０−２５０ｓｃｃｍのタングステンヘキサフルオリド及
び３−５ｓｌｐｍの水素を約４００ｍＴで使用して２５
０℃ー６００℃で実施する。この方法は、米国特許第
４，７４６，６２１号明細書に詳述されている。別に、
チタン窒化物層（２０）をタングステンの選択的堆積の
前に除去できる。タングステンはシリサイド層（２
４）、更にソース／ドレン領域（２７）上に堆積させ
る。
【００２２】選択的堆積の後に、タングステンを珪素と
ソース／ドレン領域（２７）で反応させ約６７５℃にま
で加熱することによって耐火性金属シリサイドを形成す
る。タングステン（２９）をチタン窒化物上は堆積する
場合には、それはその上に未反応状態で残るであろう。
タングステン（２９）をシリサイド（２４）上に堆積す
る場合には、それと反応して複雑なシリサイドを形成す
るであろう。結果として得た構造物は、上述の事項及び
耐火性金属シリサイド（３０）がチタンシリサイドより
むしろタングステンシリサイドであることを除いて、図
９に示したものに類似している。
ソース／ドレン領域（２７）で反応させ約６７５℃にま
で加熱することによって耐火性金属シリサイドを形成す
る。タングステン（２９）をチタン窒化物上は堆積する
場合には、それはその上に未反応状態で残るであろう。
タングステン（２９）をシリサイド（２４）上に堆積す
る場合には、それと反応して複雑なシリサイドを形成す
るであろう。結果として得た構造物は、上述の事項及び
耐火性金属シリサイド（３０）がチタンシリサイドより
むしろタングステンシリサイドであることを除いて、図
９に示したものに類似している。
【００２３】本発明の幾つかの実施態様を示し且つ詳述
してきたが、種々の応用は請求項に明示したような本発
明の範囲から逸脱することなくなしうる。
してきたが、種々の応用は請求項に明示したような本発
明の範囲から逸脱することなくなしうる。
【図１】図１は、種々の場所において種々の厚さの耐火
性金属シリサイドを有する集積回路の形成工程を概略的
に示している。
性金属シリサイドを有する集積回路の形成工程を概略的
に示している。
【図２】図２は、種々の場所において種々の厚さの耐火
性金属シリサイドを有する集積回路の形成工程を概略的
に示している。
性金属シリサイドを有する集積回路の形成工程を概略的
に示している。
【図３】図３は、種々の場所において種々の厚さの耐火
性金属シリサイドを有する集積回路の形成工程を概略的
に示している。
性金属シリサイドを有する集積回路の形成工程を概略的
に示している。
【図４】図４は、種々の場所において種々の厚さの耐火
性金属シリサイドを有する集積回路の形成工程を概略的
に示している。
性金属シリサイドを有する集積回路の形成工程を概略的
に示している。
【図５】図５は、種々の場所において種々の厚さの耐火
性金属シリサイドを有する集積回路の形成工程を概略的
に示している。
性金属シリサイドを有する集積回路の形成工程を概略的
に示している。
【図６】図６は、種々の場所において種々の厚さの耐火
性金属シリサイドを有する集積回路の形成工程を概略的
に示している。
性金属シリサイドを有する集積回路の形成工程を概略的
に示している。
【図７】図７ａは、種々の場所において種々の厚さの耐
火性金属シリサイドを有する集積回路の形成工程を概略
的に示している。図７ｂは、ソース／ドレン領域におい
て耐火性金属シリサイドを形成する別の実施態様の第１
工程を示す。
火性金属シリサイドを有する集積回路の形成工程を概略
的に示している。図７ｂは、ソース／ドレン領域におい
て耐火性金属シリサイドを形成する別の実施態様の第１
工程を示す。
【図８】図８は、種々の場所において種々の厚さの耐火
性金属シリサイドを有する集積回路の形成工程を概略的
に示している。
性金属シリサイドを有する集積回路の形成工程を概略的
に示している。
【図９】図９は、種々の場所において種々の厚さの耐火
性金属シリサイドを有する集積回路の形成工程を概略的
に示している。
性金属シリサイドを有する集積回路の形成工程を概略的
に示している。
１０ 基板 １２ 酸化物層 １４ 二酸化珪素層 １６ ポリシリコン層 １８ 耐火性金属層 ２０ 非反射性材料層 ２２ フォトレジスト ２４ ゲート電極 ２６ 二酸化珪素層 ２７ ソース／ドレン領域 ２８ 耐火性金属層 ２９ タングステン ３０ チタンシリサイド層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784 8225−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｓ (72)発明者 カーター・ウエリング・カーンタ アメリカ合衆国05446、バーモント州 コ ルチエスター、グランド・ヴユー・ロード （番地なし） (72)発明者 ペイ−イン・ポール・リー アメリカ合衆国05495、バーモント州 ウ イリストン、ステイラツプ・サール 32番 地 (72)発明者 テランス・モンテ・ライト アメリカ合衆国05495、バーモント州 ウ イリストン、レフブアー・レーン ３番地
Claims (24)
- 【請求項１】 集積回路を形成するのに使用するシリコ
ン基板の２つの間隔をおいた領域に耐火性金属シリサイ
ド層を有する集積回路を形成する方法であって：誘電性
材料層を前記シリコン基板上に形成し；ポリシリコン層
を前記誘電性材料層上に形成し；耐火性金属層を前記ポ
リシリコン上に形成し；本質的に非反射性の材料の層を
前記耐火性金属層上に形成し；前記ポリシリコン、前記
耐火性金属及び前記非反射性材料の層を型取ってつく
り；前記型取ってつくった層は前記ポリシリコンの露出
した側壁を有し；前記集積回路を加熱して耐火性金属と
ポリシリコンの型取ってつくった層を反応させて、前記
耐火性金属と前記ポリシリコンとが接触している場所で
耐火性金属シリサイドを形成し；誘電性材料層を前記ポ
リシリコンの露出した側壁に形成し；前記誘電性材料を
ポリシリコンの側壁上に保持しつつ、前記基板の上層の
前記誘電性材料の一部を除去してシリコン基板面の一部
を露出させ；耐火性金属シリサイドを前記誘電性材料を
除去したところで露出したシリコン基板の一部に形成す
る；各工程からなる前記方法。 - 【請求項２】 基板上及びポリシリコンの露出した側壁
上に形成する誘電性材料は二酸化珪素である、請求項１
に記載の方法。 - 【請求項３】 前記基板上の前記耐火性金属シリサイド
は、少なくとも前記二酸化珪素を除去した前記基板部分
上に堆積させた耐火性金属の第２の層から形成する、請
求項２に記載の方法。 - 【請求項４】 任意の未反応の耐火性金属を、耐火性金
属シリサイドを基板上に形成した後に除去する、請求項
３に記載の方法。 - 【請求項５】 前記非反射性材料がチタン窒化物である
ことを更に特徴とする、請求項２に記載の方法。 - 【請求項６】 堆積してシリサイドを形成する耐火性金
属の少なくとも１種はチタンである、請求項２に記載の
方法。 - 【請求項７】 堆積した耐火性金属は両方ともチタンで
ある、請求項６に記載の方法。 - 【請求項８】 基板上に形成したシリサイド層は、基板
及びチタン窒化物上に耐火性金属の層を堆積させること
によって形成する、請求項５に記載の方法。 - 【請求項９】 基板上のシリサイド層は、まず下層のシ
リサイド層から非反射性材料を除去し、そして基板及び
形成済みのシリサイド層の両方の上に耐火性金属の層を
堆積させて形成する、請求項４に記載の方法。 - 【請求項１０】 基板にシリサイド層を形成するのに使
用する材料はチタンである、請求項９に記載の方法。 - 【請求項１１】 シリコン基板の露出した部分に形成す
る耐火性金属シリサイドは、基板の露出部分を含む露出
した導電性材料上の耐火性金属の選択的堆積によって形
成する、請求項２に記載の方法。 - 【請求項１２】 露出した導電性材料上に選択的に堆積
させる前記耐火性金属はタングステンである、請求項１
１に記載の方法。 - 【請求項１３】 シリコン基板の２つの間隔をおいた領
域であって一方の領域はゲート電極でもう一方の領域は
ソース／ドレン領域であるところに耐火性金属シリサイ
ド層を有する、集積回路を形成する方法であって：誘電
性材料層を前記シリコン基板上に形成し；ポリシリコン
層を、前記誘電性材料層上に形成し；耐火性金属層を、
前記ポリシリコン上に形成し；本質的に非反射性の材料
層を、前記耐火性金属層上に形成し；ポリシリコンの
層、前記耐火性金属及び前記非反射性材料の層を型取っ
てつくり、 前記型取ってつくった層は露出した側壁を有する前記ポ
リシリコンのゲート電極を含み；前記集積回路を加熱し
て耐火性金属とポリシリコンの型取ってつくった層のゲ
ート電極を反応させて、前記耐火性金属及び前記ポリシ
リコンが接触する場所において耐火性金属シリサイドを
形成し；誘電性性材料層を、前記ポリシリコンゲート電
極の露出した側壁上に形成し；前記誘電性材料をポリシ
リコンゲート電極の側壁上に保持しつつ、前記基板の上
層の前記誘電性材料の一部を除去して、ソース／ドレン
領域としてシリコン基板表面の一部を露出させ；耐火性
金属シリサイドを前記誘電性材料を除去したところの露
出したシリコン基板のソース／ドレン領域上に形成す
る；各工程からなる、前記方法。 - 【請求項１４】 基板及びゲート電極の側壁上に形成し
た誘電性材料は、二酸化珪素である、請求項１３に記載
の方法。 - 【請求項１５】 耐火性金属シリサイドは、基板を耐火
性金属で被覆し、そして、基板を加熱してソース／ドレ
ン領域にシリサイドを形成することによってソース／ド
レン領域に形成する、請求項１４に記載の方法。 - 【請求項１６】 未反応の耐火性金属はソース／ドレン
のシリサイドを形成した後に除去し、それによってゲー
ト電極とソース／ドレン領域の間の短縮化を阻止する、
請求項１５に記載の方法。 - 【請求項１７】 堆積した耐火性金属は両方ともチタン
である、請求項１６に記載の方法。 - 【請求項１８】 ソース／ドレン領域にシリサイド層を
形成するのに使用する材料はチタンである、請求項１６
に記載の方法。 - 【請求項１９】 非反射性材料はチタン窒化物であり、
ソース／ドレン領域に形成するシリサイド層は、チタン
の層を基板及びチタン窒化物の上に堆積させそしてチタ
ンと接触している珪素及びチタン窒化物を反応させて形
成する、請求項１８に記載の方法。 - 【請求項２０】 ソース／ドレン領域のシリサイド層
は、まず非反射性材料を下層のシリサイド層から除去
し、そして耐火性金属をソース／ドレン領域及び形成済
みのシリサイド層上に堆積させることによって形成す
る、請求項１６に記載の方法。 - 【請求項２１】 少なくとも１つの凹んだ酸化物領域を
前記基板上に形成し、且つ、１つの型取ってつくったポ
リシリコン層の一部を前記凹んだ酸化物上に配置する、
請求項２に記載の方法。 - 【請求項２２】 少なくとも１つの凹んだ酸化物領域を
前記基板上に形成し、且つ、ゲート電極を形成するポリ
シリコンの一部を前記凹んだ酸化物上に配置する、請求
項１４に記載の方法。 - 【請求項２３】 シリコン基板の露出した部分上に形成
させる耐火性金属シリサイドは、基板の露出部分を含む
露出した導電性材料上への耐火性金属の選択的堆積によ
って形成する、請求項１４に記載の方法。 - 【請求項２４】 露出した導電性材料上に選択的に堆積
させる前記耐火性金属は、タングステンである、請求項
２３に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US567992 | 1990-08-16 | ||
| US07/567,992 US5034348A (en) | 1990-08-16 | 1990-08-16 | Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0594963A true JPH0594963A (ja) | 1993-04-16 |
Family
ID=24269465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3151873A Pending JPH0594963A (ja) | 1990-08-16 | 1991-06-24 | 集積回路の種々の厚さの耐火性金属シリサイド層を形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5034348A (ja) |
| EP (1) | EP0471185A3 (ja) |
| JP (1) | JPH0594963A (ja) |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5240505A (en) * | 1989-08-03 | 1993-08-31 | Mitsubishi Denki Kabushiki Kaisha | Method of an apparatus for forming thin film for semiconductor device |
| US5443996A (en) * | 1990-05-14 | 1995-08-22 | At&T Global Information Solutions Company | Process for forming titanium silicide local interconnect |
| US5326724A (en) * | 1991-12-27 | 1994-07-05 | Texas Instruments Incorporated | Oxide-capped titanium silicide formation |
| US5236852A (en) * | 1992-09-24 | 1993-08-17 | Motorola, Inc. | Method for contacting a semiconductor device |
| US5268330A (en) * | 1992-12-11 | 1993-12-07 | International Business Machines Corporation | Process for improving sheet resistance of an integrated circuit device gate |
| US5352631A (en) * | 1992-12-16 | 1994-10-04 | Motorola, Inc. | Method for forming a transistor having silicided regions |
| JPH07135317A (ja) * | 1993-04-22 | 1995-05-23 | Texas Instr Inc <Ti> | 自己整合型シリサイドゲート |
| US5322809A (en) * | 1993-05-11 | 1994-06-21 | Texas Instruments Incorporated | Self-aligned silicide process |
| US5358886A (en) * | 1993-07-01 | 1994-10-25 | Lsi Logic Corporation | Method of making integrated circuit structure with programmable conductive electrode/interconnect material |
| US5874754A (en) * | 1993-07-01 | 1999-02-23 | Lsi Logic Corporation | Microelectronic cells with bent gates and compressed minimum spacings, and method of patterning interconnections for the gates |
| US5440154A (en) * | 1993-07-01 | 1995-08-08 | Lsi Logic Corporation | Non-rectangular MOS device configurations for gate array type integrated circuits |
| US6107194A (en) * | 1993-12-17 | 2000-08-22 | Stmicroelectronics, Inc. | Method of fabricating an integrated circuit |
| US5438006A (en) * | 1994-01-03 | 1995-08-01 | At&T Corp. | Method of fabricating gate stack having a reduced height |
| US5405806A (en) * | 1994-03-29 | 1995-04-11 | Motorola Inc. | Method for forming a metal silicide interconnect in an integrated circuit |
| JP2727966B2 (ja) * | 1994-06-06 | 1998-03-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5854132A (en) * | 1994-11-29 | 1998-12-29 | Advanced Micro Devices, Inc. | Method for exposing photoresist |
| EP0740330A3 (en) * | 1995-04-28 | 1998-05-13 | Texas Instruments Incorporated | Method for reducing the standing wave effect in a photolithography process |
| US6376372B1 (en) * | 1995-06-02 | 2002-04-23 | Texas Instruments Incorporated | Approaches for mitigating the narrow poly-line effect in silicide formation |
| US5593924A (en) * | 1995-06-02 | 1997-01-14 | Texas Instruments Incorporated | Use of a capping layer to attain low titanium-silicide sheet resistance and uniform silicide thickness for sub-micron silicon and polysilicon lines |
| KR100434132B1 (ko) * | 1995-07-14 | 2004-09-08 | 텍사스 인스트루먼츠 인코포레이티드 | 중간층리쏘그래피 |
| US5976769A (en) * | 1995-07-14 | 1999-11-02 | Texas Instruments Incorporated | Intermediate layer lithography |
| KR100434133B1 (ko) * | 1995-07-14 | 2004-08-09 | 텍사스 인스트루먼츠 인코포레이티드 | 중간층리쏘그래피 |
| US5733816A (en) * | 1995-12-13 | 1998-03-31 | Micron Technology, Inc. | Method for depositing a tungsten layer on silicon |
| JP2738371B2 (ja) * | 1995-12-25 | 1998-04-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5804088A (en) * | 1996-07-12 | 1998-09-08 | Texas Instruments Incorporated | Intermediate layer lithography |
| JPH10125624A (ja) * | 1996-10-08 | 1998-05-15 | Texas Instr Inc <Ti> | シリサイド領域を形成する方法 |
| US5956614A (en) * | 1996-12-17 | 1999-09-21 | Texas Instruments Incorporated | Process for forming a metal-silicide gate for dynamic random access memory |
| TW320744B (en) * | 1997-01-15 | 1997-11-21 | Winbond Electronics Corp | Manufacturing method of self-aligned salicide |
| TW329553B (en) * | 1997-02-04 | 1998-04-11 | Winbond Electronics Corp | The semiconductor manufacturing process for two-step salicide |
| US5846871A (en) * | 1997-08-26 | 1998-12-08 | Lucent Technologies Inc. | Integrated circuit fabrication |
| US6013582A (en) * | 1997-12-08 | 2000-01-11 | Applied Materials, Inc. | Method for etching silicon oxynitride and inorganic antireflection coatings |
| US6291356B1 (en) | 1997-12-08 | 2001-09-18 | Applied Materials, Inc. | Method for etching silicon oxynitride and dielectric antireflection coatings |
| US6066567A (en) * | 1997-12-18 | 2000-05-23 | Advanced Micro Devices, Inc. | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process |
| US6087271A (en) * | 1997-12-18 | 2000-07-11 | Advanced Micro Devices, Inc. | Methods for removal of an anti-reflective coating following a resist protect etching process |
| US5902125A (en) * | 1997-12-29 | 1999-05-11 | Texas Instruments--Acer Incorporated | Method to form stacked-Si gate pMOSFETs with elevated and extended S/D junction |
| US6043163A (en) * | 1997-12-29 | 2000-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | HCL in overetch with hard mask to improve metal line etching profile |
| TW418448B (en) | 1998-02-03 | 2001-01-11 | United Microelectronics Corp | A method of preventing side metal silicide growth to avoid short-circuit device and its gate structure |
| US6274292B1 (en) | 1998-02-25 | 2001-08-14 | Micron Technology, Inc. | Semiconductor processing methods |
| US7804115B2 (en) | 1998-02-25 | 2010-09-28 | Micron Technology, Inc. | Semiconductor constructions having antireflective portions |
| US6281100B1 (en) | 1998-09-03 | 2001-08-28 | Micron Technology, Inc. | Semiconductor processing methods |
| US6268282B1 (en) | 1998-09-03 | 2001-07-31 | Micron Technology, Inc. | Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks |
| US6136705A (en) * | 1998-10-22 | 2000-10-24 | National Semiconductor Corporation | Self-aligned dual thickness cobalt silicide layer formation process |
| US6040606A (en) * | 1998-11-04 | 2000-03-21 | National Semiconductor Corporation | Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture |
| US6501098B2 (en) * | 1998-11-25 | 2002-12-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| US6828683B2 (en) | 1998-12-23 | 2004-12-07 | Micron Technology, Inc. | Semiconductor devices, and semiconductor processing methods |
| US7235499B1 (en) * | 1999-01-20 | 2007-06-26 | Micron Technology, Inc. | Semiconductor processing methods |
| US6358793B1 (en) * | 1999-02-26 | 2002-03-19 | Micron Technology, Inc. | Method for localized masking for semiconductor structure development |
| US6242776B1 (en) * | 1999-06-02 | 2001-06-05 | Advanced Micro Devices, Inc. | Device improvement by lowering LDD resistance with new silicide process |
| US6255703B1 (en) | 1999-06-02 | 2001-07-03 | Advanced Micro Devices, Inc. | Device with lower LDD resistance |
| US6187617B1 (en) * | 1999-07-29 | 2001-02-13 | International Business Machines Corporation | Semiconductor structure having heterogeneous silicide regions and method for forming same |
| US6391750B1 (en) * | 1999-08-18 | 2002-05-21 | Advanced Micro Devices, Inc. | Method of selectively controlling contact resistance by controlling impurity concentration and silicide thickness |
| US7067414B1 (en) | 1999-09-01 | 2006-06-27 | Micron Technology, Inc. | Low k interlevel dielectric layer fabrication methods |
| US6344397B1 (en) | 2000-01-05 | 2002-02-05 | Advanced Micro Devices, Inc. | Semiconductor device having a gate electrode with enhanced electrical characteristics |
| US6268255B1 (en) | 2000-01-06 | 2001-07-31 | Advanced Micro Devices, Inc. | Method of forming a semiconductor device with metal silicide regions |
| US6440860B1 (en) * | 2000-01-18 | 2002-08-27 | Micron Technology, Inc. | Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride |
| US6620718B1 (en) | 2000-04-25 | 2003-09-16 | Advanced Micro Devices, Inc. | Method of forming metal silicide regions on a gate electrode and on the source/drain regions of a semiconductor device |
| US6423634B1 (en) | 2000-04-25 | 2002-07-23 | Advanced Micro Devices, Inc. | Method of forming low resistance metal silicide region on a gate electrode of a transistor |
| US6268257B1 (en) | 2000-04-25 | 2001-07-31 | Advanced Micro Devices, Inc. | Method of forming a transistor having a low-resistance gate electrode |
| US6306698B1 (en) | 2000-04-25 | 2001-10-23 | Advanced Micro Devices, Inc. | Semiconductor device having metal silicide regions of differing thicknesses above the gate electrode and the source/drain regions, and method of making same |
| US6639266B1 (en) | 2000-08-30 | 2003-10-28 | Micron Technology, Inc. | Modifying material removal selectivity in semiconductor structure development |
| US6830976B2 (en) | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6703688B1 (en) | 2001-03-02 | 2004-03-09 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| DE10208904B4 (de) * | 2002-02-28 | 2007-03-01 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement |
| DE10208728B4 (de) | 2002-02-28 | 2009-05-07 | Advanced Micro Devices, Inc., Sunnyvale | Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen |
| DE10209059B4 (de) * | 2002-03-01 | 2007-04-05 | Advanced Micro Devices, Inc., Sunnyvale | Ein Halbleiterelement mit unterschiedlichen Metall-Halbleiterbereichen, die auf einem Halbleitergebiet gebildet sind, und Verfahren zur Herstellung des Halbleiterelements |
| DE10214065B4 (de) * | 2002-03-28 | 2006-07-06 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung |
| US6767835B1 (en) | 2002-04-30 | 2004-07-27 | Advanced Micro Devices, Inc. | Method of making a shaped gate electrode structure, and device comprising same |
| US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US7615829B2 (en) | 2002-06-07 | 2009-11-10 | Amberwave Systems Corporation | Elevated source and drain elements for strained-channel heterojuntion field-effect transistors |
| WO2003105206A1 (en) | 2002-06-10 | 2003-12-18 | Amberwave Systems Corporation | Growing source and drain elements by selecive epitaxy |
| US6982474B2 (en) | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
| DE10234931A1 (de) * | 2002-07-31 | 2004-02-26 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz |
| US6589836B1 (en) * | 2002-10-03 | 2003-07-08 | Taiwan Semiconductor Manufacturing Company | One step dual salicide formation for ultra shallow junction applications |
| FR2845522A1 (fr) * | 2002-10-03 | 2004-04-09 | St Microelectronics Sa | Circuit integre a couche enterree fortement conductrice |
| US6815235B1 (en) | 2002-11-25 | 2004-11-09 | Advanced Micro Devices, Inc. | Methods of controlling formation of metal silicide regions, and system for performing same |
| WO2004081982A2 (en) | 2003-03-07 | 2004-09-23 | Amberwave Systems Corporation | Shallow trench isolation process |
| KR100641921B1 (ko) * | 2003-10-17 | 2006-11-02 | 주식회사 하이닉스반도체 | 반도체 소자의 워드라인 형성 방법 |
| US20070296052A1 (en) * | 2006-06-26 | 2007-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming silicide regions and resulting MOS devices |
| US8557648B2 (en) * | 2012-01-11 | 2013-10-15 | International Business Machines Corporation | Recessed source and drain regions for FinFETs |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55125651A (en) * | 1979-03-22 | 1980-09-27 | Nec Corp | Production of semiconductor integrated circuit |
| JPS61190984A (ja) * | 1984-11-30 | 1986-08-25 | テキサス インスツルメンツ インコ−ポレイテツド | 高融点金属シリサイド層を形成する方法 |
| JPS61270870A (ja) * | 1985-05-25 | 1986-12-01 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6254470A (ja) * | 1985-09-03 | 1987-03-10 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH01133368A (ja) * | 1987-08-13 | 1989-05-25 | Internatl Business Mach Corp <Ibm> | ポリシリコン・ゲートｆｅｔの形成方法 |
| JPH0215620A (ja) * | 1988-07-01 | 1990-01-19 | Nec Corp | 半導体装置の製造方法 |
| JPH0247871A (ja) * | 1988-08-10 | 1990-02-16 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4128670A (en) * | 1977-11-11 | 1978-12-05 | International Business Machines Corporation | Fabrication method for integrated circuits with polysilicon lines having low sheet resistance |
| US4910122A (en) * | 1982-09-30 | 1990-03-20 | Brewer Science, Inc. | Anti-reflective coating |
| US4605947A (en) * | 1983-03-07 | 1986-08-12 | Motorola Inc. | Titanium nitride MOS device gate electrode and method of producing |
| FR2555365B1 (fr) * | 1983-11-22 | 1986-08-29 | Efcis | Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede |
| US4640004A (en) * | 1984-04-13 | 1987-02-03 | Fairchild Camera & Instrument Corp. | Method and structure for inhibiting dopant out-diffusion |
| US4619038A (en) * | 1985-08-15 | 1986-10-28 | Motorola, Inc. | Selective titanium silicide formation |
| JPH0665213B2 (ja) * | 1985-10-31 | 1994-08-22 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置及びその製造方法 |
| US4690730A (en) * | 1986-03-07 | 1987-09-01 | Texas Instruments Incorporated | Oxide-capped titanium silicide formation |
| US4746219A (en) * | 1986-03-07 | 1988-05-24 | Texas Instruments Incorporated | Local interconnect |
| JPS6312152A (ja) * | 1986-07-02 | 1988-01-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US4824521A (en) * | 1987-04-01 | 1989-04-25 | Fairchild Semiconductor Corporation | Planarization of metal pillars on uneven substrates |
| EP0388565B1 (en) * | 1988-02-11 | 1996-06-05 | STMicroelectronics, Inc. | Refractory metal silicide cap for protecting multi-layer polycide structure |
| US4978637A (en) * | 1989-05-31 | 1990-12-18 | Sgs-Thomson Microelectronics, Inc. | Local interconnect process for integrated circuits |
-
1990
- 1990-08-16 US US07/567,992 patent/US5034348A/en not_active Expired - Fee Related
-
1991
- 1991-06-24 JP JP3151873A patent/JPH0594963A/ja active Pending
- 1991-07-10 EP EP19910111474 patent/EP0471185A3/en not_active Withdrawn
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55125651A (en) * | 1979-03-22 | 1980-09-27 | Nec Corp | Production of semiconductor integrated circuit |
| JPS61190984A (ja) * | 1984-11-30 | 1986-08-25 | テキサス インスツルメンツ インコ−ポレイテツド | 高融点金属シリサイド層を形成する方法 |
| JPS61270870A (ja) * | 1985-05-25 | 1986-12-01 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6254470A (ja) * | 1985-09-03 | 1987-03-10 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH01133368A (ja) * | 1987-08-13 | 1989-05-25 | Internatl Business Mach Corp <Ibm> | ポリシリコン・ゲートｆｅｔの形成方法 |
| JPH0215620A (ja) * | 1988-07-01 | 1990-01-19 | Nec Corp | 半導体装置の製造方法 |
| JPH0247871A (ja) * | 1988-08-10 | 1990-02-16 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0471185A3 (en) | 1993-04-21 |
| EP0471185A2 (en) | 1992-02-19 |
| US5034348A (en) | 1991-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0594963A (ja) | 集積回路の種々の厚さの耐火性金属シリサイド層を形成する方法 | |
| US5933761A (en) | Dual damascene structure and its manufacturing method | |
| US5838051A (en) | Tungsten policide contacts for semiconductor devices | |
| US4361599A (en) | Method of forming plasma etched semiconductor contacts | |
| JP2999172B2 (ja) | 自己整合された局所的相互接続及びコンタクトを行うための製造方法 | |
| US4920073A (en) | Selective silicidation process using a titanium nitride protective layer | |
| US5387535A (en) | Method of fabricating semiconductor devices in CMOS technology with local interconnects | |
| US5086017A (en) | Self aligned silicide process for gate/runner without extra masking | |
| US5543362A (en) | Process for fabricating refractory-metal silicide layers in a semiconductor device | |
| EP0603360A1 (en) | Methods of forming a local interconnect and a high resistor polysilicon load | |
| US6383906B1 (en) | Method of forming junction-leakage free metal salicide in a semiconductor wafer with ultra-low silicon consumption | |
| US6579783B2 (en) | Method for high temperature metal deposition for reducing lateral silicidation | |
| US6046105A (en) | Preferential lateral silicidation of gate with low source and drain silicon consumption | |
| US5081065A (en) | Method of contacting silicide tracks | |
| JP3208599B2 (ja) | 接続孔埋め込み形成方法 | |
| US6670249B1 (en) | Process for forming high temperature stable self-aligned metal silicide layer | |
| JP3393465B2 (ja) | 半導体装置の製造方法 | |
| US6482739B2 (en) | Method for decreasing the resistivity of the gate and the leaky junction of the source/drain | |
| US5698468A (en) | Silicidation process with etch stop | |
| US6248632B1 (en) | Method of forming gate electrode with polycide structure in semiconductor device | |
| US6020259A (en) | Method of forming a tungsten-plug contact for a semiconductor device | |
| JPH1167688A (ja) | シリサイド材料とその薄膜およびシリサイド薄膜の製造方法 | |
| US5329161A (en) | Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices | |
| US6156649A (en) | Method of forming uniform sheet resistivity salicide | |
| US20020192932A1 (en) | Salicide integration process |